TW434830B - MOS semiconductor device and method of manufacturing the same - Google Patents
MOS semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- TW434830B TW434830B TW087116043A TW87116043A TW434830B TW 434830 B TW434830 B TW 434830B TW 087116043 A TW087116043 A TW 087116043A TW 87116043 A TW87116043 A TW 87116043A TW 434830 B TW434830 B TW 434830B
- Authority
- TW
- Taiwan
- Prior art keywords
- silicon
- gate electrode
- gate
- layer
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 238000009434 installation Methods 0.000 claims 2
- 150000002739 metals Chemical class 0.000 claims 2
- 229910019142 PO4 Inorganic materials 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims 1
- 239000010452 phosphate Substances 0.000 claims 1
- 239000004576 sand Substances 0.000 claims 1
- 229910052716 thallium Inorganic materials 0.000 claims 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 90
- 239000003870 refractory metal Substances 0.000 description 18
- 229910021332 silicide Inorganic materials 0.000 description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 10
- 238000002955 isolation Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 5
- 239000004575 stone Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000005496 tempering Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- GHYOCDFICYLMRF-UTIIJYGPSA-N (2S,3R)-N-[(2S)-3-(cyclopenten-1-yl)-1-[(2R)-2-methyloxiran-2-yl]-1-oxopropan-2-yl]-3-hydroxy-3-(4-methoxyphenyl)-2-[[(2S)-2-[(2-morpholin-4-ylacetyl)amino]propanoyl]amino]propanamide Chemical compound C1(=CCCC1)C[C@@H](C(=O)[C@@]1(OC1)C)NC([C@H]([C@@H](C1=CC=C(C=C1)OC)O)NC([C@H](C)NC(CN1CCOCC1)=O)=O)=O GHYOCDFICYLMRF-UTIIJYGPSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229940125797 compound 12 Drugs 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- FUJCRWPEOMXPAD-UHFFFAOYSA-N lithium oxide Chemical compound [Li+].[Li+].[O-2] FUJCRWPEOMXPAD-UHFFFAOYSA-N 0.000 description 1
- 229910001947 lithium oxide Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
4 3,48 3 Ο 五、發明說明α) 發明之背景 本發明是關於一種以矽化反應應用到閘電極的μ 〇 s (金 屬氧化物半導體）型半導體裝置，以及其製造方法。 近來，在製造MOS電晶體時，閘電極長度隨著微圖案 化及積體電路的集積化而變小。在目前，其尺寸是被要求 為1 / 4微米（0 . 2 5 μ m )或更小。此外，用矽化將一個如T i或 C 〇的耐火金屬附著到閘電極是被使用來減低閘電極之電 阻。 . 然而，較小的一個閘電極降低了以矽化來減少電阻的 效率，並且使得在同一晶圓上的閘電極電.阻值產生變異。 圖7A到7B分別顯示將在將矽化應用到一傳統MOS電晶 體之前及之後的剖視圖。為了說明上之方便，在此並未顯 示在矽基板上擴散層及這類之裝置。 在圖7 A中，一個多晶矽閘電極3經由一個閘絕緣膜2形 成在矽基板1上。一個耐火金屬1 1及一個側壁8則.分別形成 在閘電極之上及側壁。 圖7 B顯示Μ 0 S電晶體在顯示於圖7 A中的基板整個經過 回火之後的剖面。在圖7 B中，閘電極3之多.晶矽在回火過 程中和耐火金屬1 1起反應並矽化耐火金屬1 1 ，以至形成了 石夕化物1 2。此石夕化物1 2和閘電極3構成了一個石夕化物閘電 極。 在此矽化過程中，耐火金屬1 1在閘電極3中被吸收， 並因此矽化物1_2在中心部分具有一個凹進的形狀（橋形）。 -此現象在當閘電極長度很小且閘電極之電阻增加時特
C:\ProgramFiles\PatenlAP1220.ptd 第 5 頁 434830 五、發明說明（2) 別的顯著。由於閘電極長度的減小而引起閘電極電阻之增 加通常是稱為細線效應（t h i n w i r e e f f e c t )。 由於在相同的晶圓上矽化物1 2 5之凹進形狀在閘電極 之間不同，所以閘電極之間的電阻值也就有所變異。 如上所述，在傳統的M0S電晶體中，當閘電極之長度 減少，且應用矽化時，少量線效應增加了閘電極之電阻， 且在同一個晶圓上閘電極彼此之間的電阻也有所變異。 發明之概述 . 本發明之目的為提供一種M0S型半導體裝置，可防止 閘電極之電阻增加及電阻值之不同變化，.以及製造此種電 晶體之方法。 為達成上述目的，根據本發明，提供一種M 0S型半導 體裝置包含一個閘絕緣膜形成在一個矽基板上，一個第一 閘極 一 電 第閘 該二 在第 成個 形一 層及 絕以 阻， 個化 一矽 ’的 上極 膜電 緣閘 絕 一 間 該止 在防 成便 形以 極上 電極 閘電 個 \ 的 fnj 包 ί 實 個 \ 明 發 本 據 〇 根 化 示 矽.顯 並 一 成明為 形說1Β 上單和 層簡1Α 絕之圖 阻示 在圖 晶 電 -S ο Μ 之 1ml B 及 A i—I 圊 如 造 製 在 示 顯 為 ! 別 圖分 見 L、孑 2吾 至 之A -2 體圖 晶 電 剖 AV ΛΗ 谭 步圖 之 體 為 圖 視 時 成 形 層 絕 阻 當 示 顯 個 層 薄 與 度 長 極 閘 0¾ IV 勺 ά 間 yi 之圖 阻 電 為 圖 耳 士V πη 成 形 未 層 絕 阻 當 示 顯 個 薄 與 度 長 極 閘
C:\Program Files\Patent\P1220.ptd 第6頁 五、發明說明（3) 層電阻之間的關聯圖； 圖5為一個顯示當阻絕層形成時P - c h閘極長度與薄層 電阻之間的關聯圖； 圖6為一個顯示當阻絕層未形成時P - c h閘極長度與薄 層電阻之間的關聯圖； 圖7 A到7 B為一顯示傳統Μ ◦ S電晶體之剖視圖。 符號之說明 ... 1 ~梦基板 2〜閘絕緣膜 3 3〜多晶矽閘電極 8〜側壁 1 1〜财火金屬 1 2〜矽化物 1 0 1〜發基板 1 〇 2〜隔離氧化層 1 0 3 ~第一間電極層 1 0 4 ~阻絕層 10 5第二閘電極層 1 0 6〜微量摻雜層 1 0 7〜微量摻雜層 1 0 8〜側壁 1 0 9〜大量摻雜層 110〜大量摻雜層
C:\Program Files\Patent\P1220. ptd 第7頁 43483 0 五、發明說明（4) 1 1 1〜时火金屬 1 1 2〜矽化物 1 1 3 ~石夕化物擴散層 1 1 4〜層間絕緣層 1 1 8〜氧化膜 較佳實施例之詳細說明 本發明將在下文中參照附圖來加以詳細說明。 圖1A及1B為一顯示根據本發明一個實施例的一個M0S 電晶體之剖視圖。為了方便說明，在矽基板上之擴散層或 這類之裝置並未顯示。 在圖1 A中，一個隔離氧化層1 0 2在一個矽基板1 01上形 成，並且一個第一閘電極層1 0 3形成於隔離氧化層1 0 2之 丄。一個阻絕層1 0 4，一個第二閘電極層1 0 5、及一個耐火 金屬111依序的形成於第一閘電極層103之上。一個用於形 成一個L D D (微量摻雜汲極）結構的侧壁1 0 8是形成在第一閘 電極層1 0 3之侧壁。 矽基板101用於一個N-通道電晶體的是P型，而用於一 個P-通道電晶體的則是N -型。隔離氧化層1 0 2和側壁1 0 8由 一個如氧化矽膜般的絕緣膜來形成。第一閘電極層1 0 3及 第二閘電極層1 0 5是由多晶矽、非晶矽、摻磷多晶矽、及 摻磷非晶矽的任一種所製成。 阻絕層1 0 4是以具有厚度約為1 n m的如氧化膜或一個 氮.氣膜般的絕緣膜來形成11时火金屬1 1 1則是以鈦、錄、
C:\Program Files\Patent\P1220. ptd 苐8頁 43^830 五、發明說明（5) 〜-- 舶及紹的任何一個而製成。 根據本發明之特徵，閘電極是形成在第一閘電極層 10 3及，二閑電極層105之内，而厚度約為I nm的阻絕層 1 0 4則是形成在閘電極丨〇 3及】〇 5兩個之間。 ' 申έ之’在進行圖1A中的回火時’耐火金屬11；1與第 二閘電極層1 0 5起反應而形成一個矽化物1丨2 ^此耐火金屬 1 1 1與梦化物1 1 2所起之反應在阻絕層1 〇 4部分停止，並且 未進展到下面之第一閘電極層1〇 3 '。如此’矽化物1 1 2之中 心即並未凹進，和傳統扯〇3電晶體有所不同β 一個製造M0S半導體裝置之方法將參照圖2Α到礼 文中敘述。 如β圖2 Α顯示，由氧化矽或相似之材質製成的隔離氧化 層102疋形成在矽基板之主要表面上。如圖2B所顯示， 以S!所製成之第一閘電極層丨〇3是藉由CVD(化學氣相沈積） 或相似的製裎來形成於隔離氧化層1〇2之上& 在此時，第—閘電極層丨〇 3是以如矽或多晶矽 '非晶 矽三摻磷多晶矽、及摻磷非晶矽的任一種所製成。例如， 當第一閘3電極層103是以磷濃度為} χ 1〇i9到5 χ 1〇丨3 atoms/cm3 (最理想的濃度是3 χ丨〇19 at〇ms/cm3 )的摻磷 非晶石夕所製成’其厚度是設定在丨〇 〇到丨5 〇 n m。 如圖2 C所顯示，以氧化膜或氮化膜所形成的阻絕層 1 0 4疋形成於第一閘電極層丨〇 3之上。此阻絕層丨〇 4必需具 有一個足以不會使第一閘電極層丨〇 3及第二閘電極層1 〇 5之 間電彼此絕緣的厚度，以便在第二閘電極層丨〇 5 (將在下文
五、發明說明（6) ' 中說明）及第一閘電極層1 〇 3之間產生通道電流。因此，阻 絕層1 0 4之厚度最好是設定約為1 n m。 阻絕層1 0 4可以以許多種方法形成。例如，第一閉電 極層1 0 3之成長被停止，然後提供〇2以便形成一個較原來 之氧化膜更薄的氧化膜。 S i以CVD或類似製程沈積在阻絕層1 〇4以便形成一個第 二閘電極層1 0 5。所沈積的s i可能是多晶矽、非晶矽、摻 磷多晶矽、及摻磷非晶石夕的任一種。例如，當第二閘電極 層105是在磷濃度為1 X η19到5 X 1〇19 atoms/cm3 (最理 想的ί農度是3 X 1 019 a t 〇 ra s / c m3 )的摻鱗非晶；ε夕所製成， 其厚度是設定在50到1〇〇 nm。 若第二閘電極層1 〇 5太薄的話》和耐火金屬1 1 1起反應 的S i則是短的’因此耐火金屬丨1 1便無法令人滿意的石义 化，且電阻會增加。若第二閘電極層1 〇 5太厚的話，則阻 絕層1 0 4無法正常運作，且無法抑制由矽化所產生的一個 凹進。由於此原因’第二閘電極層1 〇 5必需具有—個足以 適當的和耐火金屬111起反應的厚度。當以鈇形成—個厚 度為3 0 nm的耐火金屬1 1 1以7 0 0 °C進行回火3 〇秒，即理_ 的在第二閘電極層105表面深度約為70 nm之處形成^絕&層 104。 成長裝置中 〇 5、阻絕層 ’並使其具 至於阻絕層1 0 4之形成，最好是在相同的 執行步職2 A到2 C β 如圖2 D所顯示，藉由蝕刻第二閘電極層j 104及第一閘電極層103來暴露隔離氧化層1〇2
434830 五、發明說明（7) 有理想的閘電極長度。如圖2E所顯示，微量摻雜層1〇6和 1 〇 7藉由一個以第二閘電極層丨〇 5為圖案的自動對^離子植 ^法而形成在矽基板1 0 1之表面上。一個做為側壁質材的 氧化膜1 1 8沈積在整個矽基板丨〇 1上，如第二閘電極詹】〇 5 及隔離氧化層1〇2上。 如圖2 G所顯示，侧壁1 0 8是以非等向性來蝕刻氧化膜 Π 8直到暴露了第二閘電極層丨〇 5之表面所形成的。在同 時，在矽基板1 〇 j源極和汲極兩區中的隔離氧化層1 〇 2也被 蝕刻移除。 如圖2 Η所顯示，大量摻雜層〗〇 9和丨丨〇是以第二閘電極 層1 〇 5及侧壁1 〇 8為圖案再次進行自動對準離子植入法所形 成的’因此完成了一個L D D結構。 =圖21所顯示，耐火金屬111以濺鍍而沈積在包含第 _一閘電，層丨0 5及侧壁丨〇 8的矽基板1 〇】上。耐火金屬11工所 用之材i ，疋以鈦、始、鉑及鉬的任何一個而製成。例 如田耐火金屬111為鈦或鈷時，其厚度是設定為30 nm。 ^整個矽基板1 〇1以燈爐進行回火以便引起矽基板1 01和 第一閘電極層1 〇 5彼此起反應，因此形成一個矽化物擴散 2及矽化物112 ’ *圖2 J所顯示。此回火是在如溫度 7 0 0 C下進行3 〇秒來執行。 在耐火金屬1 1 i與矽起反應之*，在側壁1 〇 8的耐火金 屬1以濕式蝕刻移除，如圖2 K所顯示。 Λ .圖員示 翻層間絕緣層1 1 4藉由沈積一個氧化 膜或類似.的材質在整_ & i ，η， ' 可貝你正個矽基板1 〇 1上而形成，例如以矽化
C:\Program Files\Patent\P1220. pt(i 第 11 頁
五、發明說明（8) 物擴散層1 1 3、矽化物1 1 2 '及側壁1 0 8來執行。之後，接 觸孔在層間絕緣層1 1 4上的任意一部分形成，如此就將大 量摻雜層1 0 9與1 1 0 (源極和汲極區）和矽化物ί 1 2 (閘電極） 相互連接，因此完成了此MOS半導體裝置。 本發明之結果將和傳統MOS半導體裝置相互比較來加 以說明，以此來突顯本發明之效率。 圖3和4分別顯示在有阻絕層1 0 4及無阻絕層1 0 4時， Ν - c h閘長度和薄層電.阻之間的關係。與圖4相比較（並未形 成阻絕層1 0 4 )，在圖3 (形成阻絕層1 0 4 )中晶圓的面内電阻 值之變化在一個小閘電極長度區中是小的，並抑制了電阻 的增力口。 圖5和6為一個顯示當抑制層1 0 4形成及未形成時P - c h 閘極長度與薄層電阻之間的關聯圖。和圖6相比較（並未形 成阻絕層1 0 4 )，在圖5 (形成阻絕層1 0 4 )中晶圓的面内電阻 值之變化在一個小閘電極長度區中是小的，並抑制了電阻 的增加。 從這些結果可看出，本發明當閘長度在N - c h和P - c h中 都減少時是很有效率的。 '如上所述，根據本發明，由於用於阻絕矽化的阻絕層 是形成在閘電極内，耐火金屬和閘電極之間的反應就可以 有效的以阻絕層來阻絕。因此，矽化物閘電極之中心就不 會凹進。即使在一個小的閘電極長度上，閘電極的電阻率 也不會增加，並且此電阻率不會變異。無此凹進過程即可 使閘電極進行垂直微圖案化。
C:\Program Files\Patent\P1220. ptd 第12頁
Claims (1)
- 六、申請專利範圍 1 . —種MOS型半導體裝置，包含： 一閘絕緣膜，形成在一矽基板上； 一第一閘電極，形成於該閛絕緣膜上； 一阻絕層，形.成在該第一閘電極上以便防止該第一閘 電極的石夕化；以及 一第二閘電極，在該阻絕層上形成並矽化。 2. 如申請專利範圍第1項的MO S型半導體裝置，其中 該第一閘電極層是自.包含多晶矽：非晶矽、摻磷多晶矽及 摻磷非晶矽的族群中所選擇之一種而製成。 3. 如申請專利範圍第1項的MO S型半導體裝置，其中 該第二閘電極層，是自包含多晶矽、非晶矽、摻磷多晶矽 及摻磷非晶矽的族群中選擇一種而製成，且該第二閘電極 層是藉由和一对火金屬進行石夕化而形成的。 4. 如申請專利範圍第3項的MO S型半導體裝置，其中 該对火金屬，是自包含鈦、銘、翻及鈿的元素的族群中選 擇一種而製成的。 5. 如申請專利範圍第1項的MOS型半導體裝置，其中 該阻絕層，是由具有厚度約為1 n m的氧化膜或氮化膜所形 成的 6. 如申請專利範圍第1項的MOS型半導體裝置，其中 該裝置還包含： 由一絕緣材料所形成之一侧壁，形成在該第一閘電極 的至少一側壁之上； 一對微量摻雜層，在該矽基板上形成並以該第一閘電C:\ProgramFiles\Patent\P1220.ptd 第 13 頁 A 3 4 8 3 0 六、申請專利範囡 極之兩側之側壁為光罩；及 一對大量摻雜層，分別連接於該微量摻雜層之外側及 該矽基板表面；且 該M0S型半導體裝置具有一LDD(微量摻雜汲極）結構。 7 . 一種M0S形半導體裝置之製造方法，包含如下步 驟： 極 電 閛 第 該 止 ;防 極以 電層 ;閘絕 膜一阻 緣第一 絕一成 間成形 一形上 成上極 形膜電 上緣閘 板絕一 基閘第 矽該該 在於在 成 形 而 且應 並反 起 層此 ;屬彼 極金屬 電火金 閘耐火 二一耐 第成該 一 形和 成上極 形極電 上電閘 層閘二 絕二第 阻第該 ;該該使 化在在促 的 造 製 之 置 裝 體 導 半 形 S ο Μ 之 項 7 第 圍 範 請 ο 中 極辛 電專 閘如 物 匕 . ίι 8 矽 砂 晶 。 非成 、 製 矽而 晶種 多 一 含擇 包選 自中 是群 層族 極的 電胡 閘晶 一非申 第磷利 該摻專 中及如 其矽 ,晶 法多 方磷 9 之 項 7 第 圍 範 請 摻 造 製 之 置 裝 體 導 半 形 摻 造 製 矽 之 晶。置 非成裝 、製體 矽而導 晶種半 多一形 含擇OS 包選i 自中項 是群？ 層族第 極的圍 電破範 閘晶請 二非申 第磷利 該摻專 中及如 其矽 . 鈦 含 包 f 自 α 第 是的圍 屬成範 金製請 火而申 耐種利 該一專 中擇如 其選 ‘ ’中11 之 項 的 素 元 的 鉬 及 鉑 > 钻 造 製 之 置 裝 體 導 半 形C:\Program Files\Patent\P1220. ptd 第14頁 43^830C:\Program Files\Patent\P1220. ptd 第15頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9263534A JP3063703B2 (ja) | 1997-09-29 | 1997-09-29 | Ｍｏｓ型半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW434830B true TW434830B (en) | 2001-05-16 |
Family
ID=17390883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW087116043A TW434830B (en) | 1997-09-29 | 1998-09-25 | MOS semiconductor device and method of manufacturing the same |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP3063703B2 (zh) |
| KR (1) | KR100297221B1 (zh) |
| CN (1) | CN1213184A (zh) |
| TW (1) | TW434830B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604804B1 (ko) * | 2000-04-17 | 2006-07-28 | 삼성전자주식회사 | 몰리브데늄 박막 및 실리콘 박막을 포함하는 다층막 제조방법 |
| KR100370156B1 (ko) * | 2000-08-01 | 2003-01-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291567A (ja) * | 1992-04-14 | 1993-11-05 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1997
- 1997-09-29 JP JP9263534A patent/JP3063703B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-25 TW TW087116043A patent/TW434830B/zh not_active IP Right Cessation
- 1998-09-29 CN CN98120061A patent/CN1213184A/zh active Pending
- 1998-09-29 KR KR1019980040636A patent/KR100297221B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11103047A (ja) | 1999-04-13 |
| CN1213184A (zh) | 1999-04-07 |
| KR19990030264A (ko) | 1999-04-26 |
| KR100297221B1 (ko) | 2001-08-07 |
| JP3063703B2 (ja) | 2000-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5571735A (en) | Method of manufacturing a semiconducter device capable of easily forming metal silicide films on source and drain regions | |
| US4945070A (en) | Method of making cmos with shallow source and drain junctions | |
| JP3209164B2 (ja) | 半導体装置の製造方法 | |
| JPH0523055B2 (zh) | ||
| US20070298572A1 (en) | FIELD EFFECT TRANSISTORS (FETs) WITH MULTIPLE AND/OR STAIRCASE SILICIDE | |
| JPH08264660A (ja) | 半導体装置の製造方法 | |
| US20050104135A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH09320988A (ja) | 半導体装置とその製造方法 | |
| JPH08213610A (ja) | 電界効果型半導体装置及びその製造方法 | |
| TW434830B (en) | MOS semiconductor device and method of manufacturing the same | |
| EP0098941B1 (en) | Method of making ohmic contacts regions and device manufactured by the method | |
| JP3003796B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| WO2000036634A2 (en) | Amorphization of substrate to prevent silicide encroachment into channel region of field effect transistor | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| KR20030001038A (ko) | 반도체 소자의 실리사이드막 제조 방법 | |
| JP2004534401A (ja) | 異なる厚みのゲート酸化物を有する複数のｍｏｓトランンジスタを備えた半導体装置の製造方法 | |
| US6221725B1 (en) | Method of fabricating silicide layer on gate electrode | |
| JP2005243664A (ja) | 半導体装置およびその製造方法 | |
| JPS6136705B2 (zh) | ||
| JP3094914B2 (ja) | 半導体装置の製造方法 | |
| JPH0770725B2 (ja) | 半導体装置の製造方法 | |
| KR20000041397A (ko) | 고집적 메모리소자의 게이트전극 형성방법 | |
| JPH02277246A (ja) | 薄膜トランジスタの製造方法 | |
| JP2911255B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005026273A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |