CN1213184A - 金属氧化物半导体器件及其制造方法 - Google Patents
金属氧化物半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1213184A CN1213184A CN98120061A CN98120061A CN1213184A CN 1213184 A CN1213184 A CN 1213184A CN 98120061 A CN98120061 A CN 98120061A CN 98120061 A CN98120061 A CN 98120061A CN 1213184 A CN1213184 A CN 1213184A
- Authority
- CN
- China
- Prior art keywords
- grid
- barrier layer
- layer
- amorphous silicon
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229910044991 metal oxide Inorganic materials 0.000 title description 3
- 150000004706 metal oxides Chemical class 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims description 32
- 239000003870 refractory metal Substances 0.000 claims description 24
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 239000011574 phosphorus Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 67
- 238000000137 annealing Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种MOS半导体器件包括:栅绝缘膜、第一栅极、阻挡层、和第二栅极。栅绝缘膜形成在硅衬底上。第一栅极形成在栅绝缘膜上。阻挡层形成在第一栅极上,用以防止第一栅极硅化。第二栅极形成和硅化在阻挡层上。本发明还公开了制造这种MOS半导体器件的方法。
Description
本发明涉及应用于栅极的硅化作用(Silicidation)的MOS(金属氧化物半导体)半导体器件，及其制造方法。
近来，在MOS晶体管的制造中，栅长度随着集成电路的小型化和高密度而减小。目前，该尺寸要求为四分之一微米(0.25μm)或更小。另一方面，使用用于把耐熔金属，例如Ti或Co连接到栅极的硅化作用以减小栅极的电阻。
但是，较小栅长度减弱了利用硅化物减小电阻的效果，并改变了同一晶片上栅极的电阻值。
图7A和7B分别表示在对常规栅极施加硅化物之前和之后的MOS晶体管的截面图。为了描述的简便，硅衬底中的扩散层等没有表示。
在图7A中，经过栅绝缘膜2在硅衬底1上形成多晶硅栅极3。分别在栅极的上部和侧壁上形成耐熔金属11和侧壁8。
图7B表示在图7A所示整个衬底退火后的MOS晶体管的截面图。在图7B中，栅极3的多晶硅在退火过程中与耐熔金属11反应，以硅化耐熔金属11，形成硅化物12。硅化物12和栅极3构成硅化物栅极。
在硅化作用过程中，耐熔金属11被吸收在栅极3中，这样硅化物12在其中心附近成凹形(桥接形)。
这个现象对小栅长度特别显著，并增加了栅极电阻。通过减小栅长度而引起的栅极电阻的增加一般称为细线的效应(thin wire effect)。
硅化物12的凹形在同一晶片的栅极之间改变，从而使栅极之间的电阻值改变。
如上所述，在常规MOS晶体管中，当减小栅长度和采用硅化作用时，细线效应增加了栅极的电阻，电阻值在相同晶片上的栅极之间变化。
本发明的目的是提供防止栅极的电阻增加和电阻值变化的MOS半导体器件，及其制造方法。
为实现上述目的，根据本发明，所提供的MOS半导体器件包括：形成在硅衬底上的栅绝缘膜，形成在栅绝缘膜上的第一栅电极，形成在第一栅极上以防止第一栅极硅化的阻挡层(Stopperlayer)，和形成并硅化在阻挡层上的第二栅极。
图1A和1B是表示根据本发明实施例的MOS晶体管的截面图；
图2A-2L分别是表示制造图1A和1B中所示MOS晶体管的步骤的截面图；
图3是表示在形成阻挡层时N-ch栅长度和面(sheet)电阻之间的关系的电线；
图4是表示在没有形成阻挡层时N-ch栅长度和面电阻之间关系的曲线；
图5是表示在形成阻挡层时P-ch栅长度和面电阻之间关系的曲线；
图6是表示在没有形成阻挡层时P-ch栅长度和面电阻之间关系的曲线；和
图7A和7B是表示常规MOS晶体管的截面图。
下面参照附图详细说明本发明。
图1A和1B分别表示根据本发明实施例的MOS晶体管的截面图。为了描述的简便，硅衬底中的扩散层等没有表示。
在图1A中，在硅衬底101上形成栅绝缘膜102，在栅绝缘膜102上形成第一栅极层103。在第一栅极层103上依次形成阻挡层104、第二栅极层105、和耐熔金属层111。在第一栅极层103的侧壁上形成侧壁108，用于形成LDD(轻掺杂漏)结构。
硅衬底101对于N沟道晶体管来说是P型的，对于P沟道晶体管来说是N型的。栅绝缘膜102和侧壁108是由例如硅氧化膜的绝缘膜形成。第一和第二栅极层103和105是由下面任何一种制成：多晶硅、非晶硅、磷掺杂多晶硅、和磷掺杂非晶硅。
阻挡层104是由厚度为约1nm的例如氧化膜或氮化膜的绝缘膜制成。耐熔金属111是钛、钴、铂和钼中的任一种。
根据本发明的特征，栅极形成为第一和第二栅极层103和105，约1nm厚的阻挡层104形成在两栅极103和105之间。
具体地讲，在图1A状态下的退火过程中，耐熔金属111与第二栅极层105反应，从而形成硅化物112。耐熔金属111与第二栅极层105的反应在阻挡层104处停止，并且没有发展到下面的第一栅极层103。因此，硅化物112没有凹陷，不象常规MOS晶体管那样。
下面参照图2A-2L描述制造MOS半导体器件的方法。
如图2A所示，在硅衬底101的主要表面上形成由硅氧化物制成的栅绝缘膜102。如图2B所示，利用CVD(化学汽相淀积)等方法在栅绝缘膜102上形成由Si制成的第一栅极层103。
此时，第一栅极层103，作为硅，是由多晶硅、非晶硅、磷掺杂多晶硅、和磷掺杂非晶硅中的任一种制成。例如，当第一栅极层103由以1×1019到5×1019原子/cm3(最佳浓度为3×1019原子/cm3)的磷浓度的磷掺杂非晶硅制成时，厚度设置为100-150nm。
如图2C所示，在第一栅极层103上形成由氧化膜或氮化膜制成的阻挡层104。为了在第二栅极层105(后面将描述)和第一栅极层103之间产生隧道电流(tunnel current)，阻挡层104具有的厚度应不使第一和第二栅极层103和105电绝缘。因此，阻挡层104的厚度最好设置为约1nm。
阻挡层104能以各种方式形成。例如，停止第一栅极层103的生长，然后输送O2，从而形成比天然的氧化膜薄的氧化膜。
为形成第二栅极层105，利用CVD方法在阻挡层104上淀积Si。淀积的Si是多晶硅、非晶硅、磷掺杂多晶硅、和磷掺杂非晶硅中的任一种。例如，第二栅极层105是由以1×1019到5×1019原子/cm3(最佳浓度为3×1019原子/cm3)的磷浓度的磷掺杂非晶硅制成时，厚度设置为50到10nm。
如果第二栅极层太薄，则与耐熔金属11反应的硅比较短，耐熔金属不能被充分硅化，并且电阻增加。如果第二栅极105层太厚，则阻挡层104不能正常起作用，并且不能抑制由硅化作用引起的下凹。为此，第二栅极层105必须具有足以适合与耐熔金属111反应的厚度。当形成30nm厚的钛作为耐熔金属111并在700℃退火30秒时，希望阻挡层104形成为距离栅极层105的表面约70nm的深度。
在形成阻挡层104时，图2A-2C中的步骤最好在相同生长装置中进行。
如图2D所示，通过腐蚀第二栅极层105、阻挡层104和第一栅极层103，保留所希望的栅极长度，要暴露栅绝缘膜102。如图2E中所示，使用第二栅极层105作为图形，通过自对准离子注入在硅衬底101中形成轻掺杂层106和107。在整个硅衬底101上，即在第二栅极层105和栅绝缘膜102上淀积作为侧壁材料的氧化膜118。
如图2G所示，通过各向异性腐蚀氧化膜118，直到第二栅极层108的表面暴露为止，从而形成侧壁108。同时，在硅衬底101的源和漏区中的栅绝缘膜102也被腐蚀掉了。
如图2H所示，用第二栅极层105和侧壁108作图形，再次利用自对准离子注入形成重掺杂层109和110，由此完成LDD结构。
如图2I所示，通过在包括第二栅极层105和侧壁108的衬底101上溅射的方法淀积耐熔金属111。作为耐熔金属111的材料，可以使用钛、钴、铂和钼中的任一种。例如，在耐熔金属111是钛或钴时，厚度设置为30nm。
整个衬底101用灯退火，以引起硅衬底101和第二栅极层105互相反应，由此形成硅化物扩散层113和硅化物112，如图2J所示。此退火是在，例如700℃进行30秒钟。
在耐熔金属111与硅反应之后，侧壁108上的耐熔金属111被湿腐蚀掉，如图2K所示。
如图2L所示，通过在整个硅衬底101上，即在硅化物扩散层113、硅化物112和侧壁108上淀积氧化膜等，从而形成层间绝缘层114。之后，在层间绝缘层114的任意部分中形成接触孔，互连连接到重掺杂层109和110(源和漏区)和硅化物112(栅极)，由此完成MOS半导体器件。
下面说明本发明和常规MOS半导体器件之间的实验结果，以表示本发明的效果。
图3和4分别表示在存在和不存在阻挡层104时N-ch栅长度和面电阻之间的关系。与图4(没有形成阻挡层)相比，图3(形成阻挡层)中的晶片的平面电阻值的变化在小栅长度区域内是小的，并且抑制了电阻的增长。
图5和6分别表示在存在和不存在阻挡层104时P-ch栅长度和面电阻之间的关系。与图6(没有形成阻挡层)相比，图5(形成阻挡层)中晶片的平面电阻值的变化在小栅长度区域内是小的，并且抑制了电阻的增长。
从这些结果明显看出，在栅长度在N-ch和P-ch栅中部减小时，本发明是有效的。
如上所述，根据本发明，由于在栅极中形成用于阻止硅化作用的阻挡层，耐熔金属与栅极的反应可以可靠地被阻挡层阻止。结果，硅化物栅极的中心不下凹。甚至对于小栅长度，栅极的电阻率也没有增长，而且电阻率值也没有改变。没有下凹可以允许栅极的垂直微图形化。
Claims (11)
1．一种MOS半导体器件，其特征在于包括：
形成在硅衬底(101)上的栅绝缘膜(102)；
形成在所述栅绝缘膜上的第一栅极(103)；
形成在所述第一栅极上的阻挡层(104)，用以防止所述第一栅极的硅化；和
形成和硅化在所述阻挡层的第二栅极。
2．如权利要求1的器件，其特征在于所述第一栅极是由选自下列中的一种材料制成：多晶硅、非晶硅、磷掺杂多晶硅、和磷掺杂非晶硅。
3．如权利要求1的器件，其特征在于所述第二栅极是由选自下列中的一种材料制成：多晶硅、非晶硅、磷掺杂多晶硅、磷掺杂非晶硅，并且所述第二栅极是通过与耐熔金属(111)的硅化作用形成的。
4．如权利要求3的器件，其特征在于耐熔金属是选自下列的一种材料：钛、钴、铂和钼。
5．如权利要求1的器件，其特征在于所述阻挡层是由具有约1nm厚度的氧化膜和氮化膜中的任一种形成的。
6．如权利要求1的器件，其特征在于所述器件还包括：
由形成在所述第一栅极的至少一侧壁上的绝缘材料形成的侧壁(108)；
形成在被所述第一栅极的两侧上的所述侧壁掩盖的所述硅衬底的表面中的一对轻掺杂层(106,107)；和
分别把所述轻掺杂层的外边连接到所述硅衬底的表面上的一对重掺杂层(109,110)；并且
所述MOS半导体器件具有LDD(轻掺杂漏)结构。
7．一种制造MOS半导体器件的方法，其特征在于包括下列步骤：
在硅衬底(101)上形成栅绝缘膜(102)；
在所述栅绝缘膜上形成第一栅极(108)；
在所述第一栅极上形成防止所述第一栅极的硅化的阻挡层(104)；
在所述阻挡层上形成第二栅极(105)；
在所述第二栅极上形成耐熔金属层(111)；
使所述第二栅极和所述耐熔金属互相反应，由此形成硅化物栅极(112)。
8．如权利要求7的方法，其中所述第一栅极是由选自下列中的一种材料制成：多晶硅、非晶硅、磷掺杂多晶硅、磷掺杂非晶硅。
9．如权利要求7的方法，其中所述第二栅极是由选自下列中的一种材料制成：多晶硅、非晶硅、磷掺杂多晶硅、磷掺杂非晶硅。
10．如权利要求7的方法，其中耐熔金属是选自下列中的一种材料：钛、钴、铂和钼。
11．如权利要求7的方法，其中阻挡层是由具有约1nm厚度的氧化膜和氮化膜中的任一种形成的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9263534A JP3063703B2 (ja) | 1997-09-29 | 1997-09-29 | Ｍｏｓ型半導体装置およびその製造方法 |
| JP263534/97 | 1997-09-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1213184A true CN1213184A (zh) | 1999-04-07 |
Family
ID=17390883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98120061A Pending CN1213184A (zh) | 1997-09-29 | 1998-09-29 | 金属氧化物半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP3063703B2 (zh) |
| KR (1) | KR100297221B1 (zh) |
| CN (1) | CN1213184A (zh) |
| TW (1) | TW434830B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604804B1 (ko) * | 2000-04-17 | 2006-07-28 | 삼성전자주식회사 | 몰리브데늄 박막 및 실리콘 박막을 포함하는 다층막 제조방법 |
| KR100370156B1 (ko) * | 2000-08-01 | 2003-01-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291567A (ja) * | 1992-04-14 | 1993-11-05 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1997
- 1997-09-29 JP JP9263534A patent/JP3063703B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-25 TW TW087116043A patent/TW434830B/zh not_active IP Right Cessation
- 1998-09-29 CN CN98120061A patent/CN1213184A/zh active Pending
- 1998-09-29 KR KR1019980040636A patent/KR100297221B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990030264A (ko) | 1999-04-26 |
| JPH11103047A (ja) | 1999-04-13 |
| KR100297221B1 (ko) | 2001-08-07 |
| JP3063703B2 (ja) | 2000-07-12 |
| TW434830B (en) | 2001-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100636856B1 (ko) | 고 유전상수 게이트 절연막을 갖는 ｕｌｓｉ ｍｏｓ | |
| US6239471B1 (en) | MIS transistor and manufacturing method thereof | |
| EP0168125B1 (en) | Wiring layers in semiconductor devices | |
| US5962904A (en) | Gate electrode stack with diffusion barrier | |
| US5885877A (en) | Composite gate electrode incorporating dopant diffusion-retarding barrier layer adjacent to underlying gate dielectric | |
| US5196360A (en) | Methods for inhibiting outgrowth of silicide in self-aligned silicide process | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US5550084A (en) | Integrated circuit fabrication using a metal silicide having a sputterdeposited metal nitride layer | |
| KR101117320B1 (ko) | 감소된 인터페이스 거칠기를 가지는 니켈 실리사이드 | |
| US5175118A (en) | Multiple layer electrode structure for semiconductor device and method of manufacturing thereof | |
| US6380055B2 (en) | Dopant diffusion-retarding barrier region formed within polysilicon gate layer | |
| US5401674A (en) | Germanium implant for use with ultra-shallow junctions | |
| CN1976062A (zh) | 半导体结构及其制造方法 | |
| US6132806A (en) | Method of implementation of MOS transistor gates with a high content | |
| US5079617A (en) | Multiple layer electrode structure for semiconductor device and method of manufacturing thereof | |
| EP0903776A2 (en) | Titanium polycide stabilization with a porous barrier | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| US20010053601A1 (en) | Method of manufacturing MIS semiconductor device that can control gate depletion and has low resistance gate electrode to which germanium is added | |
| EP0197738B1 (en) | Method for manufacturing an ldd semiconductor device | |
| US8168522B2 (en) | Method for fabricating semiconductor device | |
| KR950009283B1 (ko) | 반도체장치의 제조방법 | |
| US6011289A (en) | Metal oxide stack for flash memory application | |
| JP4347479B2 (ja) | 電界効果トランジスタ | |
| KR100198652B1 (ko) | 반도체 소자의 전극형성방법 | |
| CN1213184A (zh) | 金属氧化物半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |