TW434744B - Method of plasma etching doped polysilicon layers with uniform etch rates - Google Patents

Method of plasma etching doped polysilicon layers with uniform etch rates Download PDF

Info

Publication number
TW434744B
TW434744B TW087120071A TW87120071A TW434744B TW 434744 B TW434744 B TW 434744B TW 087120071 A TW087120071 A TW 087120071A TW 87120071 A TW87120071 A TW 87120071A TW 434744 B TW434744 B TW 434744B
Authority
TW
Taiwan
Prior art keywords
etching
plasma
polycrystalline silicon
wafer
layer
Prior art date
Application number
TW087120071A
Other languages
English (en)
Inventor
Francois Leverd
Renzo Maccagnan
Eric Mass
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW434744B publication Critical patent/TW434744B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

434744 五、發明說明（1) 發明範圚 本發明是關於半導體積逋電路製造’尤其是在圖樣化介 電層上面生成的經摻雜多矽晶層均一蝕刻率之電漿蝕刻方 法。此方法尋找一種動態隨機存取記憶體晶片内硼磷矽酸 玻璃層中生成良好厚度均一性吊環的經#雜多矽晶吊環應 用。 發明背景 在製造半導體積體電路且特別是動態隨機存取記憶體晶 片時’多晶矽吊環被廣泛地使用β在動態隨機存取記憶體 晶片中，一種絕緣閘極場效應電.晶體及相關的儲存電容器 形成基本記憶體細胞。多晶矽吊環建立在絕緣閘極場效應 電晶體及電容器的電極之間使得一二者之間允許電氣接觸。 傳統多晶矽吊環生成製裎的必要步驟將藉由參考圖1到 圖8來簡單地描述。在這些步驟完成後，每一個儲存電容 的電極表面將被連接到相對應的絕緣閘極場效應電晶體 之汲極區域。 ，1概要地展示在傳統多晶矽吊環組裝製程初始階段時 泮伤的晶片；半導體結構〗〇。結構丨〇基本上包含矽基板 11 ’在其上面生成閘極導體疊層1 2。該疊層包括1 0 〇奈米 太f，°卩的多晶碎層1 3，8 0奈米厚度的矽化鎢層1 4及2 3 0 二二命ΐ ϋ 了貝部氮化获層1 5。埋在硬基板U内是一種傳統 错存电谷器1 6 ;它通當祐^目迕.-s兩a 匕吊破視為冰朱电谷。經摻雜多晶矽填
充物1 7將用來當作 备乍電合态的第一電極。多晶矽填充物1 7在 土反丨側w主要部分被傳統的氮化物/氧化物：分別標
434744 五、發明說明（2) - :為的TEOS二氧化矽環狀層絕隔掉。從圊ι中明顯 ^，充填TEOS二氧化矽材料的凹槽形成隔絕區域2〇來終 電容器的側邊隔絕。區域2 〇更在被標示為2 〇，的多晶矽 填充物17上表面提供一個蓋子。在閘極導體堆疊12 •中—個 開口 2 1已經製作元成。此開口的側邊踏壁被塗覆1 〇 〇奈米 厚度的氮化矽來形成隔絕物22 (spacer) ^ —相當薄（數個 不米）的乳化-氮化阻撞襯裡2 3已經披覆沉積到此結構上。 現在如圖2所示’結構10被塗覆4〇〇奈米厚度的领鱗碎酸 ,破璃層24。 然後參照、圖3 ’該結構被塗覆一層光敏材料。一種恰當 的材料是由日本東京TOKYO OHK A KOG 10公司所生產及販 售的光阻；其標示為丁HNR IP 36Ϊ0 T0K。厚度約85 0奈米 是足夠的。在塗覆後，如標準程序烘烤、照光及顯影該光 阻層25而留下標示為25的圖樣層或光罩》此光罩25的功能 是用來定位矽基板11表面開口 2 1内吊環的位置。 接著在矽基板（SS)光罩25被定位後，製程以蝕刻步驟持 續以暴露龙多晶矽填充物I 7的上表面。晶片被放在由日本 東京TOKYO ELECTRON公司以八氟丁烷/ 一氧化碳/氬氣之 化學生產的反應性離子蝕刻劑TEL 85 SDRM内。其為非常 強烈的蝕刻性混合物，可強烈地攻擊硼碟矽酸破璃層2 4。 在此步驟内，開〇 21内的氧化-氮化概裡2 3及TE 0S二氧化 石夕蓋子部分2 0 ’被除掉。此姓刻步驟之結杲是一個開口如 圖4所標示吊環開口 2 6形成，其開口暴露部分矽基板及多 晶矽填充物1 7的上表面。在此階段的多晶矽組裝製程中，
434744 、發明說明（3) ，行&離子的植佈《在矽基板11上未被保護的區域是N —形 播雜的；如同在圖4 .中汲極區域27所示，在附近形成絕緣 開極場效應電晶體的源極與汲極區域。 在圖5中明顯地厚度4 〇 〇奈米的砰摻雜多晶石夕層2 8 1被順適 地（con forma 11 y )以低壓化學氣相沉積法沉積到結構丨〇上 去。 現在，多晶矽拴塞填充開口 2 6形成。至此，結構1 〇被放 在由美國加州Santa Clara應用材料公司製造的ΑΜΕ 5000 mark II MERIE電漿姓刻裝置中依據二步锁製程以適當的 六氟化硫化學進行姓刻。 第一次步驟之目的是為了在粗糙平坦化中珣勻地往下除 掉大約在到蝴磷矽酸玻璃層2 4上表面的經摻雜多晶矽材料 層28。至此，六氟化硫氣體被使用，因為它蝕刻多晶矽較 快於蝴雄梦酸破璃材料（_!虫刻率為8 :丨）。產生的結構如圖 6所示，其令多晶矽栓塞填充開口26被標示為28.。 第一次步驟的參數如下： 六氟化硫：9〇 seem 壓力：200毫托（mTorΓ) 射頻功率：7 〇瓦特 然仗 第一— 人步'驟是以同樣條件執行且同一腔室内減少 經摻雜多晶矽拴塞28’的厚度到吊環開0 26内來生成想要 的吊環。明顯地如圖7所示，第二次步驟.之目的是使標示 為2 8的經接雜多晶矽吊環頂端稍低於由氧化—氮化襯裡2 3 表面所疋義的鬲度。此二個次步驟由使用二個不同波長，
434744 五 '發明說明（4) 每一個次製程一種波長的外部干涉钱刻終點系統所監視 著。此完成多晶矽吊環組裝製程。 不幸地’第一次姓刻步雜在同一晶片内具有相當差的均 勻度，基本上第一個標準差内佔1 0¾。#刻速率—致。性決 定於數個因素’包括但不限定於下面因素的砷原子在經推 雜多晶矽28内的分佈、在此第二次蝕刻少驟中使用的化 學、反應器的設什及腔室潔淨度條件。結果，經摻雜多b曰 石夕層28的姓刻速率是非常不同的；其由晶片的區域決定。 因此，目的在粗糙地平坦化經摻雜多晶矽層28的第一'蝕 次步驟可以保留或除掉摻雜過多的多晶碎；其由晶片表面 區域決定。基本上第一蝕刻次步驟是不精確的，因為經摻 雜多晶矽層28的相當重要厚度（4 00 nm) ^最後如圖6中处 構的階段，第二蝕刻次步驟進行後在同一晶片内每_個; 口多晶矽栓塞28’的厚度是完全不同的。在蝕刻製程的第’ :次步驟進行之後’我們可以在同一晶片内找到恰好的吊 圖8八），挖空的吊環（圖8β)及未蝕刻的吊環（圖8c)。 工的吊％而έ ,明顯地吊環完整性被破壞了。空的吊環 ^所謂的”開路”接觸’也就是在電容器上電極與絕緣閘極 ，效應電晶體汲極區域之間可能沒有電氣接觸進而致使實 質上=具功能性的記憶體細胞。換句話說，沒有足夠的蝕 刻吊環會避免接著的接觸形成。這修缺陷吊環對於最终 試產率是嚴重的毀謗。 、… 此外這蝕刻非均一性的第二個結果是第一次蝕刻步驟 蝕刻終點偵測並不準確。
第9頁 434744 五、發明說明（5) 本發明的椒成 因此本發明的主要目的是要提供—種均一姓刻速率於生 長在圖樣化棚填矽酸玻璃層上砷摻雜多晶矽層的電漿钱刻 方法 本發明的另一個目的是在同一晶片提供一種於圖樣化硼 磷矽酸玻璃層之開口内以高階厚度均一性的電漿蝕刻方法 生長砷摻雜多晶矽吊環。 本發明仍有另一個目的是提供在圖樣化蝴碌矽酸玻璃層 的開口内生長砷摻雜多晶矽吊環的電漿蝕刻方法，其電漿 蝕刻製程是在光學蝕刻終點系統非常精確且穩定地的控制 下完成。 這些及其他相關目的是由本發明用來除去這些缺點為目 標的方法所達成。根據本發明的方法，其揭露了結合系統 及製程的改進來允許以均一蝕刻速率在如硼磷矽酸破璃介 電質之圖樣化層上生長的砷摻雜多晶矽層之電漿蝕刻。系 統改進包含了在姓刻製程中以靜電夹頭裝置抓取晶片至具 有完美電漿環境的晶片附近及上方。例如，姓刻製程可在 具有Μ X P氧化物腔至並配備一部"§ 3 ”靜電央頭梦琶的μ e 5,進行“…製程改進包含使：非==及 非選擇性的化學。在這方面一種百分比例為1丨/ 8. 6 〇 - 4 的三氟化氮/三氟曱烷/氮氣氣體混合物是適當的。蝕刻時 間長短有配接來偵測硼磷矽酸玻瑀層暴露時訊號躍遷的光 學蝕刻終點偵測系統非常精確地控制著。這個製程持續到 稍微過度姓刻。
第10頁 434744 五、發明說明¢6)
當上述方法應用到動態隨機存取記憶體晶片内的經換， 多晶矽吊環生長時’過多或不足的蝕刻可避免。因此在I -。結果是空的或是未㈣足夠的缺陷吊 因而致使最終測試產率明顯地增加。 ^ 相信是本發明新穎的特冑陳述在附〜㈣ 内。然而，發明本身、它的铲此；甘 曱叫乾圍 以參考下面展示具體實施例#往，> , 馒..έ因此可 閱讀來得到最佳的瞭解α m配伴隨圊例的 圖式之簡述 圖1到7展示半導體結構的經# #彡 進行順序。 夕曰曰石夕吊王哀生長步轉之 圖8由圖8A、8B及8C所％出 甘八cmp 叮1.'且成，其分別展示良好的、空的 及不·银刻足夠的經推雜多晶碎吊環。 圖9及圖1 0展不以圖5的半導體結構根 行電毁姓刻步驟生長經摻雜多晶石夕吊環。 的方法疋 較佳具體實施例之指试 申請案的發明者已經發規杰a # — h & ,^ ^ θ u .見先別技蟄的電漿蝕刻製程只有 在弟一 人钱刻步费晶]雪將t 效地改羔。 水辰境與蝕刻化學的改變才能有 首先，經摻雜多晶石夕層的总, /禮的钱刻必須在晶片表靣電漿是 全均勻的而且這只有晶片祜诂罢士 ^ ;丄 电水疋几 ,, . ^ ia月丨皮放置在靜電夾頭裝置（ECD)上 才泥獲仔。在具空％作及丰遂辦s u P拉中B Η梳州士人 +夺體a日片製程尹有數個因素使 侍靜電晶片抓取變成令人非堂，1在 ^ 7八非㊉滿意。然而，對這邊重要的
苐11頁 434744 五、發明說明（Ό 特定的特性只是一般用在其他晶片抓取器中夾子（或握爪） 的存在。沒有夹子的存在於減少污染物來源的目的已經被 確認。在抓取及製程操作期間，不周央子會有少許的破裂 發生。結不’會有少許的碎顆粒污染被注意到β申讀案的 發明者已經觀察到這些夾子也會致使電漿環境中晶片上面 有一些變形，變成不利於上述蝕刻製程中。 再者，為了以均一蝕刻速率增進生長在圊樣化硼磷梦竣 玻璃層上神摻雜多晶石夕層的#刻製程，實驗已經展示： (1) 化學不可以是摻雜物敏感性的；即相對於經摻雜多晶 矽層的砷原子濃度或分佈化學必須有相同的蝕刻速率、 (2) 化學必須可預期選擇摻雜多晶矽及硼磷矽酸玻璃材 料。一種適合這方面的三氟化氮7三氟甲烷/氮氣蝕刻化學 已經找到。 在糸統及製程增進貫作時，新的姓刻製程能夠在經播雜 多晶矽蝕刻製程第一次步驟終點提供完美的平坦化結構而 不用考慮在晶片表面的區域β這是在厚度移除均一性方面 戲劇性增進的直接結杲。雖然第二蝕刻次步驟本質上是— 個均一性不佳的製程’但是它沒有改變操作條件；因為它 在相對短的時間内進行’並不會不到於整個餘刻製程。最 後結果是：在同一晶片内的每一個開口經摻雜多晶石夕吊琿 的厚度變得更加的均一，空的及未被蝕刻足夠的吊環個數 急遽地減少而明顯地使最终測试產率增加。 在下文新穎的二階段蝕刻製程深入的描述著β它在上述 具有S3靜電夾頭裝置、石英聚焦環的ΑΜΕ 500 〇 Μχρ氧化
第12頁 434744 五、發明說明（8) 物腔室中進行。 第一次蝕刻步驟製程參數入所示。在所有減少本發明方 法的顆粒方面三氟化氮/三氟甲烷/氮氣混合物氣體以 11/8. 6/80. 4的百分比是足夠的。 三氟化氮：9 seem 三氟甲貌：7 seem 氮氣：6 5 sc cm 壓力：50毫托（m Torr) 射頻功率：5 0 0瓦特 三氟化氮/三氟曱烷的比例（一般是9 : 7)是非常重要 的。使用為輸送氣體的氮氣是一種惰性氣體用來稀釋這個 氣體混合物的主要成份。此化學不是選擇性的。實際 上，它每分鐘蝕刻1 0 5奈米的經摻雜多晶矽及每分鐘钴刻 1 2 0奈米的硼磷矽酸玻璃材料。必須注意的是對其他介電 材料，例如T E 0 S二氧化石夕及氮化發此化學也是有效的。 當硼磷矽酸玻璃材料（或T E 0 S二氧化矽）使用時，蝕刻製 程較佳地以光學蝕刻終點偵測法來控制；該方法可以非常 精確地及穩定地偵測在下層的硼磷矽酸玻璃之暴露而且在 下文將更詳細的描述◊一氧化碳放射線（483. 5奈米）已經 被選定。在第一次蝕刻步驟的所有蝕刻經摻雜多晶矽層2 8 操作期間，該放射線的放射功率是非常的低。只要硼磷矽 酸玻璃層2 4上表靣達到，來自三氟化碳的碳及來自硼磷矽 酸玻璃層的氧結合在一起產生氧化碳立即的放射；因此其 迅速增強而得到非常尖銳的強度訊號躍遷。因此，在翊磷
434744 五、發明說明（9) " " 石夕酸玻璃層24上方的經摻雜多晶矽層28完全的移除立即被 偵測出來。雖然外部監視系統也可以使用，經摻雜多晶矽 f的移除操作可利以安裝在ΑΜΕ 500 0工具内的光學蝕刻終 =系統來監視。使用如上文所詳述的新穎操作條件’,，蝕刻 ^間約是2 0 0秒。經摻雜多晶矽層28的蝕刻速率在所有晶 ^表面上變得非常的均—；一般約在一個標準差内2個百 1比（必^與—文報導的先前技藝技術之1 〇個百分比比 ，），使付在同一晶片内所有吊環開口 26的經摻雜多晶矽 拾塞28’的厚度實質地固定。 "過度的蝕刻持續到硼磷矽酸玻璃層24上表面下方數個 I 9 ,3 ^蝕刻破用來確定第二次蝕刻步驟的時間儘可能 疋取？的^氟化氮/三氟甲婕/氮氣化學並不 =璃材料及經推雜多晶賴實質上被相同 的:=千牙' 因此維持極佳的蝕刻均一性及先前獲得 分之13(26秒)的過度钱刻已經由工程試驗的 二： 且證實是足約的。明顯的如圖9所示，由於其 低度的選擇性過度I虫刻移降許-支〇 η -、 表層邻分。h 為9之㈣石夕酸玻璃層的 ΪΓ，剩下的㈣石夕酸玻璃層厚度在進行所有 製程步辑是足夠的。再侧期間，相 續^T少Ba矽及硼磷矽酸玻螭以相近的蝕刻速率持 内相钱刻步驟在前面提過的 5。0"-"! 時間非當二〔一：作严件進行^由於次蝕刻步驟的第二階段 ""疋20秒），在第一次蝕刻步驟所得到的極 434744
第15頁

Claims (1)

  1. 434744 六'申請專利範圍 1. 一種電漿蝕刻生成在覆蓋在一基材上靣之圖樣化硼磷 矽酸玻璃層的砷摻雜多晶矽層的方法，其中該圖樣化硼磷 矽酸玻璃層備有至少一個開口；其步驟包括： a) 提供具有固定基板在靜電夹頭裝置上的電漿刻反 應器； b) 在該反應器内提供電漿含有比例約為9 : 7的非摻雜 敏感性、非選擇性三氟化氮/三氟甲烷蝕刻混合物以及惰 性輸送氣體；
    c) 將經摻雜多晶矽暴露至該電漿内足夠往下蝕刻到大 約是硼磷矽酸玻璃層上表面的時間。 2. 如申請專利範圍第1項之方法，其中三氟化氮/三氟曱 烷/氮氣蝕刻混合物具有大約1 1/反.6/80. 4的百分比。 3. 如申請專利範圍第1項之方法，在開口處電漿蝕刻持 續一段短時間來進行經摻雜多晶矽的稍微過度蝕刻。 4. 如申請專利範圍第3項之方法，其過度蝕刻時間約是 電漿蝕刻時間的百分之十三。 5. 如申請專利範圍第1項之方法，硼磷矽酸玻璃層的暴 露是用一氧化碳放射強度訊號的急劇變化來偵測。
    第16頁
TW087120071A 1997-12-30 1998-12-03 Method of plasma etching doped polysilicon layers with uniform etch rates TW434744B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP97480107A EP0932191A1 (en) 1997-12-30 1997-12-30 Method of plasma etching doped polysilicon layers with uniform etch rates

Publications (1)

Publication Number Publication Date
TW434744B true TW434744B (en) 2001-05-16

Family

ID=8230059

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087120071A TW434744B (en) 1997-12-30 1998-12-03 Method of plasma etching doped polysilicon layers with uniform etch rates

Country Status (4)

Country Link
US (1) US20010001729A1 (zh)
EP (1) EP0932191A1 (zh)
KR (1) KR19990062544A (zh)
TW (1) TW434744B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3914452B2 (ja) * 2001-08-07 2007-05-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6921490B1 (en) * 2002-09-06 2005-07-26 Kotura, Inc. Optical component having waveguides extending from a common region
US20070056930A1 (en) * 2005-09-14 2007-03-15 International Business Machines Corporation Polysilicon etching methods
US20080153271A1 (en) * 2006-12-18 2008-06-26 Applied Materials, Inc. Safe handling of low energy, high dose arsenic, phosphorus, and boron implanted wafers
US8116807B2 (en) * 2007-01-07 2012-02-14 Apple Inc. Airplane mode indicator on a portable multifunction device
US7989329B2 (en) * 2007-12-21 2011-08-02 Applied Materials, Inc. Removal of surface dopants from a substrate
EP2999308B1 (en) * 2014-09-19 2016-08-31 Tokuden Co., Ltd. Fluid heating device
KR102492798B1 (ko) 2018-11-09 2023-01-31 삼성전자주식회사 반도체 소자 및 그 형성 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1260365A (en) * 1985-05-06 1989-09-26 Lee Chen Anisotropic silicon etching in fluorinated plasma
JPH0645327A (ja) * 1991-01-09 1994-02-18 Nec Corp 半導体装置の製造方法
US5413360A (en) * 1992-12-01 1995-05-09 Kyocera Corporation Electrostatic chuck

Also Published As

Publication number Publication date
KR19990062544A (ko) 1999-07-26
EP0932191A1 (en) 1999-07-28
US20010001729A1 (en) 2001-05-24

Similar Documents

Publication Publication Date Title
JP3213820B2 (ja) 半導体基板上のデバイスの製造中に平行板反応器内で耐火性金属層をエッチングする方法
JP2001057386A (ja) エッチバックを用いた多結晶シリコンコンタクトプラグ形成方法およびこれを用いた半導体素子の製造方法
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
JP2000133633A (ja) ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
JPH07335674A (ja) Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法
US4708767A (en) Method for providing a semiconductor device with planarized contacts
JP2994374B2 (ja) トレンチ内のカラ―酸化物の形成方法
JPH11214369A (ja) 半導体装置の白金膜蝕刻方法
US5776832A (en) Anti-corrosion etch process for etching metal interconnections extending over and within contact openings
JP4562482B2 (ja) 強誘電体キャパシタ構造およびその作製方法
TW434744B (en) Method of plasma etching doped polysilicon layers with uniform etch rates
JP2008182200A (ja) ポリシリコン層及び層構造のパターニング方法
US6495471B2 (en) Etching process using a buffer layer
JPH05304119A (ja) ポリシリコン膜のエッチング方法
TWI282121B (en) Method for fabricating contact pad of semiconductor device
US20020025673A1 (en) Method for forming gate by using Co-silicide
KR100190055B1 (ko) 반도체 장치의 백금전극 제조방법
TW200845390A (en) Semiconductor structure including stepped source/drain region
US6593228B2 (en) Method of fabricating a patterned metal-containing layer on a semiconductor wafer
KR100582370B1 (ko) 다마신공정을 이용한 게이트전극의 제조 방법
JP3902726B2 (ja) 未ドープ二酸化ケイ素に対して選択的に高密度プラズマエッチング器でドープ二酸化ケイ素をエッチングする方法
TW552673B (en) A method of fabricating a semiconductor device
KR20010004177A (ko) 반도체소자 제조방법
JP2002043438A (ja) トレンチ構造およびトレンチを含む半導体構造の形成方法
KR100445063B1 (ko) 반도체 소자의 커패시터 형성 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees