TW432627B - Method of manufacturing semiconductor device having interconnection composed of doped polysilicon layer - Google Patents

Method of manufacturing semiconductor device having interconnection composed of doped polysilicon layer Download PDF

Info

Publication number
TW432627B
TW432627B TW087101936A TW87101936A TW432627B TW 432627 B TW432627 B TW 432627B TW 087101936 A TW087101936 A TW 087101936A TW 87101936 A TW87101936 A TW 87101936A TW 432627 B TW432627 B TW 432627B
Authority
TW
Taiwan
Prior art keywords
layer
polysilicon layer
manufacturing
patent application
doped polysilicon
Prior art date
Application number
TW087101936A
Other languages
English (en)
Inventor
Dong-Yun Kim
Jae-Hak Baek
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW432627B publication Critical patent/TW432627B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

Α7 Γ P4 326 2 7 Β7_ 五、發明説明(i ), 發明領域: 本發明傺有關於一種半導體裝置之製造方法,特別是 指一種含有由摻雜聚砂層所構成之内連接的半導韹裝置的 製造方法。 柑闘習知技術之描述: 通常,當半導體裝置的操作速度變快時,傳達電子訊 號之内連接變成一値重要因素;一艏鋁的金屬層被廣泛使 用來做為内連接;然而,因為金鼷内連接具有低的熔點且 很難形成一細撤的圖案,使該金屬内連接形成在後面的製 程;且,該金饜内連接被廣泛使用在有許多電流流過之電 源線及接地線。摻雜聚矽層具有高的熔點且容易形成一個 細微圖案,因此被廣泛使用在半導髏裝置的局部内建接。 然而,該摻雜聚矽層之電阻並不夠低來因應高速的半導髏 裝置。因此,由摻雜聚矽層§含有爾熱金屬之牵屬矽化物_.. 、層舅成之多矽羞化金屬層被廣泛使用在半導韹裝置jllJg 内凄接例如,DRAM装置的位元線。 第1圔至第3圖所示係傳統半導髏装置之製造方法; 圖中顯示為DRAH装置之晶粒陣列區的一部份。 第1圖描述内介電層圖案7及摻雜聚矽層9之形成步 驟;一隔離層3形成於半導體基體1上之一個區域;然後 ,一閛極氧化層形成於一隔離層間之活動區之表面上,且 多數阔閛電極5形成在閛極氧化層之一傾預先決定的區域 ·>每一個閛電極5作動當作一筷DRAH裝置之字元線;接著 -4 - 本纸張尺度通用中國國苳標準(CNS ) Λ4规格(210X297公,f ---------^------1------- (讀先閱讀背面之.注意事項再填寫本頁) 經濟部中央標隼局員工消費合作牡印繁 經濟部中央標準局貝工消費合作杜印装 Γ432627 ___B7五、發明説明(2 ) ,一内介電層,即一BPSG層形成在閛電極5被形成之所得 構造的整値表面上;該介電層被圔案以形成具有一値暴露 於相鄰閘電極5間之活動區之位元接觸孔之介電層圖案7 ♦•該摻雜磷(P)之聚矽層9形成在内介電層圖案7的整姮表 面,其厚度足夠完全充滿位元接觸孔;該摻雜聚矽層9偽 一内部摻雜聚矽層;三氫化磷(PH3)氣髏被廣泛使用為形 _成該摻雜聚矽層之揍氣體;解離之£_原_子落置於摻雜_聚_ ..砂層9之晶粒邊界區域中;因此,相鄰晶粒間之鍵能遂降 低。 第2圖描逑(回蝕聚矽層Sa荩形成步驟;該摻雜之聚矽 層9偽以毯覆性蝕刻方式通過乾式蝕刻,以在介電層圖案7 上形成5G0〜1000〗之回蝕聚矽層9a ;該毯覆性蝕刻傳統上 偽藉由具有極佳均勻蝕刻或反應離子蝕刻(HERIE) 之反應離子蝕刻(RIE)來完成;這一次,萝摻雜踅矽層9 之晶粒間的鍵能遂降低而使粒邊界區域応辣刻速率較 — ..' — - -----—----- — 晶粒為快;因此,回蝕聚矽層93茧此一部份遂尨移Μ , ί吏iL電案7暴露一區 第3 _描述金屬矽化物層11之形成步驟;該金竭矽化 物層11,即矽化鎢層,形成在回蝕聚矽層9a被形成之所得 構造的整個表面;這一次,該金靥矽化物層11沒有被沉積 在預先決定之暴露介電層圖案7的區域”A”上;這是因為 介於該金屬矽化物層1丨和介電層圖案7間之附著性弱;隨 後,該金鼷矽化物層1 l·及該回蝕聚矽層3a被依序地形成圖 案,以肜成一滴泣元線,卽一阔由回蝕聚矽層圖案及金霸 A7 ---------:參-----:—訂------广,— (請先閲讀背面·-¾注意事項再填寫本頁) 本紙張尺度適用t國國家標隼(cns )人4規_洛t_ 2i〇x::d4 經濟部中央標準局貝工消費合作杜印繁 颴4 32 6 2 7 a? B7 - __ __________ - 五、發明説明(3 ) 矽化物層圖案構成之區域内連接。 由以上描逑,藉由傅統半導體裝置之製造方法t在毯 覆性蝕刻方式形成回蝕聚矽層的期間,一部份的摻雜聚矽 層被移除開,以暴露介電層圖案區域;因此,該金颶矽化 物層沒被形成於整值回蝕聚矽層形成之所得構造的表面; 如此造成一結果,當一屆位元線穿越通過該介電層圔案之 暴露區域,其將産生位元線的損壞.因而導致半導體裝置 的産生不良功能。 發明概要: 為了解決以上問題,本發明之目的偽提供一豳半導體 裝置之製造方法(.使能_夠_防/ 〜蝕刻期遛锻_移除患… 因此,為達到本發明上述的目的,一内介電層被形成 於半導體基體上,且一摻雜聚5夕層被形成於該内介電層上 ;該内介電層可以形成以包含一雜質或非摻雜矽酸鹽玻璃 (USG)層之BPSG層;又,該内介電層可以具有一暴露較低 傳導層之接觸孔,例如一摻雜一雜質之半導體基體的活動 區;該聚矽層通常摻雜内部,旦三氫化磷^H3)氣體被麂 泛使里為摻質體;這一次,解離之P原子落置於摻雜聚 矽層之晶粒中;然後,該摻雜聚矽層被毯覆性_刻以形成 一個具有預先決定厚度之回蝕聚矽層在内介電層上;該摻 雜聚矽層之毯覆性蝕刻通常經遇反應_子蝕刻(SIE)或磁 場強化反應離子蝕刻(MESIE)來完成;詳細詋來,該具有 本紙張尺度通用中S國家標準(CNS ) Λ4規格U10X.W公釐i ----------裝-----,—ΐτ------Γ1 (讀先閱讀背面之注意箏項再填寫本頁) 經濟部中央標準局負工消費合作社印製 r §432627 五、發明説明(4 ) 慘雜聚砂層之所得構造被載入到一反應室,然後一含有碩 氣體及一含氣氣體連同一類如SFs&Cla之蝕刻氣體一起噴 入反應室;該含碩氣髏最好是磺,CF4, 其中 * _ —I· , 之一,該含氣氣體最好是氧或氣與氦之混合氣體;當含碩 氣體被噴入在毯覆性蝕刻摻雜聚矽層期間,磺滲\摻雜翠 、、砂J立愚多區域,以」I加一晶粒間之鍵熊;因此,在摻 雜聚矽層之晶粒邊界區域的蝕mmm被降低,以形成一具 相同fj之回蝕聚矽ρ;如此造成一結果,在毯覆性蝕刻 期間該摻雜聚矽層沒被移除開,且内介電餍防止被暴露; 然而,有過多的c原子存在於回蝕聚矽層之表面上;該過 多的C原子在與含氧氣體之氧作用形成C〇2 ,如此從回蝕 聚矽層之表面上移開該C原子;隨後,一金屬矽化物層, 例如一矽化銪層,被形成回蝕聚矽層上;該矽化_層及回 蝕聚矽層砍序地被形成圖案,以形成一内連接。 拫據本發明,該摻雜聚矽層被毯覆性蝕刻當含磺氣體 及一含氣氣體被供給用來形成在内介電層的整磨表面上具 有相同厚度之回蝕聚矽層;如此造成一結果,在在毯覆性 蝕刻期間該摻雜聚矽層被移除開的情行被抑制住,使内介 電層防止被暴露;因此,該由摻雜聚矽層所溝成之内連接 的圖案没有缺陷 圖示簡單説明: 本發明上逑目的及慶點將藉由附上之圖示以一較佳實 施例作更多描述,其中: 本紙杀尺度適用中國國家標隼;CNS ) Λ4規珞、2丨0:<29,公釐) -- (請先鬩讀背面之注意事項再填寫本頁)
1T * 14326 2 7 Α7 Β7 經濟部中央標隼局員工消費合作社印裝 五、發明説明(5 ) 第1圖至第3圖所示偽傳统半導體装置之製造方法。 第4A、 5A及6圖所示偽依據本發明之半導體裝置 之製造方法。 第4 B圖所示傺第4 A圖之摻雜聚矽層的原子陣列。 第5 B圖所示葆第5A圖之形成回蝕聚矽層的方法。 較佳實施例之描述: 在這之後,一適用於DRM裝置之較佳實施例將被描述 出來,藉由参考附上之圔示;無論如何*該發明並不限定 在DRAK裝置,且可被適用於製造任何具有由摻雜聚矽層所 構成之内連接的半導體。 第4圖所示偽一具有接觸洞及摻雜聚矽層29之内介電 層圖案27的形成步驟;一隔離層23,例如一藉矽之區域氧 化法(LOCDS)方式形成之場氧化層,偽形成在半導體基證 21上之一區域;該隔離層23可以被形成藉由一渠溝隔離方 法;然後,一閜棰绝緣層被形成於隔離層23部份間之一活 動區域上,多數涠穿越通過一閛極絶縳層之預先決定區域 的閛電極25被形成;該閛電極25作動當作該DRAM隔室之位 元線;隨後,一内介電層,洌如一 BPSG層或非摻雜矽酸鹽 玻璃(USG)層,其偽形成在閛電極25形成之所得構造的整 腌表面上;該内介電層被圖案以形成具有暴露一介於相鄰 閘電極25間之活動區之位元線接镯孔的内介電層圖案27 ; 該摻雜聚矽層2 9之厚度足夠完全填滿接觸孔;該摻雜聚矽 層23偽内部摻雜磷(P);這一次,三氫化磷(PD氣體通常 *4衣— (請先Μ讀背面之注意事項再填寫t頁) 訂
V 本紙掁尺度適用中國國家椋準:CNS ) 規格(210X3,公埯) 經濟部中央標率局貝工消費合作社印裝 F4 326 2 T 3?7 一. …— 五、發明説明(6 ) 被使用為摻質氣髏,該内部摻雜過程在_5_35〜54 0 完成; 以磷内部沉積在摻雜聚矽層29中,P原子被解離在矽晶粒 建界區域,如第4B圖所示,如此降低相鄰矽晶粒間之鍵 能。 第5A圔所示傺一回蝕聚矽層29a之形成步驟;一隔 離層23,且第5 B圖所示葆第5A圖之形成回蝕聚矽層的 方法;該摻雜聚矽層29偽以毯覆性蝕刻形成比摻雜聚矽層 2S薄之2 95 0 0〜100 的回蝕聚矽層29a;該回蝕聚矽層29a 盡可能愈薄愈好,以縮小由金屬矽化物層組成之内介電層 與該隨後完成之回蝕聚矽層23a的阻抗;因此,該回蝕聚 矽層29a可以薄於500〗;摻雜聚矽層29最好經由具極好相 同蝕刻性之反應離子蝕刻(RIH)或磁場強化反應離子蝕刻 (MERIE)之毯覆性蝕刻來完成;這一次,同時具有類如SFe 及CU蝕刻氣體之含氪及含氣的氣體被額外供給到RIE或 MERIE的製程;該.含磺躯__最好是碩,CF4, CHF3:ac3Fs其 中之一,該含氧氣鹾最好是氧或氧與氪之混合氣體;該混 合氣體\気> (氣篇積比最好為(7 : 3' ;當摻雜聚矽層29使用 •含瀹氣為與铨氧氣_來毯覆性蝕刻時,該回独聚矽層29a 一致形成在内介電層圖案27上,如第5A圖所示;這是因 為C原子像Si原子為四價,其可穿透進入在毯覆性蝕刻期 間P原子脫離的位置,如第5 B圖,以增加矽晶粒間之鍵 能;在此處,C原子由含碳原子提供;然而,該C原子傺 過量的提供,使得回蝕聚矽層29a之表面上形成一硪屬; 該含氣氣體之氧氣逑與G原子層作用産並産生C03 ,因而 本紙張尺度適用中國國家標準(CNS ) Λ4^烙,、2I0X297公f 1 ---------.,1-----—!!------1 (請先閱讀背面之注意事項再填寫本頁} 經濟部中央標準局員工消費合作社印製 ¥432627 五、發明説明(7 ) 從回蝕聚矽層29a之表面將碩原子移開。 第6圖所示偽金屬矽化物層圖案31及平面化内介電層 33之形成步驟;該金屬矽化物層圖案31,例如矽化鎮層, 具低的電阻,其偽被形成於回蝕聚矽層29a之整個表面上 ••隨後,金魇矽化物層31及回蝕聚矽層29a依序地被形成 圖案,以一由摻雜聚矽層及金1矽化物層圖案組成之穿越 通過接觸孔的内連接;一平面化内介電層偽為在形成内連 接之處之所得構造的整摘表茴上於〜30 (TC熱流動之 BPSG層;這一次,如果平面化内介電層33沒有移除C原子 層及形成,如第5 B圔所示,該平面化內介電層將會被移 開;然而,因為硪原子層《含氧氣體而被移開,該平面化 内介電層33可完全附著。 根據本發明,當該擦雜聚矽層被毯覆性蝕刻,含硪氣 體及一含氧氣體被額外供給,用來形成在内介電層圖案上 一致之回蝕聚矽層;如此防止回蝕聚矽層被移開且暴露内 介電層圖案;因此,一金屬矽化物層圖案可被一致形成在 回蝕聚矽層上,得到一可靠的,不損隳的内建接, 本發明述不局限於上逑實施例中,且熟習此項技能者 所能改變修正皆包含在内。 元件编號對照表: 1,21半導體基體 3,23 隔離層 5,25 閘電極 7,2 7 内介電層圖案 -10 - 本紙張尺度適用中國國家標準(CNS ) Α·4規格,、::!0\29'公釐) ---------,裝— (請先閱讀背面之注^^*^項再填寫本頁) 訂 一丨· §43262 A7 B7 五、發明説明( 9,29 摻雜聚矽層 9a,29a 回蝕聚矽層31 金颶矽化物層圖案 33 平面化内介電層 (讀先閱讀背面之注意事項再填寫本頁)
V
,1T 經濟部中央標準局員工消費合作社印聚 本紙張尺度適用中國國家標準(CNS ) Α4規格(210x2^公釐)

Claims (1)

  1. f 1432627 六、申請專利範圍 ABCD
    第87101936號專利申請案申請專利範固修正本 修正日期:89年09月 (請先閱讀背面之注意事項再填寫本頁) 種半導體裝置之製造方法,其係包含下列步驟: a) 在一f導體基體上形成一内介電層圖案; b) 於該时電層圖㈣形成處之所得構造的整個表面 上,形成一變色直廣^聚矽層j c) 當額外供給一含碳氣體及—含氧氣體時,被毯覆性 蝕刻該被摻雜的聚矽層,以藉此在該内介電層圖案上 形成一回蝕聚矽層;以及 d) 形成一金屬矽化物層於該回蝕聚矽層的整個表面 上》 2. 如申請專利範圍第i項之製造方法,其中該内介電層圖 案係由一氧化矽層所形成。 3. 如申請專利範圍第丨項之製造方法,其中該含碳氣體係 被選自於由下列群組所組成之—者:碳、CF<、chf 及咕。 3 4. 如申請專利範圍第丨項之製造方法,其中該含氧氣趙係 經濟部智慧財產局具工消費合作社印製 破選自於由下列群組所組成之一者:〇2、〇2與氦的混 合氣體。 5. 如申凊專利範圍第1項之製造方法,其中該金屬石夕化物 層係由一矽化鎢層所形成。 6. 如申請專利範圍第1項之製造方法,於形成該金屬矽化 物層之步驟d)之後,進一步包含下列步驟: 依序地圖案化該金屬矽化物層及該回蝕聚矽層,以藉 本紙張纽邮中國國家轉(CMS > 44賴· ( 210X29^4·釐) Α8 Β8 C8 D8 Γ Γ4 32 6 2 六、申請專利範圍 此形成一由一被摻雜的聚矽層圏案及一金屬矽化物層 圊案所組成之内連接;以及 形成一被平面化的内介電層於該内連接被形成處之所 侍構造的整個表面上。 7.如申請專利範圍第6項之製造方法,其中該被平面化的 内介電層係為一於8o〇〜9〇〇t被熱流動之81>5(}層。 8·如申清專利範圍第1項之製造方法,其中該毯覆性蝕刻 係藉由一磁場強化反應離子1蝕刻(MERIE)所完成。 9.如申請專利範圍第8項之製造方法其中該MERIE係使 用Cl:及3卩6被完成。 (請先閲讀背面之注意事項再填寫本頁) -1T 铲 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS 規格(2丨0乂29_7^-羡可
TW087101936A 1997-11-03 1998-02-12 Method of manufacturing semiconductor device having interconnection composed of doped polysilicon layer TW432627B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970057753A KR100252042B1 (ko) 1997-11-03 1997-11-03 도우프트 폴리실리콘막으로 구성된 배선을 갖는반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
TW432627B true TW432627B (en) 2001-05-01

Family

ID=19524054

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087101936A TW432627B (en) 1997-11-03 1998-02-12 Method of manufacturing semiconductor device having interconnection composed of doped polysilicon layer

Country Status (5)

Country Link
JP (1) JPH11145145A (zh)
KR (1) KR100252042B1 (zh)
CN (1) CN1216400A (zh)
DE (1) DE19810003A1 (zh)
TW (1) TW432627B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100573726C (zh) * 2002-09-30 2009-12-23 张国飙 基于三维存储器进行自测试的集成电路
US7701058B2 (en) 2007-01-26 2010-04-20 International Business Machines Corporation Undoped polysilicon metal silicide wiring

Also Published As

Publication number Publication date
JPH11145145A (ja) 1999-05-28
KR19990038118A (ko) 1999-06-05
CN1216400A (zh) 1999-05-12
KR100252042B1 (ko) 2000-05-01
DE19810003A1 (de) 1999-05-06

Similar Documents

Publication Publication Date Title
TW518679B (en) Method of manufacturing semiconductor device
TW536736B (en) Metal hard mask for ILD RIE in damascene structures
JPH04286330A (ja) 集積回路用コンタクト
TW432691B (en) Method for forming a DRAM capacitor and capacitor made thereby
JPH08236729A (ja) 半導体素子の製造方法
TW508740B (en) Method for forming conductive contact of semiconductor device
TW388984B (en) Dynamic random access memory manufacturing
TW432627B (en) Method of manufacturing semiconductor device having interconnection composed of doped polysilicon layer
TWI223393B (en) Method of filling bit line contact via
CN113517288A (zh) 半导体结构及其形成方法
TW464986B (en) Method of manufacturing a semiconductor device
CN105514027B (zh) 半导体器件及其形成方法
JPH0945768A (ja) 半導体装置の製造方法
TW517291B (en) Production method for an integrated circuit
CN109427649A (zh) 半导体结构及其形成方法
TW412862B (en) Method for fabricating semiconductor integrated circuit device
KR100487915B1 (ko) 반도체소자의캐패시터형성방법
JPH0278270A (ja) 半導体記憶装置及びその製造方法
EP0228183A2 (en) Method for manufacturing semiconductor device
TW296478B (en) Method of improving metal conformality of integrated circuit
KR100696774B1 (ko) 반도체소자의 캐패시터 형성방법
TW404017B (en) The plasma surface treatment method having the oxide of the patterned tetra-ethyl-ortho-silicate (TEOS) with reliable etch via and the interconnection
TW556321B (en) A method for fabricating a semiconductor device
TW498493B (en) Method for producing wordline in embedded dynamic random access memory
KR100811409B1 (ko) 반도체 소자의 패턴 형성 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees