JPH11145145A - ドープドポリシリコン膜で構成された配線を持つ半導体素子の製造方法 - Google Patents
ドープドポリシリコン膜で構成された配線を持つ半導体素子の製造方法Info
- Publication number
- JPH11145145A JPH11145145A JP10156464A JP15646498A JPH11145145A JP H11145145 A JPH11145145 A JP H11145145A JP 10156464 A JP10156464 A JP 10156464A JP 15646498 A JP15646498 A JP 15646498A JP H11145145 A JPH11145145 A JP H11145145A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- polysilicon film
- interlayer insulating
- doped polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 90
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 90
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000007789 gas Substances 0.000 claims abstract description 59
- 239000011229 interlayer Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 42
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 24
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 23
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000001301 oxygen Substances 0.000 claims abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 238000001020 plasma etching Methods 0.000 claims description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 9
- 229910001882 dioxygen Inorganic materials 0.000 claims description 9
- 239000000460 chlorine Substances 0.000 claims description 6
- 239000001307 helium Substances 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 5
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 230000003190 augmentative effect Effects 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 150000001721 carbon Chemical group 0.000 abstract description 5
- 238000011065 in-situ storage Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 切れ目が存在しない信頼性ある、ドープドポ
リシリコン膜で構成される配線を持つ半導体素子の製造
方法を提供する。 【解決手段】 半導体基板２１上にコンタクトホールを
持つ層間絶縁膜パターンを形成し、層間絶縁膜パターン
２７全面にコンタクトホールを埋込む厚いドープドポリ
シリコン膜２９を形成する。ドープドポリシリコン膜２
９を炭素を含むガス及び酸素を含むガスを使用し全面蝕
刻することによって、層間絶縁膜パターン２７上に均一
な厚さを持って表面に炭素原子層が除けたエッチバック
されたポリシリコン膜２９ａを形成する。このポリシリ
コン膜２９ａ上に金属シリサイド膜３１を形成した後、
この金属シリサイド膜３１及びエッチバックされたポリ
シリコン膜２９ａを連続的にパターニングして配線を形
成する。
リシリコン膜で構成される配線を持つ半導体素子の製造
方法を提供する。 【解決手段】 半導体基板２１上にコンタクトホールを
持つ層間絶縁膜パターンを形成し、層間絶縁膜パターン
２７全面にコンタクトホールを埋込む厚いドープドポリ
シリコン膜２９を形成する。ドープドポリシリコン膜２
９を炭素を含むガス及び酸素を含むガスを使用し全面蝕
刻することによって、層間絶縁膜パターン２７上に均一
な厚さを持って表面に炭素原子層が除けたエッチバック
されたポリシリコン膜２９ａを形成する。このポリシリ
コン膜２９ａ上に金属シリサイド膜３１を形成した後、
この金属シリサイド膜３１及びエッチバックされたポリ
シリコン膜２９ａを連続的にパターニングして配線を形
成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法に係り、特にドープドポリシリコン膜で構成された配
線を持つ半導体素子の製造方法に関する。
法に係り、特にドープドポリシリコン膜で構成された配
線を持つ半導体素子の製造方法に関する。
【０００２】
【従来の技術】半導体素子の動作速度が速くなるにつれ
電気的な信号を伝送する配線を形成する工程は益々重要
になりつつある。配線を形成する物質膜としてはアルミ
ニウムのような金属膜が広く使われる。しかし、金属配
線は溶融点が低く微細なパターンを形成することが難し
いので半導体素子の後工程で形成される。そして、金属
配線は電源線及び接地線のように多くの電流が流れる配
線に広く利用される。これに伴い、溶融点が高く微細パ
ターンを形成しやすいドープドポリシリコン膜が半導体
素子の局部配線に広く使われている。しかし、このよう
なドープドポリシリコン膜の比抵抗は高速半導体素子に
適した低い比抵抗を見せない。したがって、最近ドープ
ドポリシリコン膜及び耐火性（耐熱性）金属を含有する
金属シリサイド膜で構成されたポリサイド膜が半導体素
子の局部配線、例えばＤＲＡＭ素子のビットラインに広
く使われている。
電気的な信号を伝送する配線を形成する工程は益々重要
になりつつある。配線を形成する物質膜としてはアルミ
ニウムのような金属膜が広く使われる。しかし、金属配
線は溶融点が低く微細なパターンを形成することが難し
いので半導体素子の後工程で形成される。そして、金属
配線は電源線及び接地線のように多くの電流が流れる配
線に広く利用される。これに伴い、溶融点が高く微細パ
ターンを形成しやすいドープドポリシリコン膜が半導体
素子の局部配線に広く使われている。しかし、このよう
なドープドポリシリコン膜の比抵抗は高速半導体素子に
適した低い比抵抗を見せない。したがって、最近ドープ
ドポリシリコン膜及び耐火性（耐熱性）金属を含有する
金属シリサイド膜で構成されたポリサイド膜が半導体素
子の局部配線、例えばＤＲＡＭ素子のビットラインに広
く使われている。
【０００３】図１ないし図３は従来技術にともなう半導
体素子の製造方法をＤＲＡＭ素子を例にして説明するた
めの断面図である。ここで、紹介するそれぞれの図面は
ＤＲＡＭ素子のセルアレイ領域の一部分を示す。
体素子の製造方法をＤＲＡＭ素子を例にして説明するた
めの断面図である。ここで、紹介するそれぞれの図面は
ＤＲＡＭ素子のセルアレイ領域の一部分を示す。
【０００４】図１は層間絶縁膜パターン７及びドープド
ポリシリコン膜９を形成する段階を説明するための断面
図である。まず、半導体基板１の所定領域に素子分離膜
３を形成する。次に、前記素子分離膜３間の活性領域表
面にゲート酸化膜を形成し、前記ゲート酸化膜の所定領
域上に複数のゲート電極５を形成する。ここで、前記ゲ
ート電極５はＤＲＡＭ素子のワードライン役割をする。
続いて、前記ゲート電極５が形成された結果物全面に層
間絶縁膜、例えばＢＰＳＧ膜を形成する。前記層間絶縁
膜をパターニングすることによって相互隣接したゲート
電極５間の活性領域を露出させるビットコンタクトホー
ルを持つ層間絶縁膜パターン７として形成される。
ポリシリコン膜９を形成する段階を説明するための断面
図である。まず、半導体基板１の所定領域に素子分離膜
３を形成する。次に、前記素子分離膜３間の活性領域表
面にゲート酸化膜を形成し、前記ゲート酸化膜の所定領
域上に複数のゲート電極５を形成する。ここで、前記ゲ
ート電極５はＤＲＡＭ素子のワードライン役割をする。
続いて、前記ゲート電極５が形成された結果物全面に層
間絶縁膜、例えばＢＰＳＧ膜を形成する。前記層間絶縁
膜をパターニングすることによって相互隣接したゲート
電極５間の活性領域を露出させるビットコンタクトホー
ルを持つ層間絶縁膜パターン７として形成される。
【０００５】そして、前記層間絶縁膜パターン７全面に
ビットコンタクトホールが完全に埋込めるように厚いド
ープドポリシリコン膜９、例えば燐でドーピングされた
ポリシリコン膜を形成する。ここで、前記ドープドポリ
シリコン膜９はインサイシューで行われるインサイチュ
ドープドポリシリコン膜として形成する。燐（Ｐ）でド
ーピングされたインサイチュドープドポリシリコン膜を
形成するためのドーパントガスとしては、ホスフィン
（ＰＨ３）ガスが広く使われる。燐（Ｐ）でドーピング
されたインサイチュドープドポリシリコン膜９のグレー
ン境界領域には偏析された燐（Ｐ）原子が位置する。こ
れに伴い、相互隣接したシリコングレーン間の結合力が
弱くなる。
ビットコンタクトホールが完全に埋込めるように厚いド
ープドポリシリコン膜９、例えば燐でドーピングされた
ポリシリコン膜を形成する。ここで、前記ドープドポリ
シリコン膜９はインサイシューで行われるインサイチュ
ドープドポリシリコン膜として形成する。燐（Ｐ）でド
ーピングされたインサイチュドープドポリシリコン膜を
形成するためのドーパントガスとしては、ホスフィン
（ＰＨ３）ガスが広く使われる。燐（Ｐ）でドーピング
されたインサイチュドープドポリシリコン膜９のグレー
ン境界領域には偏析された燐（Ｐ）原子が位置する。こ
れに伴い、相互隣接したシリコングレーン間の結合力が
弱くなる。
【０００６】図２はエッチバックされたポリシリコン膜
９ａを形成する段階を説明するための断面図である。具
体的に説明すれば、前記ドープドポリシリコン膜９を乾
式蝕刻工程で全面蝕刻し、前記層間絶縁膜パターン７上
に５００オングストロームから１，０００オングストロ
ームまでの厚さを持つエッチバックされたドープドポリ
シリコン膜９ａを形成する。ここで、前記全面蝕刻工程
は蝕刻均一度が優秀な反応性イオン蝕刻（ＲＩＥ）工
程、または磁気増加型反応性イオン蝕刻（ＭＥＲＩＥ）
工程が広く使われる。この時、前記ドープドポリシリコ
ン膜９のグレーン間の結合力が弱くグレーンが蝕刻され
る速度よりグレーン境界領域が蝕刻される速度がさらに
速い。これに伴い、エッチバックされたポリシリコン膜
９ａの一部分が剥離する現象が発生して層間絶縁膜パタ
ーン７の所定領域Ａが露出される。
９ａを形成する段階を説明するための断面図である。具
体的に説明すれば、前記ドープドポリシリコン膜９を乾
式蝕刻工程で全面蝕刻し、前記層間絶縁膜パターン７上
に５００オングストロームから１，０００オングストロ
ームまでの厚さを持つエッチバックされたドープドポリ
シリコン膜９ａを形成する。ここで、前記全面蝕刻工程
は蝕刻均一度が優秀な反応性イオン蝕刻（ＲＩＥ）工
程、または磁気増加型反応性イオン蝕刻（ＭＥＲＩＥ）
工程が広く使われる。この時、前記ドープドポリシリコ
ン膜９のグレーン間の結合力が弱くグレーンが蝕刻され
る速度よりグレーン境界領域が蝕刻される速度がさらに
速い。これに伴い、エッチバックされたポリシリコン膜
９ａの一部分が剥離する現象が発生して層間絶縁膜パタ
ーン７の所定領域Ａが露出される。
【０００７】図３は金属シリサイド膜１１を形成する段
階を説明するための断面図である。詳細に説明すれば、
前記エッチバックされたポリシリコン膜９ａが形成され
た結果物全面に金属シリサイド膜１１、例えばタングス
テンシリサイド膜を形成する。この時、前記露出された
層間絶縁膜パターン７の所定領域Ａ上には金属シリサイ
ド膜１１が蒸着されない。これは、金属シリサイド膜１
１と層間絶縁膜パターン７との接着力が弱いためであ
る。続いて、前記金属シリサイド膜１１及び前記エッチ
バックされたポリシリコン膜９ａを連続的にパターニン
グし、エッチバックされたポリシリコン膜パターン及び
金属シリサイド膜パターンで構成された局部配線、すな
わちビットラインを形成する。
階を説明するための断面図である。詳細に説明すれば、
前記エッチバックされたポリシリコン膜９ａが形成され
た結果物全面に金属シリサイド膜１１、例えばタングス
テンシリサイド膜を形成する。この時、前記露出された
層間絶縁膜パターン７の所定領域Ａ上には金属シリサイ
ド膜１１が蒸着されない。これは、金属シリサイド膜１
１と層間絶縁膜パターン７との接着力が弱いためであ
る。続いて、前記金属シリサイド膜１１及び前記エッチ
バックされたポリシリコン膜９ａを連続的にパターニン
グし、エッチバックされたポリシリコン膜パターン及び
金属シリサイド膜パターンで構成された局部配線、すな
わちビットラインを形成する。
【０００８】前述したように従来の半導体素子の製造方
法によれば、エッチバックされたポリシリコン膜を形成
するための全面蝕刻工程時ドープドポリシリコン膜の一
部分が剥離する（ｌｉｆｔｉｎｇ ａｗａｙ）現象が発
生して層間絶縁膜パターンの所定領域が露出される。こ
れに伴い、エッチバックされたポリシリコン膜が形成さ
れた結果物全面に金属シリサイド膜を形成する時、前記
露出された層間絶縁膜パターン上に金属シリサイド膜が
形成されない。結果的に、前記露出された層間絶縁膜パ
ターンの所定領域を経るビットラインを形成すればビッ
トラインが切れてしまうので、半導体素子の誤動作が発
生する。
法によれば、エッチバックされたポリシリコン膜を形成
するための全面蝕刻工程時ドープドポリシリコン膜の一
部分が剥離する（ｌｉｆｔｉｎｇ ａｗａｙ）現象が発
生して層間絶縁膜パターンの所定領域が露出される。こ
れに伴い、エッチバックされたポリシリコン膜が形成さ
れた結果物全面に金属シリサイド膜を形成する時、前記
露出された層間絶縁膜パターン上に金属シリサイド膜が
形成されない。結果的に、前記露出された層間絶縁膜パ
ターンの所定領域を経るビットラインを形成すればビッ
トラインが切れてしまうので、半導体素子の誤動作が発
生する。
【０００９】
【発明が解決しようとする課題】本発明の目的はドープ
ドポリシリコン膜を全面蝕刻する際に、ドープドポリシ
リコン膜の一部分が剥離する現象を防止できる半導体素
子の製造方法を提供することにある。
ドポリシリコン膜を全面蝕刻する際に、ドープドポリシ
リコン膜の一部分が剥離する現象を防止できる半導体素
子の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成するため
に本発明は半導体基板上に層間絶縁膜を形成し、前記層
間絶縁膜上にドープドポリシリコン膜を形成する。ここ
で、層間絶縁膜は不純物を含有するＢＰＳＧ膜またはア
ンドープドシリコン酸化膜（ＵＳＧ）で形成できる。そ
して、前記層間絶縁膜は下部導電層、例えば不純物でド
ーピングされた半導体基板の活性領域を露出させるコン
タクトホールを持つ層間絶縁膜パターンの場合もある。
に本発明は半導体基板上に層間絶縁膜を形成し、前記層
間絶縁膜上にドープドポリシリコン膜を形成する。ここ
で、層間絶縁膜は不純物を含有するＢＰＳＧ膜またはア
ンドープドシリコン酸化膜（ＵＳＧ）で形成できる。そ
して、前記層間絶縁膜は下部導電層、例えば不純物でド
ーピングされた半導体基板の活性領域を露出させるコン
タクトホールを持つ層間絶縁膜パターンの場合もある。
【００１１】前記ドープドポリシリコン膜としてはイン
サイチュドープドポリシリコン膜が広く使われ、インサ
イチュドープドポリシリコン膜を形成するためのドーパ
ントガスはホスフィン（ＰＨ３）ガスが広く使われる。
この時、前記ドープドポリシリコン膜のグレーン間に偏
析された燐（Ｐ）原子が位置する。次に、前記ドープド
ポリシリコン膜を全面蝕刻し層間絶縁膜上に所定の厚さ
を持つエッチバックされたポリシリコン膜を形成する。
ここで、ドープドポリシリコン膜を全面蝕刻する工程に
は蝕刻均一度が優秀な磁気増加型反応性イオン蝕刻工程
または反応性イオン蝕刻工程が広く使われる。
サイチュドープドポリシリコン膜が広く使われ、インサ
イチュドープドポリシリコン膜を形成するためのドーパ
ントガスはホスフィン（ＰＨ３）ガスが広く使われる。
この時、前記ドープドポリシリコン膜のグレーン間に偏
析された燐（Ｐ）原子が位置する。次に、前記ドープド
ポリシリコン膜を全面蝕刻し層間絶縁膜上に所定の厚さ
を持つエッチバックされたポリシリコン膜を形成する。
ここで、ドープドポリシリコン膜を全面蝕刻する工程に
は蝕刻均一度が優秀な磁気増加型反応性イオン蝕刻工程
または反応性イオン蝕刻工程が広く使われる。
【００１２】全面蝕刻工程をもう少し具体的に説明すれ
ば、ドープドポリシリコン膜が形成された結果物を反応
チャンバ内にローディングさせた次に、前記反応チャン
バ内にＳＦ6ガス及び塩素（Ｃｌ2）ガスのような蝕刻ガ
スと一緒に炭素を含むガス及び酸素を含むガスをさらに
注入させる。炭素を含むガスは炭素ガス、ＣＦ4ガス、
ＣＨＦ3ガス、及びＣ2Ｆ6ガスでなされた一群中少なく
ともいずれか一つが望ましく、酸素を含むガスは酸素ガ
スまたは酸素ガスとヘリウムガスが混合されたガスが望
ましい。ドープドポリシリコン膜を全面蝕刻する時、炭
素を含むガスが注入されれば、炭素がドープドポリシリ
コン膜のグレーン境界領域に浸透しグレーン間の結合力
を増やせる。
ば、ドープドポリシリコン膜が形成された結果物を反応
チャンバ内にローディングさせた次に、前記反応チャン
バ内にＳＦ6ガス及び塩素（Ｃｌ2）ガスのような蝕刻ガ
スと一緒に炭素を含むガス及び酸素を含むガスをさらに
注入させる。炭素を含むガスは炭素ガス、ＣＦ4ガス、
ＣＨＦ3ガス、及びＣ2Ｆ6ガスでなされた一群中少なく
ともいずれか一つが望ましく、酸素を含むガスは酸素ガ
スまたは酸素ガスとヘリウムガスが混合されたガスが望
ましい。ドープドポリシリコン膜を全面蝕刻する時、炭
素を含むガスが注入されれば、炭素がドープドポリシリ
コン膜のグレーン境界領域に浸透しグレーン間の結合力
を増やせる。
【００１３】したがって、ドープドポリシリコン膜のグ
レーン境界領域が速く蝕刻される現象を防止できるので
均一な厚さを持つエッチバックされたポリシリコン膜を
形成できる。結果的に、ドープドポリシリコン膜を全面
蝕刻する時層間絶縁膜の所定領域が露出される現象を防
止できる。しかし、エッチバックされたポリシリコン膜
の表面に過剰炭素原子が存在する。このような過剰炭素
原子は前記酸素を含むガス中の酸素と反応して二酸化炭
素を発生させることによってエッチバックされたポリシ
リコン膜の表面から取除ける。続いて、前記エッチバッ
クされたポリシリコン膜上に金属シリサイド膜、例えば
タングステンシリサイド膜を形成する。そして、前記タ
ングステンシリサイド膜及びエッチバックされたポリシ
リコン膜を連続的にパターニングして配線を形成する。
レーン境界領域が速く蝕刻される現象を防止できるので
均一な厚さを持つエッチバックされたポリシリコン膜を
形成できる。結果的に、ドープドポリシリコン膜を全面
蝕刻する時層間絶縁膜の所定領域が露出される現象を防
止できる。しかし、エッチバックされたポリシリコン膜
の表面に過剰炭素原子が存在する。このような過剰炭素
原子は前記酸素を含むガス中の酸素と反応して二酸化炭
素を発生させることによってエッチバックされたポリシ
リコン膜の表面から取除ける。続いて、前記エッチバッ
クされたポリシリコン膜上に金属シリサイド膜、例えば
タングステンシリサイド膜を形成する。そして、前記タ
ングステンシリサイド膜及びエッチバックされたポリシ
リコン膜を連続的にパターニングして配線を形成する。
【００１４】前述した本発明によれば、ドープドポリシ
リコン膜を炭素ガスを含むガス及び酸素ガスを含むガス
を使用して全面蝕刻することによって、層間絶縁膜の全
面に均一な厚さを持つエッチバックされたポリシリコン
膜を形成できる。結果的に、全面蝕刻工程時ドープドポ
リシリコン膜の一部分が剥離する現象を抑制させること
ができるので層間絶縁膜の所定領域が露出される現象を
防止できる。これに伴い、ドープドポリシリコン膜で構
成される配線を形成する時非正常的なパターンを持つ配
線が形成されることを防止できる。
リコン膜を炭素ガスを含むガス及び酸素ガスを含むガス
を使用して全面蝕刻することによって、層間絶縁膜の全
面に均一な厚さを持つエッチバックされたポリシリコン
膜を形成できる。結果的に、全面蝕刻工程時ドープドポ
リシリコン膜の一部分が剥離する現象を抑制させること
ができるので層間絶縁膜の所定領域が露出される現象を
防止できる。これに伴い、ドープドポリシリコン膜で構
成される配線を形成する時非正常的なパターンを持つ配
線が形成されることを防止できる。
【００１５】
【発明の実施の形態】以下、添附した図面を参照して本
発明の望ましい実施の形態をＤＲＡＭ素子を例にして詳
細に説明する。しかし、本発明はＤＲＡＭ素子に限定さ
れなく、ドープドポリシリコン膜で構成される配線を持
つすべての半導体素子の製造に適用できる。
発明の望ましい実施の形態をＤＲＡＭ素子を例にして詳
細に説明する。しかし、本発明はＤＲＡＭ素子に限定さ
れなく、ドープドポリシリコン膜で構成される配線を持
つすべての半導体素子の製造に適用できる。
【００１６】図４（Ａ）はコンタクトホールを持つ層間
絶縁膜パターン２７及びドープドポリシリコン膜２９を
形成する段階を説明するための断面図である。まず、半
導体基板２１の所定領域に素子分離膜２３、例えばＬＯ
ＣＯＳ方法によるフィールド酸化膜で形成する。前記素
子分離膜２３はトレンチ素子分離方法で形成することも
である。次に、前記素子分離膜２３間の活性領域上にゲ
ート絶縁膜を形成し、ゲート絶縁膜の所定領域を経る複
数のゲート電極２５を形成する。前記ゲート電極２５は
ＤＲＡＭセルのワードラインの役割をする。続いて、前
記ゲート電極２５が形成された結果物全面に層間絶縁
膜、例えばＢＰＳＧ膜またはアンドープド酸化膜（ＵＳ
Ｇ）を形成する。
絶縁膜パターン２７及びドープドポリシリコン膜２９を
形成する段階を説明するための断面図である。まず、半
導体基板２１の所定領域に素子分離膜２３、例えばＬＯ
ＣＯＳ方法によるフィールド酸化膜で形成する。前記素
子分離膜２３はトレンチ素子分離方法で形成することも
である。次に、前記素子分離膜２３間の活性領域上にゲ
ート絶縁膜を形成し、ゲート絶縁膜の所定領域を経る複
数のゲート電極２５を形成する。前記ゲート電極２５は
ＤＲＡＭセルのワードラインの役割をする。続いて、前
記ゲート電極２５が形成された結果物全面に層間絶縁
膜、例えばＢＰＳＧ膜またはアンドープド酸化膜（ＵＳ
Ｇ）を形成する。
【００１７】引続き、前記層間絶縁膜をパターニングし
て相互隣接したゲート電極２５間の活性領域を露出させ
るコンタクトホール、例えばビットラインコンタクトホ
ールを持つ層間絶縁膜パターン２７を形成する。ここ
で、前記コンタクトホールにより露出される活性領域は
不純物でドーピングされた領域、すなわちアクセストラ
ンジスターのソース／ドレーン領域に該当する。前記層
間絶縁膜パターン２７が形成された結果物全面にドープ
ドポリシリコン膜２９を形成する。前記ドープドポリシ
リコン膜２９はコンタクトホールがドープドポリシリコ
ン膜２９で完全に埋込めるように厚く形成する。前記ド
ープドポリシリコン膜２９はインサイチュ工程により燐
（Ｐ）でドーピングされる。この時、ドーパントガスと
してはホスフィンガスが広く使われて、インサイチュ工
程は５３５℃ないし５４０℃程度の温度で進行される。
このようにインサイチュ工程により燐（Ｐ）でドーピン
グされたドープドポリシリコン膜２９は図４（Ｂ）に示
した通りシリコングレーン境界領域に燐（Ｐ）原子が偏
析されて相互隣接したシリコングレーン間の結合力が弱
くなる。
て相互隣接したゲート電極２５間の活性領域を露出させ
るコンタクトホール、例えばビットラインコンタクトホ
ールを持つ層間絶縁膜パターン２７を形成する。ここ
で、前記コンタクトホールにより露出される活性領域は
不純物でドーピングされた領域、すなわちアクセストラ
ンジスターのソース／ドレーン領域に該当する。前記層
間絶縁膜パターン２７が形成された結果物全面にドープ
ドポリシリコン膜２９を形成する。前記ドープドポリシ
リコン膜２９はコンタクトホールがドープドポリシリコ
ン膜２９で完全に埋込めるように厚く形成する。前記ド
ープドポリシリコン膜２９はインサイチュ工程により燐
（Ｐ）でドーピングされる。この時、ドーパントガスと
してはホスフィンガスが広く使われて、インサイチュ工
程は５３５℃ないし５４０℃程度の温度で進行される。
このようにインサイチュ工程により燐（Ｐ）でドーピン
グされたドープドポリシリコン膜２９は図４（Ｂ）に示
した通りシリコングレーン境界領域に燐（Ｐ）原子が偏
析されて相互隣接したシリコングレーン間の結合力が弱
くなる。
【００１８】図５（Ａ）はエッチバックされたドープド
ポリシリコン膜２９ａを形成する段階を説明するための
断面図であり、図５（Ｂ）は図５（Ａ）のエッチバック
されたポリシリコン膜２９ａを形成する方法を詳細に説
明するための図面である。図５（Ａ）及び図５（Ｂ）を
参照しエッチバックされたポリシリコン膜２９ａを形成
する段階を具体的に説明すれば、前記ドープドポリシリ
コン膜２９を全面蝕刻して前記ドープドポリシリコン膜
２９より薄厚、例えば５００オングストロームから１，
０００オングストロームまでの厚さを持つエッチバック
されたポリシリコン膜２９ａを形成する。ここで、前記
エッチバックされたポリシリコン膜２９ａの厚さは可能
な限り薄く形成して後続工程により形成される金属シリ
サイド膜と前記エッチバックされたポリシリコン膜２９
ａで構成される配線の抵抗を最小化させることが望まし
い。
ポリシリコン膜２９ａを形成する段階を説明するための
断面図であり、図５（Ｂ）は図５（Ａ）のエッチバック
されたポリシリコン膜２９ａを形成する方法を詳細に説
明するための図面である。図５（Ａ）及び図５（Ｂ）を
参照しエッチバックされたポリシリコン膜２９ａを形成
する段階を具体的に説明すれば、前記ドープドポリシリ
コン膜２９を全面蝕刻して前記ドープドポリシリコン膜
２９より薄厚、例えば５００オングストロームから１，
０００オングストロームまでの厚さを持つエッチバック
されたポリシリコン膜２９ａを形成する。ここで、前記
エッチバックされたポリシリコン膜２９ａの厚さは可能
な限り薄く形成して後続工程により形成される金属シリ
サイド膜と前記エッチバックされたポリシリコン膜２９
ａで構成される配線の抵抗を最小化させることが望まし
い。
【００１９】したがって、前記エッチバックされたポリ
シリコン膜２９ａの厚さは５００オングストロームより
薄く形成することもできる。前記ドープドポリシリコン
膜２９は優秀な蝕刻均一度を見せる蝕刻工程、例えば磁
気増加型反応性イオン蝕刻工程または反応性イオン蝕刻
工程で全面蝕刻することが望ましい。この時、前記した
磁気増加型反応性イオン蝕刻工程または反応性イオン蝕
刻工程を施す時、ＳＦ６ガス及び塩素（Ｃｌ2）ガスな
どのような蝕刻ガス以外に炭素を含むガス及び酸素を含
むガスをさらに供給する。前記炭素を含むガスは炭素ガ
ス、ＣＦ4ガス、ＣＨＦ3ガス、及びＣ2Ｆ6ガス中から選
択された少なくともいずれか一つであることが望まし
い。また、前記酸素を含むガスは酸素ガスまたはヘリウ
ムガスと酸素ガスが混合されたガスが望ましい。前記ヘ
リウムガスと酸素ガスが混合されたガスはヘリウムガス
及び酸素ガスが各々７：３の体積比で混合されたことが
望ましい。
シリコン膜２９ａの厚さは５００オングストロームより
薄く形成することもできる。前記ドープドポリシリコン
膜２９は優秀な蝕刻均一度を見せる蝕刻工程、例えば磁
気増加型反応性イオン蝕刻工程または反応性イオン蝕刻
工程で全面蝕刻することが望ましい。この時、前記した
磁気増加型反応性イオン蝕刻工程または反応性イオン蝕
刻工程を施す時、ＳＦ６ガス及び塩素（Ｃｌ2）ガスな
どのような蝕刻ガス以外に炭素を含むガス及び酸素を含
むガスをさらに供給する。前記炭素を含むガスは炭素ガ
ス、ＣＦ4ガス、ＣＨＦ3ガス、及びＣ2Ｆ6ガス中から選
択された少なくともいずれか一つであることが望まし
い。また、前記酸素を含むガスは酸素ガスまたはヘリウ
ムガスと酸素ガスが混合されたガスが望ましい。前記ヘ
リウムガスと酸素ガスが混合されたガスはヘリウムガス
及び酸素ガスが各々７：３の体積比で混合されたことが
望ましい。
【００２０】前記したように炭素を含むガス及び酸素を
含むガスをさらに使用してドープドポリシリコン膜２９
を全面蝕刻すれば、図５（Ａ）に示されたように層間絶
縁膜パターン２７の全体にわたって均一な厚さを持つエ
ッチバックされたポリシリコン膜２９ａが形成される。
これは、図５（Ｂ）に示した通り、全面蝕刻工程中に燐
（Ｐ）原子が離脱された位置にシリコン原子のように４
個の価電子（４ｖａｌｅｎｃｙ）を持つ炭素（Ｃ）原子
が浸透されシリコングレーン間の結合力を増大させるた
めである。ここで、炭素（Ｃ）原子は前記炭素を含むガ
スから供給される。しかしこの時、前記炭素（Ｃ）原子
が過剰供給されてエッチバックされたポリシリコン膜２
９ａの表面に炭素原子層が形成される。このような炭素
原子層は前記酸素を含むガス中の酸素（Ｏ2）と反応し
て二酸化炭素（ＣＯ2）を発生させることによって、エ
ッチバックされたポリシリコン膜２９ａ表面から取除け
る。
含むガスをさらに使用してドープドポリシリコン膜２９
を全面蝕刻すれば、図５（Ａ）に示されたように層間絶
縁膜パターン２７の全体にわたって均一な厚さを持つエ
ッチバックされたポリシリコン膜２９ａが形成される。
これは、図５（Ｂ）に示した通り、全面蝕刻工程中に燐
（Ｐ）原子が離脱された位置にシリコン原子のように４
個の価電子（４ｖａｌｅｎｃｙ）を持つ炭素（Ｃ）原子
が浸透されシリコングレーン間の結合力を増大させるた
めである。ここで、炭素（Ｃ）原子は前記炭素を含むガ
スから供給される。しかしこの時、前記炭素（Ｃ）原子
が過剰供給されてエッチバックされたポリシリコン膜２
９ａの表面に炭素原子層が形成される。このような炭素
原子層は前記酸素を含むガス中の酸素（Ｏ2）と反応し
て二酸化炭素（ＣＯ2）を発生させることによって、エ
ッチバックされたポリシリコン膜２９ａ表面から取除け
る。
【００２１】図６は金属シリサイド膜３１及び平坦化さ
れた層間絶縁膜３３を形成する段階を説明するための断
面図である。詳細に説明すれば、前記エッチバックされ
たポリシリコン膜２９ａの全面に比抵抗が低い金属シリ
サイド膜３１、例えばタングステンシリサイド膜を形成
する。続いて、前記金属シリサイド膜３１及び前記エッ
チバックされたポリシリコン膜２９ａを連続的にパター
ニングしてドープドポリシリコン膜パターン及び金属シ
リサイド膜パターンで構成され前記コンタクトホールを
経る配線を形成する。前記配線が形成された結果物全面
に通常の方法で平坦化された層間絶縁膜３３、例えば８
００℃ないし９００℃程度の高温でフローされたＢＰＳ
Ｇ膜を形成する。
れた層間絶縁膜３３を形成する段階を説明するための断
面図である。詳細に説明すれば、前記エッチバックされ
たポリシリコン膜２９ａの全面に比抵抗が低い金属シリ
サイド膜３１、例えばタングステンシリサイド膜を形成
する。続いて、前記金属シリサイド膜３１及び前記エッ
チバックされたポリシリコン膜２９ａを連続的にパター
ニングしてドープドポリシリコン膜パターン及び金属シ
リサイド膜パターンで構成され前記コンタクトホールを
経る配線を形成する。前記配線が形成された結果物全面
に通常の方法で平坦化された層間絶縁膜３３、例えば８
００℃ないし９００℃程度の高温でフローされたＢＰＳ
Ｇ膜を形成する。
【００２２】この時、図５（Ｂ）で説明した炭素原子層
が除けない状態で平坦化された層間絶縁膜３３、すなわ
ち高温でフローされたＢＰＳＧ膜を形成すれば、ＢＰＳ
Ｇ膜が浮き上がる現象が発生する。しかし、本発明では
図５（Ｂ）で説明したように酸素を含むガスを使用し前
記炭素原子層を取り除くので平坦化された層間絶縁膜３
３が浮き上がる現象を防止できる。本発明は前記実施の
形態に限定されなく当業者の水準でその変形及び改良が
可能である。
が除けない状態で平坦化された層間絶縁膜３３、すなわ
ち高温でフローされたＢＰＳＧ膜を形成すれば、ＢＰＳ
Ｇ膜が浮き上がる現象が発生する。しかし、本発明では
図５（Ｂ）で説明したように酸素を含むガスを使用し前
記炭素原子層を取り除くので平坦化された層間絶縁膜３
３が浮き上がる現象を防止できる。本発明は前記実施の
形態に限定されなく当業者の水準でその変形及び改良が
可能である。
【００２３】
【発明の効果】前述したように本発明によれば、ドープ
ドポリシリコン膜を全面蝕刻する時炭素を含むガス及び
酸素を含むガスをさらに供給することによって層間絶縁
膜パターン上に均一な厚さを持つエッチバックされたポ
リシリコン膜を形成できる。結果的に、エッチバックさ
れたポリシリコン膜を形成する時層間絶縁膜パターンの
所定領域が露出される現象を防止できる。これに伴い、
エッチバックされたポリシリコン膜上に均一な厚さを持
つ金属シリサイド膜を形成できるので切れ目（ｃｕｔｔ
ｅｄ ｒｅｇｉｏｎ）が存在しない信頼性ある配線を形
成できる。
ドポリシリコン膜を全面蝕刻する時炭素を含むガス及び
酸素を含むガスをさらに供給することによって層間絶縁
膜パターン上に均一な厚さを持つエッチバックされたポ
リシリコン膜を形成できる。結果的に、エッチバックさ
れたポリシリコン膜を形成する時層間絶縁膜パターンの
所定領域が露出される現象を防止できる。これに伴い、
エッチバックされたポリシリコン膜上に均一な厚さを持
つ金属シリサイド膜を形成できるので切れ目（ｃｕｔｔ
ｅｄ ｒｅｇｉｏｎ）が存在しない信頼性ある配線を形
成できる。
【図１】従来技術にともなう半導体素子の製造方法を説
明するための断面図である。
明するための断面図である。
【図２】従来技術にともなう半導体素子の製造方法を説
明するための断面図である。
明するための断面図である。
【図３】 従来技術にともなう半導体素子の製造方法を
説明するための断面図である。
説明するための断面図である。
【図４】 本発明にともなう半導体素子の製造方法を説
明するための断面図であり、（Ｂ）は、ドープドポリシ
リコン膜の原子配列を示した図面である。
明するための断面図であり、（Ｂ）は、ドープドポリシ
リコン膜の原子配列を示した図面である。
【図５】 本発明にともなう半導体素子の製造方法を説
明するための断面図であり、（Ｂ）は、エッチバックさ
れたポリシリコン膜を形成する方法を説明するための図
面である。
明するための断面図であり、（Ｂ）は、エッチバックさ
れたポリシリコン膜を形成する方法を説明するための図
面である。
【図６】 本発明にともなう半導体素子の製造方法を説
明するための断面図である。
明するための断面図である。
２１： 半導体基板 ２３： 素子分離膜 ２５： 複数のゲート電極 ２７： コンタクトホールを持つ層間絶縁膜パターン ２９： ドープドポリシリコン膜
Claims (10)
- 【請求項１】 半導体基板上に層間絶縁膜パターンを形
成する段階と、 前記層間絶縁膜パターンが形成された結果物全面にドー
プドポリシリコン膜を形成する段階と、 前記ドープドポリシリコン膜を炭素を含むガス及び酸素
を含むガスを使用して全面蝕刻することによって、前記
層間絶縁膜パターン上にエッチバックされたポリシリコ
ン膜を形成する段階と、 前記エッチバックされたポリシリコン膜の全面に金属シ
リサイド膜を形成する段階とを含むことを特徴とする半
導体素子の製造方法。 - 【請求項２】 前記層間絶縁膜パターンはシリコン酸化
膜であることを特徴とする請求項１に記載の半導体素子
の製造方法。 - 【請求項３】 前記ドープドポリシリコン膜は燐でドー
ピングされたことを特徴とする請求項１に記載の半導体
素子の製造方法。 - 【請求項４】 前記炭素を含むガスは炭素ガス、ＣＦ4
ガス、ＣＨＦ3ガス、及びＣ２Ｆ６ガスでなる一群中選
択された少なくともいずれか一つであることを特徴とす
る請求項１に記載の半導体素子の製造方法。 - 【請求項５】 前記酸素を含むガスは酸素ガス及びヘリ
ウムガスと酸素ガスが混合されたガス中選択されたいず
れか一つであることを特徴とする請求項１に記載の半導
体素子の製造方法。 - 【請求項６】 前記金属シリサイド膜はタングステンシ
リサイド膜であることを特徴とする請求項１に記載の半
導体素子の製造方法。 - 【請求項７】 前記金属シリサイド膜を形成する段階以
後に前記金属シリサイド膜及び前記エッチバックされた
ポリシリコン膜を連続的にパターニングしてドープドポ
リシリコン膜パターン及び金属シリサイド膜パターンで
構成された配線を形成する段階と、 前記配線が形成された結果物全面に平坦化された層間絶
縁膜を形成する段階をさらに含むことを特徴とする請求
項１に記載の半導体素子の製造方法。 - 【請求項８】 前記平坦化された層間絶縁膜は８００℃
から９００℃までの温度でフローされたＢＰＳＧ膜であ
ることを特徴とする請求項７に記載の半導体素子の製造
方法。 - 【請求項９】 前記全面蝕刻工程は磁気増加型反応性イ
オン蝕刻工程で施すことを特徴とする請求項１に記載の
半導体素子の製造方法。 - 【請求項１０】 前記磁気増加型反応性イオン蝕刻工程
は塩素（Ｃｌ2）ガス及びＳＦ6ガスを使用して施すこと
を特徴とする請求項９に記載の半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970057753A KR100252042B1 (ko) | 1997-11-03 | 1997-11-03 | 도우프트 폴리실리콘막으로 구성된 배선을 갖는반도체소자의 제조방법 |
| KR199757753 | 1997-11-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145145A true JPH11145145A (ja) | 1999-05-28 |
Family
ID=19524054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10156464A Pending JPH11145145A (ja) | 1997-11-03 | 1998-06-04 | ドープドポリシリコン膜で構成された配線を持つ半導体素子の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPH11145145A (ja) |
| KR (1) | KR100252042B1 (ja) |
| CN (1) | CN1216400A (ja) |
| DE (1) | DE19810003A1 (ja) |
| TW (1) | TW432627B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701058B2 (en) | 2007-01-26 | 2010-04-20 | International Business Machines Corporation | Undoped polysilicon metal silicide wiring |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100573726C (zh) * | 2002-09-30 | 2009-12-23 | 张国飙 | 基于三维存储器进行自测试的集成电路 |
-
1997
- 1997-11-03 KR KR1019970057753A patent/KR100252042B1/ko not_active IP Right Cessation
-
1998
- 1998-02-12 TW TW087101936A patent/TW432627B/zh not_active IP Right Cessation
- 1998-03-09 CN CN98106080A patent/CN1216400A/zh active Pending
- 1998-03-09 DE DE19810003A patent/DE19810003A1/de not_active Withdrawn
- 1998-06-04 JP JP10156464A patent/JPH11145145A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701058B2 (en) | 2007-01-26 | 2010-04-20 | International Business Machines Corporation | Undoped polysilicon metal silicide wiring |
Also Published As
| Publication number | Publication date |
|---|---|
| TW432627B (en) | 2001-05-01 |
| KR19990038118A (ko) | 1999-06-05 |
| CN1216400A (zh) | 1999-05-12 |
| KR100252042B1 (ko) | 2000-05-01 |
| DE19810003A1 (de) | 1999-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7588979B2 (en) | Method of manufacturing a semiconductor integrated circuit using a selective disposable spacer technique and semiconductor integrated circuit manufactured thereby | |
| US7033908B2 (en) | Methods of forming integrated circuit devices including insulation layers | |
| TWI249774B (en) | Forming method of self-aligned contact for semiconductor device | |
| US5661057A (en) | Method of making flash memory | |
| JP4477349B2 (ja) | Ｎａｎｄフラッシュメモリ素子の製造方法 | |
| US5763309A (en) | Self-aligned isolation and planarization process for memory array | |
| US7303958B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100328536B1 (ko) | 향상된 층간 콘택을 가지는 반도체 디바이스 | |
| US7390714B2 (en) | Method of manufacturing semiconductor device having tungsten gates electrode | |
| US6429107B2 (en) | Method for forming conductive contact of semiconductor device | |
| JP2004111547A (ja) | 半導体装置、半導体装置の製造方法 | |
| US7381640B2 (en) | Method of forming metal line and contact plug of flash memory device | |
| KR100941865B1 (ko) | 반도체 소자의 제조방법 | |
| JPH11330431A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR100538882B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH11145145A (ja) | ドープドポリシリコン膜で構成された配線を持つ半導体素子の製造方法 | |
| US6706633B2 (en) | Method of forming a self-aligned contact pad for use in a semiconductor device | |
| US20080242045A1 (en) | Method for fabricating trench dielectric layer in semiconductor device | |
| KR100671583B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20030002749A (ko) | 반도체 소자의 제조 방법 | |
| KR20040009391A (ko) | 반도체 소자의 제조방법 | |
| JP2006269765A (ja) | 半導体装置の製造方法 | |
| KR19980045336A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20040002228A (ko) | 반도체소자의 형성방법 | |
| KR20070002737A (ko) | 듀얼 게이트를 구비한 반도체소자 및 그의 제조 방법 |