TW425684B - Method of forming tungsten pattern of semiconductor device - Google Patents
Method of forming tungsten pattern of semiconductor device Download PDFInfo
- Publication number
- TW425684B TW425684B TW087109981A TW87109981A TW425684B TW 425684 B TW425684 B TW 425684B TW 087109981 A TW087109981 A TW 087109981A TW 87109981 A TW87109981 A TW 87109981A TW 425684 B TW425684 B TW 425684B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- layout pattern
- forming
- tungsten film
- tungsten
- Prior art date
Links
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 153
- 239000010937 tungsten Substances 0.000 title claims abstract description 153
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 153
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 69
- 238000005530 etching Methods 0.000 claims abstract description 55
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000002310 reflectometry Methods 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 298
- 239000013039 cover film Substances 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 25
- 229910052731 fluorine Inorganic materials 0.000 claims description 19
- 239000011737 fluorine Substances 0.000 claims description 19
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 18
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 16
- 239000010936 titanium Substances 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 16
- 238000000465 moulding Methods 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 10
- 229910018503 SF6 Inorganic materials 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 8
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 8
- 230000002079 cooperative effect Effects 0.000 claims description 4
- 229910052770 Uranium Inorganic materials 0.000 claims description 2
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 claims description 2
- 229920006395 saturated elastomer Polymers 0.000 claims 1
- 229920000642 polymer Polymers 0.000 abstract description 10
- 238000013461 design Methods 0.000 abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 230000003667 anti-reflective effect Effects 0.000 abstract 2
- 238000000059 patterning Methods 0.000 abstract 2
- 239000000126 substance Substances 0.000 description 10
- 239000006227 byproduct Substances 0.000 description 6
- XROWMBWRMNHXMF-UHFFFAOYSA-J titanium tetrafluoride Chemical compound [F-].[F-].[F-].[F-].[Ti+4] XROWMBWRMNHXMF-UHFFFAOYSA-J 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- IRPGOXJVTQTAAN-UHFFFAOYSA-N 2,2,3,3,3-pentafluoropropanal Chemical compound FC(F)(F)C(F)(F)C=O IRPGOXJVTQTAAN-UHFFFAOYSA-N 0.000 description 1
- KLZUFWVZNOTSEM-UHFFFAOYSA-K Aluminum fluoride Inorganic materials F[Al](F)F KLZUFWVZNOTSEM-UHFFFAOYSA-K 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
Description
A7 4256 8 4 五、發明說明(/) 〔發明背景〕 〔技術領域〕 本發明係有關半導體裝置’特別是,一鎢布局圖案 之形成法,以作爲位元線。 〔相關技術說明〕 在形成一半導體裝置之過程中,當在—半導體基片上 形成一位元線,一導電材料如多晶矽或矽化鎢被用來形成 一位元線。但,當設計規格降至〇.34vm或更低時,需要 具有較低之阻抗以形成位兀線。因此,一種使用金屬材料 如氮化鈦或鎢以形成位元線之方法已被提出。由於線之設 計規格與布局圖案空間被降低,因此,很難成型金屬膜如 鎢膜至一精密之間隔。 一般而言’如圖1所示,光阻布局圖案40藉由在鎢膜 20上形成一光阻膜’將其曝光並顯影其結果,俾將鎢膜成 型。此處’由於在曝光過程期間,在光阻膜下之鎢膜20之 反射,使得光阻膜之曝光劑量控制變得極爲困難,因此, 在光阻膜之下,形成氮氧化矽系之無機反反射層30被提出 以降低鎢膜20之反射。該反反射層30可減弱由鎢膜20所 反射之光。 但,當使用氮氧化矽系之反反射膜30時,當其設計規 格降至0.34μπι或以下,則很難獲得具有精密尺寸的光阻 布局圖案40。此外,由於增加光阻布局圖案40垂直側面 之斜率,在光阻布局圖案40下,會由於曝光及顯影失敗而 導致成型失敗。 4 ~本紙張尺度適用中ΐ國家標準(CNS)A4規格(21〇x 2973 ) (請先閱讀臂面之注意事項再填寫本頁) I I I — I--i I · 經濟部智慧財產局貝工消費合作杜印製 4 256 8 經濟部智慧財產局貝工消費合作社印製 A7 B7 五、發明說明(2 ) 在曝光過程中,當光阻膜被過度曝光以避免曝光及顯 影失敗,因此,造成光阻布局圖案之損失。即,在曝光與 顯影之後,當光阻膜形成至0.5〜0.7em之厚度時,則光 阻布局圖案40之厚度降至0.2〜0.7#m。又,當使用光阻 布局圖案40作爲蝕刻屏蔽以蝕刻鎢膜20之過程中,由於 缺乏選擇性,因而很難選擇性地蝕刻鎢膜20。 一般而言,鎢膜20係使用含氟蝕刻氣體而被乾蝕刻。 當使用含氟蝕刻氣體,光阻布局圖案40之蝕刻選擇性相對 於鎢膜20會越來越降低,因而使光阻布局圖案40更薄。 因此,無法獲得圖2之好的鎢布局圖案25。一用於作爲反 反射層30之氮氧化矽膜亦具有較低之蝕刻選擇性相對於鎢 膜20。又,氮氧化矽膜30受到含氟蝕刻氣體之側壁衝擊 如圖1之符號61所示。因此,反反射層30上之光阻布局 圖案40有可能被移開。如此之失敗甚至發生於用以控制所 形成之鎢膜布局圖案25之過度蝕刻過程,因而可能發生成 型失敗。 又,在一於形成鎢膜布局圖案25後之埋入接觸(BC : Buried Contact)中,一間隔物必須形成於鎮膜布局圖案25 之側壁上,以確保一自我排列接觸(SAC : Self Aligned Contact)邊緣。又,一氮化矽(Sh N〇膜50必須加於鎢膜20 上以形成一間隔物。但,氮化矽膜50亦被用以蝕刻鎢膜 20之含氟蝕刻氣體所破壞或其側壁受到衝擊。因此,氮化 矽膜布局圖案55無法完全覆蓋如圖2所示之所形成之鎢膜 布局圖案25之較上部分。此外,由於該含氟蝕刻氣體亦用 5 本紙張尺度適用11國國家榼準(CNS)A4規格(210 X 297公釐) (請先閱讀臂面之注意事項再填寫本頁) 裝---II 訂--------線 經濟部智慧財產局員工消費合作社印製 r4256 8 4 A7 _B7 五、發明說明(?) 於BC過程中,因此,被曝光之鎢膜布局圖案25在BC過 程中限制邊緣之確保性。 〔發明槪要〕 爲解決上述問題,本發明之一目的係提供一半導體裝 置中鎢布局圖案的形成法,依此,藉由降低鎢膜之反射以 避免在光阻成型過程中之曝光及顯影失敗,並藉由選擇性 地成型鎢膜,以防止因進行鎢膜之成型而對光阻布局圖案 及反反射膜造成損壞及對其側壁之衝撃。 同時,爲達成上述目的,首先,在一半導體基片上形 成一鎢膜。其次,在該鎢膜上形成一封蓋膜,其藉由具有 比該鎢膜較低之蝕刻率,因而降低鎢膜之反射及相對於鎢 膜而具有蝕刻選擇性。在此,封蓋膜係由鈦或氮化鈦所形 成。其次,在該封蓋膜上形成一光阻膜。藉由曝光及顯影 該光阻膜,以形成一曝光該封蓋膜之光阻布局圖案9 其次,使用該光阻膜布局圖案作爲一蝕刻屏蔽,將被 曝光之封蓋膜及鎢膜成型,以形成一鎢膜布局圖案。在此 ,形成該鎢膜布局圖案之步驟係以使用含氟蝕刻氣體如六 氟化硫氣體之蝕刻法而進行。該鎢膜布局圖案具有0.18从 m或更小之線寬,特別是約在0.12〜0.15#m。該鎢膜布局 圖案係作爲一位元線β該半導體裝置中鎢布局圖案的形成 法,其更包括在該位元線側壁形成一間隔物之步驟。又, 在形成一封蓋膜之後,其更包括在該封蓋膜上形成一氮化 矽膜之步驟,該氮化矽膜被連接至該間隔物以覆蓋該位元 線。 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I !|1 裝·--ί — I 訂·! * 線 ~請先閱讀贄面之注意事項再填寫本頁} 4256 8 4 Λ7 Α7 _ Β7 五、發明說明(少) 爲達成上述目的,在一半導體基片上形成一鎢膜。在 鎢膜上形成一封膜蓋,其藉由具有比該鎢膜較低之蝕刻率 ,因此相對於該鎢膜而具有蝕刻選擇性。在此,該封蓋膜 係由選自鈦、氮化鈦及鋁之組群中之材料所形成《«其次, 在該封蓋膜上形成一反反射膜以降低鎢膜之反射。在該反 反射膜上形成一光阻膜。藉由曝光及顯影該光阻膜,俾在 該反反射膜上,形成一曝光該反反射膜之光阻布局圖案。 其次,使用該光阻膜布局圖案作爲一蝕刻屏蔽,依序 將被曝光之反反射膜、封蓋膜及鎢膜成型,以形成鎢膜布 局圖案。在此,形成該鎢膜布局圖案之步驟係以使用含氟 蝕刻氣體如六氟化硫氣體之蝕刻法而進行。該鎢膜布局圖 案具有0.18jum或更小之線寬,特別是約在0.12〜0.15/zm 。該鎢膜布局圖案係作爲一位元線。該半導體裝置中鎢布 局圖案的形成法,其更包括在該位元線側壁形成一間隔物 之步驟。又,在形成一封蓋膜之後,其更包括在該封蓋膜 上形成一氮化矽膜之步驟,該氮化矽膜被連接至該間隔物 以覆蓋該位元線。 依本發明,藉由降低鎢膜之反射性,可避免在光阻成 型過程中之曝光及顯影失敗。又,由於鎢膜可被選擇性地 成型,因此當將鎢膜成型時,可防止光阻布局圖案及反反 射膜之損壞,及對其側壁之衝擊。 〔圖面之簡要說明〕 參照附圖及藉由詳細敘述一較佳實施例,其將可更易 明瞭本發明之上述目的及優點,其中: 7 本紙張尺度適用中國囷家標準<CNS)A4規格(210 * 297公釐〉 (請先閲讀嘴面之注意事項再填寫本頁) 裝---— —— — — 訂·!-線 I ‘ 經濟部智慧財產局員工消費合作社印製 A7 425684 B7 五、發明說明(r ) 圖1與圖2表示習知鎢布局圖案的形成法之問題之截 面圖。 圖3表示在一封蓋膜上曝光一光阻膜之步驟之截面圖
Q 圖4表示顯影一光阻膜以形成一曝光封蓋膜之光阻布 局圖案之步驟之截面圖。 圖5表示使用光阻布局圖案作爲屏蔽,俾將被曝光之 封蓋膜及鎢膜之較低部分成型之步驟之截面圖。 圖6表示形成一用於覆蓋鎢布局圖案之間隔物之步驟 之截面圖。 圖7表示在反反射膜上曝光光阻膜之步驟之截面圖。 圖8表示顯影光阻膜以形成一曝光反反射膜之光阻布 局圖案之步驟之截面圖。 圖9表示使用光阻布局圖案作爲蝕刻屏蔽,俾將被曝 光之反反射膜、封蓋膜及鎢膜成型之步驟之截面圖。 圖10表示依本發明之第四實施例之鎢布局圖案的形成 法之截面圖β 〔較佳實施例之說明〕 本發明之實施例將參考附圖作詳細之說明,但,本發 明之實施例可以不同形式而加以修改,而且必須瞭解到其 並不限於後述之實施例之範疇。本發明之實施例係提供對 於那些熟悉此技藝之人士更完整之說明。同時,於各圖中 ,各種膜之厚度係被放大以利識別,並且所使用之相同符 號代表相同元件。其中所敘述者,一特定膜係置於另一膜 8 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) <請先閱讀嘴面之注f項再填寫本頁) - I I I — I — I ill — — — — — · I . 經濟部智慧財產局員工消费合作社印製 A7 425684 ______B7 五、發明說明(6 ) 或一半導體基片上,該膜可置於與其它膜或半導體基片接 觸,或一第3膜可插入該膜與其它膜或半導體基片之間。 〔第1實施例〕 依本發明之第1實施例,參考圖3至圖5,以下說明 鎢膜布局圖案的形成法。 首先,如圖3所示,一鎢膜200將形成於一半導體基 片100上。該鎢膜200係用以形成一位元線。一矽化鎢膜 已於半導體裝置中被用作該位元線。但,當半導體裝置之 設計規格降至〇.34/zm或更少,特別是約0.12〜0.15#m, 其被建議使用鎢膜200以改善步驟覆蓋及導電性。 鎢膜200不規則地反射投射光於其表面上。同時,當 一形成於鎢膜200上之光阻膜400使用一屏蔽500及一光 源550如g、h及i線而被選擇地曝光,其將遇到一難題。 爲防止鎢膜200之不規則反射,例如降低鎢膜200之反射 性,因此,一封蓋膜300被形成於鎢膜200與光阻膜400 之間。 考慮到用以蝕刻鎢膜200之後續過程,封蓋膜300係 由相對於鎢膜200具有蝕刻選擇性之物質所形成。即,封 蓋膜300係由具有比鎢膜200例如含鈦材料更低蝕刻率之 物質所形成。一鈦膜或氮化鈦膜被澱積於鎢膜200上。封 蓋膜300較佳爲氮化鈦膜。 由於氮化鈦膜之表面比鎢膜200較不粗糙,因此,形 成於鎢膜200上之光阻膜400被平坦化。又,由於氮化鈦 膜具有比鎢膜200更低之反射性,其可防止過度曝光及駐 9 本紙張尺度適用令國囷家標準(CNS)A4規格(210 X 297公釐) <請先閱讀嘴面之注意事項再填寫本頁) d--------訂·----------線. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 2 5 6 8 4 a7 ___B7_ 五、發明說明(Γ]) 波現象,此爲當光阻膜400被曝光時,導致成型失敗之原 因。 如圖4所示,一曝光封蓋膜300之光阻膜45,係藉由 顯影被曝光之光阻膜400而形成。由於曝光失敗已被封蓋 膜300所避免,光阻膜400被成型以滿足一設計規格0.34 Am或更小,更精確地,在0.12〜0.15 μm間之要求。 如圖5所示,被曝光之封蓋膜300與鎢膜200依序以 乾蝕刻法或其它類似方法而被蝕刻。一以氟爲基礎之氣體 被作爲乾蝕刻法之氣體。即,被曝光之封蓋膜300與鎢膜 200係被包含六氟化硫氣體之蝕刻氣體所蝕刻。一般而言 ,一含鈦物質之膜被作爲封蓋膜300,例如一氮化鈦膜, 其具有高蝕刻率相對於含氯氣體,但具有低蝕刻率相對於 含氟氣體,其理由如下。含氟氣體如六氟化硫氣體與含鈦 物質膜(例如,一氮化鈦膜)彼此互起作用,因此,產生一 含氟化鈦之副產物。 該含氟化鈦之副產物係作爲聚合物以抗蝕刻,由於其 具有高蒸汽壓。即,該含氟化鈦之副產物具有低蝕刻率。 但,含氟氣體相對於鎢膜200顯示出高蝕刻率。因此,蝕 刻封蓋膜300之結果,封蓋膜布局圖案350之作用在蝕刻 鎢膜200之過彳呈中係作爲一硬屏蔽》 當光阻膜400被成型時,封蓋膜300之作用係作爲一 反反射膜以降低鎢膜200之反射性,又,當鎢膜200使用 光阻布局圖案450作爲蝕刻屏蔽而被乾蝕刻時,封蓋膜布 局圖案350係作爲硬屏蔽以防止因對光阻布局圖案450之 10 本紙張尺度適用中囷國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀嘴面之注意事項再填寫本頁) --------— J —---- 4 256 8 4 A7 _B7_____ 五、發明說明(ί ) 損壞而造成對鎢膜布局圖案450之剝落,鎢膜200可被選 擇性地鈾刻,因此,鎢膜布局圖案250可具有一極佳之外 形。 〔第2實施例〕 參考圖6以說明本發明之第2實施例。在第2實施例 中,當在形成一絕緣隔層膜覆蓋鎢膜布局圖案250之後, 進行BC過程,在如第1實施例形成鎢膜布局圖案250之 後,一氮化矽膜在形成光阻膜400之步驟之前,更進一步 形成於封蓋膜300上。在此場合,封蓋膜布局圖案350亦 可作爲硬屏蔽以防止成型失敗如光阻布局圖案450之剝落 。因此,可形成一具有極佳外形之鎢膜布局圖案250。 在形成氮化矽布局圖案650時,可藉由在蝕刻封蓋膜 300時所產生之聚合物而防止側壁衝擊與其它失敗。同時 ,該氮化矽布局圖案650可完全覆蓋鎢膜布局圖案250與 封蓋膜布局圖案250之上表面。在氮化矽布局圖案650後 ,依序之過程可形成一間隔物670以覆蓋鎢膜布局圖案 250之側壁。該間隔物670可幫助確保一較佳之處理邊緣 用以排列一接觸形成過程如後續之BC過程等。即,可進 行SAC過程。第2實施例中所使用之符號與第1實施例之 符號所代表之元件相同。 〔第3實施例〕 參考圖7至圖9以說明本發明之第3實施例之鎢膜布 局圖案的形成法。在第3實施例中,封蓋膜300a係作爲硬 屏蔽,但其並非如在第1實施例中用以降低鎢膜200之反 (請先閱讀嘴面之注意事項再填寫本頁) 装! — 訂·1!11* 線 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) r 4256 8 4 a? B7 五、發明說明(?) 射性,同時,反反射膜700係加於封蓋膜300上。在第3 實施例中,如第1及第2實施例之參考符號係代表相同元 件。 如圖7所示,鎢膜200係形成於半導體基片上。 其次,封蓋膜300a形成於該鎢膜200上。封蓋膜3〇〇a係 作爲硬屏蔽在後續之用以蝕刻鎢膜200之過程。因此,封 蓋膜300a係由相對於鎢膜200而具有飩刻選擇性之物質戶斤 形成,比鎢膜200具有較低之蝕刻率。例如含鈦物質(例如 ,鈦或氮化鈦)或鋁。相對於第1及第2實施例,由於反反 射膜700係在第3實施例中額外形成,一種並非用以降低 鎢膜200之反射性之物質可用以作爲封蓋膜300a。即,一 種具有低蝕刻率之物質,在後續之鎢膜200之蝕刻過程而 並不降低鎢膜200之反射性之條件下,例如鋁可用以作爲 封蓋膜30〇a。 其次,反反射膜700係形成於封蓋膜300a上。該反反 射膜700係由一種用以降低封蓋膜300a之反射性之物質所 形成,例如,反反射膜700可爲氮氧化矽膜。封蓋膜300a 局部地降低鎢膜200之反射性。鎢膜200之反射性可被在 封蓋膜300a上之反反射膜700降低。如此,可避免過度曝 光與駐波現象,當光阻膜400被曝光於經由屏蔽500之光 550之投射而導致成型失敗。 如圖8所示,被曝光之光阻膜400被顯影以形成曝光 該反反射膜700之光阻布局圖案450。此處,由於反反射 膜700可防止曝光失敗,因此,其可滿足所欲之0.34"m 12 <請先|«讀脅面之注意事項再填寫本頁> 裝---- ----訂-------線 ! 經濟部智慧財產局負工消費合作社印製 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公釐) 4256 8 4 A7 ___B7 五、發明說明(丨ο 或更小,更精確言之,約在0.15〜0.12/ζιη之間之設計規格 〇 如圖9所示’被曝光之反反射膜700、封蓋膜300a及 鎢膜200依序以乾蝕刻法而被蝕刻。含氟氣體係用於乾蝕 刻法之蝕刻氣體》例如’被曝光之反反射膜7〇〇、封蓋膜 300a及鎢膜200係使用一蝕刻氣體包含六氟化硫氣體而被 蝕刻。如第1實施例所述,被用以作爲封蓋膜300a之含鈦 物質之膜(例如,氮化鈦)或鋁膜,一般具有高蝕刻率相對 於含氯氣體’但具有低蝕刻率相對於含氟氣體,其理由如 下所述β含氟氣體如六氟化硫與含鈦物質之膜如氮化鈦膜 ’或鋁膜互起作用,因此,產生副產物如氟化鈦(Th)或氟 化鋁(AlF〇。 含氟化鈦之副產物係作爲一聚合物以防止因高蒸汽壓 所造成之蝕刻。即,含氟化鈦之副產物具有低蝕刻率。但 ,含氟氣體具有高蝕刻率相對於鎢膜200。同時,封蓋膜 布局圖案350a(蝕刻封蓋膜300a之結果)在蝕刻鎢膜200之 過程中係作爲硬屏蔽。該聚合物防止對反反射膜布局圖案 750及光阻布局圖案450之側壁衝擊。因此,可防止光阻 布局圖案450及反反射膜布局圖案750之損壞,並防止成 型失敗如光致蝕布局圖案450之剝落。由於鎢膜200可選 擇性地加以蝕刻,因此,所形成之鎢膜布局圖案250有極 佳之外形。 〔第4實施例〕 參考圖10以說明本發明之第4實施例。在第4實施例 Ϊ3 本紙張尺度適用1f1國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀臂面之注意事項再填寫本頁) 裘 訂---------線 經濟部智慧財產局員工消費合作社印製 425684 A7 B7 五、發明說明( Μ 經濟部智慧財產局員工消f合作社印製 中,當進行BC過程形成一絕緣隔層膜覆蓋鎢膜布局圖案 250之後如第2實施例,在形成反反射膜700之步驟前,將 氮化矽膜形成於封蓋膜300a上。在此場合,封蓋膜布局圖 案350a亦可作爲硬屏蔽以防止成型失敗如光阻布局圖案 450之剝落。因此,可形成一具有極佳外形之鎢膜布局圖 案 250。 藉由將氮化矽膜成型以形成氮化矽布局圖案650,同 時,當蝕刻封蓋膜300a時,可藉由產生聚合物以防止成型 失敗如側壁衝擊。同時,氮化矽布局圖案650可完全覆蓋 鎢膜布局圖案250與封蓋膜布局圖案350a之上表面。在除 去反反射膜布局圖案750後,形成一覆蓋鎢膜布局圖案 250之側壁之接續間隔物,其亦可覆蓋氮化矽布局圖案650 。因此,可確保在BC過程中之較佳處理邊緣。即,可進 行SAC過程。在第4實施例中所使用之符號係與第1、第 2及第3實施例之符號所代表之元件相同。 依上述之發明,封蓋膜係形成於鎢膜上,其爲含鈦物 質如氮化鈦或鈦,具有比鎢膜更低之蝕刻率。當形成於封 蓋膜上之光阻膜被曝光時,封蓋膜可降低鎢膜之反反射性 。即,封蓋膜係作爲反反射膜。 當使用光阻布局圖案係作爲蝕刻屏蔽而將鎢膜成型時 ’封蓋膜亦在產生聚合物時作爲硬屏蔽。因此,聚合物可 防止成型失敗如光阻布局圖案之剝落及損壞。封蓋膜布局 圖案亦可於用以控制鎢膜布局圖案之外形之過度蝕刻過程 中作爲硬屏蔽,因此,可防止成型失敗《由於可防止成型 14 私紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 Μ 讀 背 意 事 項 再 填 +I ^ 頁I ^ I I I I I I 訂 ▲ 425684 A7 B7 五、發明說明(u) 失敗,因此,鎢膜布局圖案可滿足0.34//m或更小,更精 確言之,在0.15〜0.12/zm之間之設計規格之極佳外形。 又,藉由在鎢膜與光阻膜之間形成氮化矽膜,因此, 可確保更佳之在後續之BC過程中之處理邊緣。特別是, 氮化矽膜布局圖案可連接至形成鎢膜布局圖案之側壁上έ 間隔物。即,由於鎢膜布局圖案可完全被間隔物及氮化矽 膜布局圖案所覆蓋,因此,可藉由SAC過程而進行BC過 程,並可獲得在SAC過程中較佳之處理邊緣。 封蓋膜係由具有比鎢膜更低之蝕刻率之物質如含鈦物 質(例如,氮化鈦或鈦)或鋁,而形成於鎢膜上。其次,反 反射膜係由氮氧化矽等而形成於封蓋膜上。當形成於反反 射膜上之光阻膜被曝光時,所形成之反反射膜可降低鎢膜 之反射性。 又’當使用光阻布局圖案作爲蝕刻屏蔽而將鎢膜成型 時,於產生聚合物時,封蓋膜係作爲硬屏蔽。該聚合物可 防止成型失敗如光阻布局圖案及反反射布局圖案之剝落與 損壞。封蓋膜布局圖案亦可於用以控制鎢布局圖案之外形 之過度蝕刻法中作爲硬屏蔽。因此,可防止成型失敗,並 可獲得具有極佳外形之鎢布局圖案。此外,由於藉由更進 一步在鎢膜與光阻膜之間形成氮化矽膜,因此,可使用後 續之SAC過程在BC過程中獲得較佳之處理邊緣。 本發明雖以上述實施例作詳細說明,但其並未僅限於 這些實施例。對於熟悉此技藝之人士應可瞭解到有關本發 明之不同變更及改進均不悖離本發明之技術精神與範疇β 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) "·請先閱讀·"面之注意事項再填寫本買) 裝! —訂* i I----線 I . 經濟部智慧財產局員工消費合作社印製
Claims (1)
- A8 4 256 8 4 S 年/ 曰修正/更正,補惠 六、申請專利範圍 1. 一種半導體裝置中鎢布局圖案的形成法,包括以下 步驟: 在一半導體基片上形成一鎢膜; 在該鎢膜上形成一封蓋膜,其藉由具有比該鎢膜較低 之蝕刻率,因而降低鎢膜之反射性及相對於該鎢膜而具有 蝕刻選擇性; 在該封蓋膜上形成一曝光該封蓋膜之一部分之光阻布 局圖案;及 i 使用該光阻布局圖案作爲一蝕刻屏蔽,將被曝光之封 蓋膜及鎢膜成型,以形成一鎢膜布局圖案。 2. 如申請專利範圍第1項所述之形成法,其中該封蓋 膜係由選自鈦及氮化鈦之組群中之材料所形成。 3·如申請專利範圍第2項所述之形成法,其中該封蓋 膜爲一氮化鈦膜。 4. 如申請專利範圍第1項所述之形成法,其中形成該 鎢膜布局圖案之步驟係以使用含氟飽刻氣體之轴刻法而進 行。 5. 如申請專利範圍第4項所述之形成法,其中該含氟( 氣體爲六氟化硫氣體。 6·如申請專利範圍第1項所述之形成法,其中該鎢膜 布局圖案具有0.18//m或更小之線寬。 7·如申請專利範圍第6項所述之形成法,其;中該鎢膜 布局圖案具有0.12〜0.15/im之線寬。 8.如申請專利範圍第1項所述之形成法,其中該鎢膜 本紙張尺度適用中國國家檩準(CNS ) A4規格(210X297·公釐) (請先閲讀背面之注意事項再填寫本頁) 11T 經濟部智慧財產局員工消費合作社印製 425684 as C8 __D8 六、申請專利範圍 布局圖案係作爲一位元線。 9. 如申請專利範圍第8項所述之形成法,其更包括在 前述位元線之側壁形成一間隔物之步驟。 10. 如申請專利範圍第8項所述之形成法,其更包括形 成一封蓋膜之後,在該封蓋膜上形成一氮化矽膜之步驟, 該氮化矽膜被連接至前述間隔物以覆蓋前述位元線。 11_一種半導體裝置中鎢布局圖案的形成法,包括以下 步驟: 在一半導體基片上形成一鎢膜; 在該鎢膜上形成一封蓋膜,其藉由具有比該鎢膜較低 之蝕刻率,因而降低鎢膜之反射性及相對於該鎢膜而具有 鈾刻選擇性; 在該封蓋膜上形成一反反射膜; 在該反反射膜上形成一曝光該反反射膜之一部分之光 阻布局圖案;及 使用該光阻布局圖案作爲一蝕刻屏蔽,依序將該被曝 光之反反射膜、封蓋膜及鎢膜成型,以形成一鎢膜布局圖 12. 如申請專利範圍第11項所述之形成法,其中該封 蓋膜係由選自鈦及氮化鈦之組群中之材料所形成。 13. 如申請專利範圍第11項所述之形成法,其中該反 反射膜爲一氮氧化矽膜。 14. 如申請專利範圍第11項所述之形成法,其中形成 該鎢膜布局圖案之步驟係以使用含氟蝕刻氣體之蝕刻法而 (請先閱讀背面之注^^項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用t國國家榇準(CNS ) A4規格(210X297公釐) 425684 g D8 六、申請專利範圍 進行。 15. 如申請專利範圍第14項所述之形成法,其中該含 氟氣體爲六氟化硫氣體。 16. 如申請專利範圍第11項所述之形成法,其中該鎢 膜布局圖案具有0.18# m或更小之線寬。 17. 如申請專利範圍第6項所述之形成法,其中該鎢膜 布局圖案具有0.12〜之線寬。 18. 如申請專利範圍第11項所述之形成法,其中該鎢 膜布局圖案係作爲位元線。 19. 如申請專利範圍第18項所述之形成法,其更包括 在前述位元線之側壁形成一間隔物之步驟。 20. 如申請專利範圍第19項所述之形成法,其更包括 形成一封蓋膜之後,在該封蓋膜上形成一氮化矽膜之步驟 ,該氮化矽膜被連接至前述間隔物以覆蓋前述位元線。 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980000698A KR100278652B1 (ko) | 1998-01-13 | 1998-01-13 | 반도체장치의텅스텐패턴형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW425684B true TW425684B (en) | 2001-03-11 |
Family
ID=19531357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087109981A TW425684B (en) | 1998-01-13 | 1998-06-22 | Method of forming tungsten pattern of semiconductor device |
Country Status (4)
Country | Link |
---|---|
US (1) | US6143654A (zh) |
JP (1) | JPH11214392A (zh) |
KR (1) | KR100278652B1 (zh) |
TW (1) | TW425684B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100555484B1 (ko) * | 1999-09-03 | 2006-03-03 | 삼성전자주식회사 | 반도체장치의 텅스텐 배선 제조방법 |
KR100623587B1 (ko) * | 2000-06-30 | 2006-09-12 | 주식회사 하이닉스반도체 | 반도체소자 및 그의 제조 방법 |
DE10062639A1 (de) * | 2000-12-15 | 2002-07-04 | Infineon Technologies Ag | Verfahren zur Erzeugung von Leiterbahnen |
KR100835506B1 (ko) * | 2002-07-19 | 2008-06-04 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
TWI319204B (en) * | 2004-10-12 | 2010-01-01 | Hynix Semiconductor Inc | Method for fabricating semiconductor device using tungsten as sacrificial hard mask |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0697723A3 (en) * | 1994-08-15 | 1997-04-16 | Ibm | Method of metallizing an insulating layer |
JPH08186120A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
US5693556A (en) * | 1995-12-29 | 1997-12-02 | Cypress Semiconductor Corp. | Method of making an antifuse metal post structure |
KR100203905B1 (ko) * | 1996-06-27 | 1999-06-15 | 김영환 | 금속배선 제조방법 |
US5925501A (en) * | 1997-12-15 | 1999-07-20 | Chartered Semiconductor Manufacturing Ltd | Dark CF4 flash |
-
1998
- 1998-01-13 KR KR1019980000698A patent/KR100278652B1/ko not_active IP Right Cessation
- 1998-06-22 TW TW087109981A patent/TW425684B/zh not_active IP Right Cessation
- 1998-08-11 JP JP10227237A patent/JPH11214392A/ja active Pending
-
1999
- 1999-01-13 US US09/229,337 patent/US6143654A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR19990065425A (ko) | 1999-08-05 |
JPH11214392A (ja) | 1999-08-06 |
US6143654A (en) | 2000-11-07 |
KR100278652B1 (ko) | 2001-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW516202B (en) | Semiconductor device and method of formation | |
JP5680595B2 (ja) | コンピュータ読み取り可能なマスクシュリンク制御プロセッサ | |
TW201025420A (en) | Photo mask blank | |
US20060257750A1 (en) | Reticle alignment and overlay for multiple reticle process | |
JP2000150644A (ja) | 半導体デバイスの製造方法 | |
JP3003657B2 (ja) | 半導体装置の製造方法 | |
TW425684B (en) | Method of forming tungsten pattern of semiconductor device | |
TW388937B (en) | Method for etching platinum | |
TW317001B (zh) | ||
JP2004096105A (ja) | 半導体装置の製造でコンタクト形成方法 | |
JP2007149768A (ja) | 半導体装置の製造方法 | |
JP3047832B2 (ja) | 半導体装置の製造方法 | |
JP2013201315A (ja) | 反射型マスクおよび反射型マスクの製造方法 | |
TW313701B (en) | Manufacturing method of polysilicon conductive line | |
JP3378677B2 (ja) | 半導体装置の製造方法 | |
US7585774B2 (en) | Method for fabricating metal line of semiconductor device | |
TW471121B (en) | Manufacturing method for the contact | |
US6417569B1 (en) | Fluorine-doped silicate glass hard mask to improve metal line etching profile | |
Hutchinson et al. | Progress in 193-nm top-surface imaging process development | |
JP3652491B2 (ja) | 半導体装置の製造方法 | |
TW518692B (en) | Method of improving photoresist etching selectivity of dielectric anti-reflection coating layer | |
JP2002198425A (ja) | 半導体素子のデュアルダマシン配線のためのコンタクトホール形成方法 | |
TW378350B (en) | Method of forming photoresist pattern | |
KR100209231B1 (ko) | 미세 패턴 형성 방법 | |
TW513746B (en) | Manufacture method of patterned silicon substrate layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |