TW425574B - A semiconductor memory device having a plurality of memory blocks - Google Patents
A semiconductor memory device having a plurality of memory blocks Download PDFInfo
- Publication number
- TW425574B TW425574B TW088108349A TW88108349A TW425574B TW 425574 B TW425574 B TW 425574B TW 088108349 A TW088108349 A TW 088108349A TW 88108349 A TW88108349 A TW 88108349A TW 425574 B TW425574 B TW 425574B
- Authority
- TW
- Taiwan
- Prior art keywords
- block
- address signal
- block address
- memory
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
425574 經濟部智慧財產局員工消費合作社印製 五、發明説明(I ) 發明背景 發明之領域 本發明係一種具有複數個記憶體區塊之半導體記憶體 .裝置’該半導體記憶體裝置於一個字元線之主動操作期間 藉由減少充電時間而達成高速操作。更特別是,本發明係 關於一種當起動一個先前起動之方塊的同時預充電其他方 塊之半導體記憶體裝置,因而防止預充電時間之浪費。 先前技藝之描述 * 一般而言,一個半導體記憶體裝置係爲一個具有一個 正方形矩陣結構之邏輯元件,其並於其內儲存一個電氣數 位訊號’且其具有用以指定每一個儲存位置之位址。這些 位址係分別被稱爲一個列位址及一個行位址。 該具有一個正方形之二維矩陣結構之記憶體單元包括 一個字元線及一個指定字元線之資料輸出於其上之位元線 。於此’一個指定該字元線之位址稱爲列位址,而一個指 定該位元線之位址稱爲行位址。 在下文中,一個用於在一個動態隨機存取記憶體之中 輸入/輸出資料之一個對應位址之方法將被敘述。 首先’假如一個訊號/RAS(亦即/列位址選通) 係起動爲一個低値,且同時施加一個列位址,一個在二維 正方形記憶體結構中之字元線被起動,因而起動複數個連 接至該字元線之單元。一旦連接至該字元線之單元的分電 氣訊號被起動,該訊號爲一個感測放大器之操作所放大, 本紙張尺度適用中國國家ϋ ( CNS ) A4規格(210xf97公釐) I j-------味------訂------>- (請先閱讀背面之注意事項再填寫本頁) 4 2557 4· Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明(〆) 然後被輸出。 之後,假如該感測放大器之操作完成了,一個單元被 施加之行位址訊號的操作所選擇出,以反應於一個訊號/ C A S (即/行位址選通)之起動,且該被選擇出之單元 的資料被輸出至外部。 然而,該記憶體單元具有一個區塊結構,於其中,複 數個包含於相同區塊內而爲一個位址所指定之單元係被相 同的感測放大器所控制,且不管是資料輸入/輸出操作, 其皆同時操作。一個用於指定一個區塊化之單元區塊的位 址係稱爲一個區塊位址,且此區塊位址係從列位址之中選 出。 因此,假如在具有上述區塊結構之記憶體單元之中的 一個字元線被起動,則一個行被指定,且達成一個資料輸 出操作,該選擇出之列位址變成預先充電的,且返回一個 非主動狀態。此時,由一個命令指定一預充電狀態至該預 充電狀態完成所需之時間係於一個產品明細書上稱爲tR P 時間。. 然而,因爲傳統技藝係安排最高位元(M S B )作爲 指定該區塊位址,所以在記憶_連接期間該區塊位址幾 乎不改變。爲了在起動一個字元^之後起動其他包含於相 同區塊內之字元線,該tR Ρ時間必須經過。亦即是,因爲 習知技藝具有下列之操作方法,(亦即,一個連續的字元 線起動- >讀或寫之操作- >一個於預充電時間期間之等 待狀態一 >下一個字元線起動一 >讀或寫之操作->一個 (請先閱讀背面之注意事項再填寫本頁) ί -* Γ 本紙張尺度適用中國國家標準(CNS Μ4規格(210X2办公釐) 經濟部智慧財產局員工消費合作社印製 5 5 7 4 五、發明説明(冷) 於預充電時間期間之等待狀態’·_*),在一個記憶體 連接期間之間隔,不必要的等待時間係需要的,因而妨礙 一個高速之操作。 第1圖係圖解傳統動態隨機存取記憶體(D R A Μ) 之操作的時序圖。第1圖顯示:在其他字元線起動前,及 在實施一個包含於相同區塊內之字元線起動的讀出操作之 後,用於預充電一個先前字元線之時間係必零的。因此, 從一個命令指定一個預充電狀態至該預充電狀態完成所需 要的tR Ρ時間,於傳統動態隨機存取記憶體中係絕對必要 的。 在一個同步動態隨機存取記憶體具有一個庫結構之情 況下,假如其他庫係交替地被起動且一個乒乓操作被實施 ,則前述關於tR P時間之浪費的問題能夠被解決。但是, 在一個晶片組不提供如此之庫結構或一般動態隨機存取記 憶體(亦即,標準的動態隨機存取記憶體)之乒乓操作的 情況下,整個系統之高速操作係由於tR P時間而受到妨礙 發明槪要 因此,本發明係指一個具有複數個記憶體區塊之半導 體記憶體裝置,該半導體記憶體裝置實質上排除一個或多 個由於相關習知技藝之限制及缺點之問題。 本發明之一個目的係提供一個半導體記憶體裝置,該 裝置當起動一個先前被起動方塊之同時預充電其他方塊, •尺度通用中國國家標準(CNS ) A4規格(2丨0X2^7公釐) II.-----,--f-------訂------气 y (請先閲讀背面之注意事項再填寫本頁) 42557 4 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(W) 移除用於預充電操作及被非必要的浪費所需之時間,且達 成高速操作。爲了達成上述目的,於一個具有複數個記憶 體區塊之半導體記憶體裝置之中,該記憶體區塊之操作係 爲一個區塊位址訊號所控制,每一個記憶體區塊包括之一 個第一儲存裝置,其用以接收一個第一區塊位址訊號並儲 存該訊號;一個第二儲存裝置,其用以接收由該第一儲存 裝置所產生之該第一區塊位址訊號,假如一個第二區塊位 址訊號被輸入時則儲存該第一區塊位址訊號;一個比較裝 置,其接收儲存於該第一儲存裝置內之該第二區塊位址訊 號及儲存於該第二儲存裝置內之該第一區塊位址訊號,比 較該第二區塊位址訊號及該第一區塊位址訊號,且決定是 否該第二區塊位址訊號係與第一區塊位址訊號相同;及一 個區塊起動裝置,當該第一區塊位址訊號與該第二區塊位 址訊號相同時,該區塊起動裝置預充電該記憶體區塊,旦 當該第一區塊位址訊號與該第二區塊位址訊號不相同時, 該區塊起動記憶體區塊。 該第一儲存裝置及該第二儲存裝置係爲一個列位址選. 通(RA S)訊號所致能。 本發明之其他特色及優點將會在下列敘述之中說明。 且由下列說明會更明白,或者可由本發明之實施而學得。 本發明之目的及其他優點藉由特別寫於說明書中之結構及 其申請專利範圍及附圖而瞭解而達成。 應瞭解的是,上述一般敘述及下列詳細說明係例示性 的及解釋性的,且意欲提供本發明進一步的說明。 本紙張尺度適用中國國家標準(CNS ) A4規格(210xS7公釐) I----------f------訂------Aty (請先閲讀背面之注意事項再填寫本頁) A7 425574 五、發明説明(f:) 圖式簡單說明 (請先聞讀背面之注$項再填寫本頁) 本發明之進一步目的及其他優點’由下列敘述及後附 圖式會變得明白,其中: 第1圖係一個傳統動態隨機存取記憶體之操作的時序 圖; 第2圖係一個說明根據本發明之記憶體區塊選擇電路 之電路圖;及 第3圖係一個說明根據本發明示於第2圖之電路操作 的時序圖。 發明詳細說明 ~ 現在,本發明之—個較佳實施例將參照後附圖式而予 以詳細說明。 第2圖係一個說明根據本發明之記憶體區塊選擇電路 的電路圖。 經濟部智慧財產局員工消費合作社印製 如示於第2圖,該記憶體區塊選擇電路包括:第一及 第二移位暫存器1〇及1 1 ’其接收—個區塊位址訊號Β LOCK ADDRESS,且假如一個列位址選通(R A S ).訊號被致能時’則儲存該區塊位址訊號;第三移位 暫存器1 2,當下一個區塊位址訊號BL〇CK ADD R E S S在一預先決定時間之後而輸入時’該第三移位暫 存器12將儲存於該第一移位暫存器1〇中之先前的區塊 位址訊號移位;一個比較部2 0,其包含一個反及閘N A N D 1,其接收一個儲存在該第二移位暫存器1 1中之現 本紙張尺度適用中國國家標準(CNS ) A4規格(210X2^7公釐} A7 4255 7 4 五、發明説明(t ) 在區塊位址訊號BLOCK ADDRESS2,及一個 由該第一移位暫存器10移位而儲存於該第三移位暫存器 1 2中之先前區塊位址訊號B LOCK ADDRESS 1,比較現在區塊位址訊號BLOCK ADDRESS 2及先前區塊位址訊號BL0CK ADDRESS1, 並決定是否現在區塊位址訊號BLOCK ADDRES S 2係與先前區塊位址訊號BLOCK ADDRESS 1相同,且產生不同的訊號:及一個區塊起動部3 0,其 根據該比較部2 0之一個輸出訊號,選擇性地延遲現在區 塊之起動,且決定該現在區塊之起動,及先前區塊預充電 時序之相同處。 該區塊起動部3 0包括:一個移位暫存器1 3,其係 爲一個該比較部2 0之輸出訊號所控制,其選擇性地接收 一個區塊起動訊號B LOCK ACTIV E作爲一個輸 入’且儲存該區塊起動訊號B LOCK ACTIVE ; 一個反向器鏈1 4,其用以於一預先決定的期間延遲該區 塊起動訊號B LOCK ACTIVE;及一個反或閘N. 〇 R 1,其接收一個儲存於該移位暫存器1 3中之訊號及 被該反向器鏈1 4所延遲之訊號,對該些訊號實施邏輯操 作,且選擇性地致能該區塊起動訊號B L 0 C K ACT I V E。 該移位暫存器1 〇至1 3包括:一個傳輸閘,其係藉 由一個訊號R 〇W A C T I V E,選擇性地傳送一個區 塊位址訊號BLOCK ADDRESS;及一個閂鎖電 本紙張尺度適用中國國家榇準(CNS > A4規格(210Χ^7公嫠5 " (請先閲讀背面之注意事項再填寫本頁) -訂 經濟部智慧財產局員工消費合作社印製 il. 2 5 5 7 4 Α7 Β7 五、發明説明(γ .) 路,其具有二個反向器,該二個反向器之閂鎖該傳輸閘之 輸出訊號的輸入及輸出端係互相連接。 本發明之操作,現在將於下文說明。 首先,一個先前起動方塊之一個區塊位址訊號被儲存 。至於儲存於該第一及第二移位暫存器10及11中之該 區塊位址訊號B LOCK ADDRESS1,假如另一 個區塊位址訊號B LOCK ADDRESS2被輸入’ 則儲存於該第一移位暫存器10中之該先前區塊位址訊號 BLOCK ADDRESS1,係被移位至該第三移位 暫存器1 2,且儲存於第三移位暫存器1 2之中,且一個 現在輸入區塊位址訊號BLOCK ADDRESS2係 儲存於該第一及第二移位暫存器1 ·0及1 1之中。 藉由前述方法,假如該比較部2 0判定儲存於第三移’ 位暫存器1 2中之該先前區塊位址訊號B L 0 C K A D D R E S S 1係與儲存於該第二移位暫存1 1中之現在區_· 塊位址訊號B LOCK ADDRESS2相同,亦即是 ,假如判定該相同的區塊再次被起動,則該反及閘N A N . D 1之輸出變成一個低的訊號,該包含區塊起動部3 0之 該移位暫存器1 3之傳輸閘係關閉的,這是因爲該區塊起 -動訊號必須被延遲以確保一個預充電時間,一個時間延遲 係藉由該反向器鏈1 4而獲得,且然後一個區塊起動訊號 BLOCKACTIV E被產生。 然而,假如該兩個區塊位址訊號B L 0 C K ADD RESS1及BLOCK ADDRESS2係彼此不相 本紙張尺度適用中國國家標準(CNS ) A4规格(210X&7公釐) (請先閱讀背面之注意事項再填寫本頁) " 經濟部智慧財產局員工消費合作社印製 667 ^ A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(名) 同,亦即是,假如先前區塊以外的區塊被起動’一個現在 區塊的起動及該先前起動區塊之預充電係同時的。因此’ 關於示於第1圖的該tR P時間浪費之傳統問題可以被解決 ,且一個高速操作可以被達成。 於此時,一個通知·該先前區塊之預充電訊號與該現在 區塊之起動訊號同時產生。假如有需要,一個每個區塊之 控制係可能的。 第3圖係一個說明根據本發明高速動態隨機存$記憶 體之操作的時序圖" 如示於第3圖,假如兩個彼此不相同的區塊位址訊號 被輸入,則預充電先前區塊之操作及起動現在區塊之操作 係同時於第4時鐘脈衝時實施。換言之,先前技藝之整個 操作時間係對應於示於第1圖之6個時鐘脈衝,而本發明 之整個操作時間係對應於示於第3圖之4個時鐘脈衝。總 而言之,本發明整個操作時間與先前技藝相比係減少2個 時鐘脈衝。 如上所述,根據本發明之高速動態隨機存取.記憶體’ —個先前區域之預充電操作及一個現在區塊之起動操作係 同時實施,使得整個系統之操作速度變成高速的。 此外,此種高速操作在該傳統動態隨機存取記憶文件 或者是一個未提供乒乓操作之晶片組裝置之中係更爲出眾 的。 應瞭解的是,在不偏離本發明之範疇及精神之下’許 多其他修改對於熟悉本項技藝人士而言係明顯的且易於實 (請先閱讀背面之注意事項再填寫本頁) " ^β r 4'、 % 本紙張尺度適用中國國家標準(CNS > A4規格(210X 297公釐) ^42557 4 A7 B7 五、發明説明(y ) 施。因此,申請人意欲使後附申請專利範圍之範疇並不受 限於說明書內之描述,而是申請專利範圍被解釋成包含所 有存在於本發明中之創新特色,包括所有被熟悉本案相關 技藝人士視爲本發明之均等物的特色。 (請先閲讀背面之注意事項再填寫本頁) ^
、1T 經濟部智慧財產局員工消費合作社印製 44- 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐)
Claims (1)
- ABCD 42567 A 六、申請專利範圍 1 .—I I ---- —J m n - - - - - - (請先閱讀背面之注意事項再填寫本頁) vi、一種具有複數個記憶體區塊之半導體記憶體裝置 ,該記憶體區塊之操作係爲一個區塊位址訊號所控制,每 一個記憶體區塊包含: 一個第一儲存裝置,其用以接收一個第一區塊位址訊 號並儲存該第一區塊位址訊號; 一個第二儲存裝置,其用以接收由該第一儲存裝置所 產生之第一區塊位址訊號且儲存該第一區塊位址訊號,假 如一個第二區塊位址訊號被輸入的話; 一個比較裝置,其用以接收儲存於第一儲存裝置中之 該第二區塊位址訊號及儲存於該第二儲存裝置中之該第一 區塊位址訊號,比較該第二區塊位址訊號及該第一區塊位 址訊號,並判定是否該第二區塊位址訊號與該第一區塊位 址訊號係相同的;及 一個區塊起動裝置,當該第一區塊位址訊號係與該第 二區塊位址訊號相同時,該區塊起動裝置預充電該記憶體 區塊,且當該第一區塊位址訊號與該第二區塊位址訊號不 相同時,則起動該記憶體區塊。 經濟部智慧財產局員工消費合作社印製 2、如申請專利範圍第1項所述之具有複數個記憶體 區塊之半導體記憶體裝置,其中,該第一儲存裝置及該第 二儲存裝置係爲一個列位址選通訊號所致能。 1 ^^張尺度適用中國國家梯準(匚肥)六4规格(210乂297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980019342A KR100305648B1 (ko) | 1998-05-27 | 1998-05-27 | 고속동작용디램 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW425574B true TW425574B (en) | 2001-03-11 |
Family
ID=19537820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088108349A TW425574B (en) | 1998-05-27 | 1999-05-21 | A semiconductor memory device having a plurality of memory blocks |
Country Status (3)
Country | Link |
---|---|
US (1) | US6154414A (zh) |
KR (1) | KR100305648B1 (zh) |
TW (1) | TW425574B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6470433B1 (en) * | 2000-04-29 | 2002-10-22 | Hewlett-Packard Company | Modified aggressive precharge DRAM controller |
KR100387719B1 (ko) * | 2000-12-29 | 2003-06-18 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그의 메모리 셀 블록 활성화 제어방법 |
KR100539964B1 (ko) * | 2003-06-27 | 2005-12-28 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 프리차지 장치 및 이를 이용한 프리차지 방법 |
US6985398B2 (en) * | 2003-09-26 | 2006-01-10 | Infineon Technologies Ag | Memory device having multiple array structure for increased bandwidth |
US20060278858A1 (en) * | 2005-06-14 | 2006-12-14 | Brocchini Virgil D Jr | Self locking hydraulic jack |
US10373665B2 (en) * | 2016-03-10 | 2019-08-06 | Micron Technology, Inc. | Parallel access techniques within memory sections through section independence |
US11092646B1 (en) * | 2020-02-18 | 2021-08-17 | Qualcomm Incorporated | Determining a voltage and/or frequency for a performance mode |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0438790A (ja) * | 1990-06-01 | 1992-02-07 | Toshiba Corp | ダイナミック型半導体記憶装置 |
JP2973668B2 (ja) * | 1991-12-27 | 1999-11-08 | 日本電気株式会社 | 高速ダイナミックランダムアクセスメモリ装置 |
EP0612074B1 (de) * | 1993-02-19 | 2001-05-02 | Infineon Technologies AG | Spalten-Redundanz-Schaltungsanordnung für einen Speicher |
JP3510335B2 (ja) * | 1994-07-18 | 2004-03-29 | 株式会社ルネサステクノロジ | 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路 |
US5619470A (en) * | 1994-08-17 | 1997-04-08 | Sharp Kabushiki Kaisha | Non-volatile dynamic random access memory |
US5574688A (en) * | 1995-05-10 | 1996-11-12 | Sgs-Thomson Microelectronics, Inc. | Apparatus and method for mapping a redundant memory column to a defective memory column |
US5617348A (en) * | 1995-07-24 | 1997-04-01 | Motorola | Low power data translation circuit and method of operation |
JPH10143428A (ja) * | 1996-11-07 | 1998-05-29 | Nec Niigata Ltd | 省電力用のメモリ制御システムおよびメモリ制御回路 |
KR100211760B1 (ko) * | 1995-12-28 | 1999-08-02 | 윤종용 | 멀티뱅크 구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로 |
US5745427A (en) * | 1996-12-27 | 1998-04-28 | Lucent Technologies Inc. | Phase-shifted embedded ram apparatus and method |
-
1998
- 1998-05-27 KR KR1019980019342A patent/KR100305648B1/ko not_active IP Right Cessation
-
1999
- 1999-05-21 TW TW088108349A patent/TW425574B/zh not_active IP Right Cessation
- 1999-05-24 US US09/317,211 patent/US6154414A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR19990086392A (ko) | 1999-12-15 |
KR100305648B1 (ko) | 2001-11-30 |
US6154414A (en) | 2000-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0199134B1 (en) | High performance memory system | |
US6424594B1 (en) | Method and apparatus for multiple latency synchronous dynamic random access memory | |
JP3843145B2 (ja) | 同期型半導体記憶装置 | |
KR100254071B1 (ko) | 동기형 반도체 기억 장치 | |
US5349566A (en) | Memory device with pulse circuit for timing data output, and method for outputting data | |
US7349285B2 (en) | Dual port memory unit using a single port memory core | |
US5257236A (en) | Static RAM | |
KR100660553B1 (ko) | 데이터 버스트 주파수를 증가시킬 수 있는 원낸드 플래시메모리 장치 | |
KR960012013A (ko) | 동기형 반도체 기억 장치 | |
JP3177094B2 (ja) | 半導体記憶装置 | |
US6192003B1 (en) | Semiconductor memory device using a relatively low-speed clock frequency and capable of latching a row address and a column address with one clock signal and performing a page operation | |
JP3481263B2 (ja) | シリアル記憶装置 | |
KR20020014563A (ko) | 반도체 메모리 장치 | |
TW425574B (en) | A semiconductor memory device having a plurality of memory blocks | |
TW386196B (en) | Control method and apparatus for performing high speed burst operation in memory device | |
KR100473747B1 (ko) | 클럭 신호에 동기하여 동작하는 반도체 기억 장치 | |
JPH0738170B2 (ja) | ランダム・アクセス・メモリ装置 | |
KR20170126270A (ko) | 데이터 출력 회로 및 그를 포함하는 반도체 메모리 장치 | |
TW525192B (en) | Semiconductor memory device having SRAM interface | |
JP3992901B2 (ja) | 書込みインタラプト書込み機能を有する同期式dram半導体装置 | |
US6205514B1 (en) | Synchronous SRAM having global write enable | |
US6487132B2 (en) | Integrated circuit memory devices having multiple input/output buses and precharge circuitry for precharging the input/output buses between write operations | |
WO2009046515A1 (en) | Interlock of read column select and read databus precharge control signals | |
JP3097301B2 (ja) | 半導体メモリ装置 | |
JPH01138694A (ja) | メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |