TW419896B - Pulse generating apparatus - Google Patents

Pulse generating apparatus Download PDF

Info

Publication number
TW419896B
TW419896B TW088110839A TW88110839A TW419896B TW 419896 B TW419896 B TW 419896B TW 088110839 A TW088110839 A TW 088110839A TW 88110839 A TW88110839 A TW 88110839A TW 419896 B TW419896 B TW 419896B
Authority
TW
Taiwan
Prior art keywords
node
pulse wave
control signal
voltage
wave generating
Prior art date
Application number
TW088110839A
Other languages
English (en)
Inventor
Kang-Yong Kim
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW419896B publication Critical patent/TW419896B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534Transition or edge detectors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Description

A7 419S96 ____B7 _ 五、發明說明(/ ) 發明背景 發明之領域 本發明係關於一個應用至半導體電路之脈波產生裝置 ,且更特別是,本發明係關於一個於輸出端產生脈波之脈 .波產生裝置,以反應於一個控制訊號及一個輸入訊號之狀 態。 先前技藝之描述 脈波產生裝置之一個相關先前技藝典型地係包括一個 具有複數個反向器IV1至IV3之延遲電路,該反向器IV1 至IV3係藉由使用電阻器R1及R2及電容器C1及C2而彼 此串聯,使得具有與輸入訊號同相或反相之輸出訊號被輸 出,此係顯示於第1圖(一個反向訊號係輸出於第1圖)。 如敘述於第2圖,一個具有延遲電路之脈波產生裝置 之相關先前技藝包括:一個延遲電路10,其用以延遲一個 外部輸入訊號AO —段固定時間;及一個反及閘12,其用 以藉由接收該外部輸入訊號AO及一個由該延遲電路10而 來之輸出訊號(即被延遲之外部訊號)而實施一個反及操作 〇 根據脈波產生裝置之相關先前技藝,假如示於第3a圖 之輸入訊號AO輸入至該反及閘12之一個端點,且如示意 第3b圖,一個經由延遲電路10之相反及延遲訊號A1係輸 入至該反及閘12之另一個端點,當低準位之輸入訊號AO 改變成高準位,由於在反及閘12中之輸入訊號組合之邏輯 裝態,而產生一個邏輯低脈波,其示於第3C圖。 _3 ____ 本紙張尺度適用t國國家標準(CNSM4規格(210 X 297公釐) lit -------* 裝·----訂-! !11 -線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作枉印製 經濟部智慧財產局員工消費合作杜印製 419S96 五、發明說明(〆) ^ 第4圖係爲顯示其他脈波產生裝置之相關先前技藝之 電路圖。如示於第4圖,其他脈波產生裝置之相關先前技 藝包括一個延遲電路10,其用以延遲一個輸入訊號B0 — 段固定時間;及一個反或閘14,其用以在接收到該輸入訊 號BO及由該延遲電路10而來之輸出訊號B1時,實施~ 個反及閘操作。 根據其他脈波產生裝置之相關先前技藝,如示於第5a 圖之輸入訊號BO係輸入至該反或閘14之一個端點,且如 示於第5b圖,一個具有反向之延遲訊號B1係輸入至該反 或閘14之其他端點,因而,當由於該反或閘14的輸入訊 號組合之邏輯狀態而造成輸入訊號B0由高準位轉變成低 準位時*會產生一個邏輯高之脈波,如示於第5c圖。 如上所述,脈波產生裝置之相關先前技藝存在之問題 係,用於連接額外的電容之脈波產生裝置之相關先前技藝 係佔太大的區域,以至於不能擴展所需脈波訊號之寬度, 且需要其他閘,以控制脈波訊號之寬度。因此,該脈波產 生裝置之相關先前技藝之總面積可能由於上述理由而增加 〇 發明槪要 因此,本發明係設計成用以解決先前技藝所存在之問 題,且提供一個相較於先前技藝爲有效率之於相當小之面 積上產生脈波之脈波產生裝置。 爲了達成本發明之一個目的,本發明提供一個藉由接 收一個第一控制訊號而輸出一個脈波之脈波產生裝置,該 4 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 419596 五、發明說明(乃) 脈波產生裝置包含一個電壓準位控制裝置,其用以接收該 第一控制訊號,且經由一個第一節點而輸出一個第一電壓 ;一個輸出準位變動裝置’其設置於第一節點及一第二節 點之間;一個第一開關裝置’其用以施加一個高電壓至該 .第二節點:及一個第一·開關裝置’其用以施加一個低電壓 .至該第二節點;其中’該脈波係藉由該第一控制訊號及於 該第一節點之電壓之邏輯運算而產生。 爲了達成上述目的’本發明提供一個藉由接收一個第 一控制訊號而輸出一個脈波之脈波產生裝置’該脈波產生 裝置包含一個電壓準位控制裝置,其用以接收該第一控制 訊號,且經由一個第一節點而輸出一個第一電壓;一個輸 出準位變動裝置,其設置於第一節點及一第二節點之間; 一個第一開關裝置,其用以於該第一節點施加一個電壓至 該第二節點;及一個第二開關裝置,其用以施加一個低電 壓至該第二節點;其中,該脈波係藉由該第一控制訊號及 於該第一節點之電壓之邏輯運算而產生。 爲了達成上述目的,本發明提供一個藉由接收一個第 一控制訊號而輸出一個脈波之脈波產生裝置,該脈波產生 裝置包含一個電壓準位控制裝置,其用以接收該第一控制 訊號,且經由一個第一節點而輸出一個第一電壓;一個輸 出準位變動裝置,其設置於第一節點及一第二節點之間; 一個第一開關裝置,其用以於該第一節點施加一個電壓至 該第二節點:及一個第二開關裝置,其用以施加一個低電 壓至該第二節點;其中,該脈波係藉由該第一控制訊號及 5 f紙張尺度 t酬家襟準(CNS)A4規格(2】〇χ 297公釐) -------1-----裝--------訂---------線 (請先閲讀背面之注意事項再填寫本頁) 41*jB96 a; B7 五、發明說明(f) 於該第一節點之電壓之邏輯運算而產生。 圖示簡單說明 參考後附圖式,並藉由敘述本發明之較佳實施例,本 發明之上述目的及其他特色將變得淸楚,其中, 第1圖係說明一個習知之延遲電路之電路圖; 第2圖係說明一個脈波產生裝置之相關先前技藝之方 塊圖; 第3a圖至3c圖係說明由第2圖之脈波產生裝置產生 而來之輸入/7輸出訊號之波形圖; 第4圖係說明其他脈波產生裝置之先前技藝之方塊圖
I 第5a至5c圖係說明由第4圖之脈波產生裝置產生而 來之輸入/輸出訊號之波形圖; 第6圖係說明根據本發明之第一實施例之脈波產生裝 置之方塊圖; 第7a至7i圖係說明示於第6圖之電壓準位控制器之 方塊圖; 第8a至8f圖係說明示於第6圖之第一及第二開關元 件之方塊圖; 第9圖係說明根據本發明之第二較佳實施例之脈波產 生裝置之方塊圖; 第10圖係說明根據本發明之第三較佳實施例之脈波產 生裝置之方塊圖; 第11圖係說明根據本發明之第四較佳實施例之脈波產 6 (請先閲讀背面之注意事項再填寫本頁)
I 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中囤國家標準(CNS)A4規格<210 x 297公釐) A7 41t?S96 ___B7_ 五、發明說明(<) 生裝置之方塊圖; 第12圖係說明根據本發明之第五較佳實施例之脈波產 生裝置之方塊圖; 第13圖係說明根據本發明之第六較佳實施例之脈波產 生裝置之方塊圖; 第14圖係說明根據本發明之第七較佳實施例之脈波產 生裝置之方塊圖。 較佳實施例之詳細說明 本發明之較佳實施例將結合後附圖式而予以詳細說明 〇 第6圖係說明根據本發明之第一較佳實施例之脈波產 生裝置之方塊圖。於第6圖中,該電壓準位控制器20依據 控制訊號,而輸出同相或反相訊號至一個輸出端點NO,以 反應於該控制訊號。該電壓準位控制器20係以許多方式實 施,其使用一個NMOS電晶體,且連接於一個功率源電壓 端點Vcc及輸出端點NO之間,用以根據說明於第7a圖之 控制訊號而導通/關閉;或者使用一個PM0S電晶體,且連 接於一個功率源電壓端點Vcc及輸出端點之間,用以根據 說明於第7b圖之控制訊號而導通/關閉;或者使用說明於 第7c圖之反相器IV。 此外,該電壓準位控制器20係以一個NM0S電晶體N ,其透過電阻R之媒介,而連接於該功率源電壓端點Vcc 及輸出端點NO之間,用以根據說明於第7d圖之控制訊號 而導通/關閉;或者如示於第7e圖,使用一個PM0S電晶 _____7__'____ 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐) -------------- 訂·! — I! (請先間讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4V3S9 〇 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(t) 體P,其透過電阻R之媒介,而連接於該功率源電壓端點 Vcc及輸出端點NO之間,用以根據該控制訊號而導通/關 閉,或者示於第7c圖,使用一個反向器。 此外,如示於第7f圖,該電壓準位控制器20係以一 個NM0S電晶體N而實施,其連接於一個輸出端點NO及 一個接地電壓端點Vss之間,用以根據該控制訊號而導通 /關閉;或者如示於第7g圖,該電壓準位控制器20係使 .用一個PM0S電晶體P,其係連接於一個輸出端點NO及一 個接地電壓端點Vss之間,用以根據該控制訊號而導通/關 閉;或者示於第7h圖,或者使用一個NM0S電晶體N作 爲一個M0S裝置,其係透過電阻R之媒介,而連接於一個 輸出端點NO及一個接地電壓端點Vss之間,用以根據該 控制訊號而導通/關閉;或者示於第7i圖’使用一個 PM0S電晶體P,其係透過電阻R之媒介,而連接於一個 輸出端點NO及一個接地電壓端點Vss之間’用以根據該 控制訊號而導通/關閉。 於第6圖中,該電阻R及該電容器C產生一個脈波訊 號且控制脈波訊號之寬度。於此階段,該脈波訊號之寬度 可以,藉由增加連接於該電壓準位控制器20及該輸出端點 N〇之間的電阻器R之電阻値及連接於該輸出端點NO及接 地電壓端點Vss之間的電容器C之電容値’而予以變大’ 這是由於時間常數增加。’ 於此,該電容器C係連接於NO及N1兩個節點之間 。一般而言,該電容器C係由M0S電晶體所作成。 8 本紙張尺度適用_國國家標準(CNS)A4規格(210 X 297公釐) --------- ---- 訂·! — I! ·線 <請先閱讀背面之注意事項再填寫本頁) A7 419S96 B7 五、發明說明(")) 於第6圖中,該第一開關元件30及第二開關元件40 係開關元件,其藉由透過一個輸入訊號端點而接收輸入訊 號,而在電容器C之兩端之間產生一個電位差。 該開關元件可以由下列方式之不同型式而予以實施。 第8a圖係說明根據本發明之一個較佳實施例之第一及 第二開關元件之方塊圖。 於第8a圖中,該開關元件包括一個PMOS電晶體MPI 作爲該第一開關元件,其係連接於該電源電壓端點Vcc及 電容器C之端點節點N1之間,且藉由該輸入訊號而實施 導通/關閉之操作;及一個NMOS電晶體MN1作爲該第二 開關元件,其係連接於該電容器C之端點節點N1及一個 接地電壓端點Vss之間,且藉由該輸入訊號而實施導通/ 關閉之操作> 此外,如示於第8b圖,該開關元件包括一個NMOS 電晶體MN2作爲該第一開關元件,其係連接於一個電源電 壓端點Vcc及該電容器C之端點節點N1且實施導通/關 閉之操作,以反應於該輸入訊號;及一個PMOS電晶體 MP2作爲第二開關元件,其係連接於該電容器C之端點節 點N1及一個接地電壓端點Vss之間,且實施導通/關閉之 操作,以反應於該輸入訊號。 再者,於第8c圖中,該開關元件包括一個NMOS電晶 體MN3作爲第一開關元件,其係連接於一個電源電壓端點 Vcc及該電容器C之端點節點N1之間;且藉由一個由反相 器IV4所反相之輸入訊號而實施導通/關閉之操作;及一個 9___ 本紙張尺度適用中國國家標準(CNS)A4規格(2〗0 X 297公釐) 1 ------------裝--------訂--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 419S96 A7 ___B7____ 五、發明說明(/ ) NMOS電晶體MN4作爲第二開關元件,其係連接於電容器 C之端點節點Vss及一個接地電壓端點Vss之間,且實施 導通/關閉之操作,以反應於該輸入訊號。 此外,於第8d圖中,該開關元件包括一個PMOS電晶 體MP3作爲第一開關元件,其係連接於一個電源電壓端點 Vcc及該電容器C之端點節點N1之間,且藉由一個由反相 器IV5所反相之輸入訊號而實施導通/關閉之操作;及一 個PMOS電晶體MP4作爲第二開關元件,其係連接於電容 器C之節點N1及一個接地電壓端點Vss之間,且實施導 通/關閉之操作,以反應於該輸入訊號。 再者,如示於第8e圖中,該開關元件包括一個PMOS 電晶體MP5作爲第一開關元件,其係連接於一個電源電壓 端點Vcc及該電容器C之節點N1之間,且藉由該輸入訊 號而實施導通/關閉之操作;及一個PMOS電晶體MP6作爲 第二開關元件,其係連接於該電容器C之節點N1及一個 接地電壓端點Vss之間,且實施該導通/關閉之操作,以反 應於被一個反相器所反相之輸入訊號。 此外,如示於第8f圖中,該開關元件包括一個NMOS 電晶體MN5作爲第一開關元件,其係連接於一個電源電壓 端點Vcc及該電容器C之節點N1之間,且藉由該輸入訊 號而實施導通/關閉之操作;及一個NMOS電晶體MN6作 爲第二開關元件,其係連接於該電容器C之節點N1及一 個接地電壓端點Vss之間,且實施導通/關閉之操作,以 反應於由一個反相器IV7所反相之輸入訊號。 -------------裂---II訂·!-----線 (諝先閱讀背面之注意事項再填窝本頁) 本紙張尺度適用令0 0家標準(CNS>A4規格(210 X 297公釐) 經濟部智慧財產局員工消f合作社印製 A7 41^896 ___B7 五、發明說明(1 ) 現在,根據本發明之第一較佳實施例之脈波產生裝置 之操作將於下說明° 於本發明之第一實施例之中’假設當該控制訊號變成 低準位時,藉由該電壓準位控制器20 ’該輸出端點NO變 成高準位。且,假設當該控制訊號變成高準位時’該輸出 端點NO變成低準位。 當該輸入訊號變成高準位時(亦即’該節點N2係高準 位),該第一開關元件30變成關閉’且該第二開關兀件40 係導通的。因此’節點N1變成低準位。 同時,當該輸入訊號變成低準位時(亦即’節點N2係 爲低準位),該第一開關元件30變成導通’且該第二開關 元件40係關閉的。因此’節點N1變成高準位。 通常,於其中,高準位意謂著電源電壓Vcc,而低準 位意謂著Vss或接地電壓gnd。 於本發明之第一實施例之中,根據由該控制訊號所決 定之起始狀態,兩種脈波被產生。 於第一種情況中,假如控制訊號設定於起始階段時, 該輸出端點(亦即,節點NO)係高準位,藉由輸入訊號,一 個低脈波係產生於端點N〇。 因此,端點N◦及端點N1變成高準位,且雨者之間不 存在電位差,這是因爲藉由該輸入訊號亦即,低準位訊號 ,該第一開關元件3 0係導通的,而該第二開關元件4 0 係關閉的。 假如該輸入訊號由低準位轉變成高準位,因爲該第一 11 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I!--------I * ----丨丨訂 1------- (請先間讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 41^598 A7 ___B7____ 五、發明說明(/。) 開關元件3 0係關閉的而該第二開關元件4 0係導通的, 所以該節點N 1變成低準位。然後,節點n 〇亦藉由電容 器C而變成低準位。而且該節點N 〇藉由該電壓準位控制 器2 0而立即由低準位轉變成高準位,這是因爲該電流控 制訊號係低準位,以在連接至節點N 〇之輸出端點處產生 脈波。 於此,位於節點N 〇及電壓準位控制器2 0之間的電 .阻R之電阻値以及電容器C之電容値越大,因爲於電容器 之節點N 〇達成高準位狀態所需的時間越多,所以脈波寬 度越寬。 於這些情況下’假如該輸入訊號由高準位返回低準位 ,則節點N 〇及節點N 1維持高準位,且於彼此之間不存 在電位差,這是因爲目前的狀態返回起始狀態,其中,該 第一開關元件3 0係導通的,而該第二開關元件係關閉的 。因此’於第一個情況中,當輸入訊號上升時,該脈波就 產生了。 於此,假如奇數個反相器連接於節點N 2及輸入端點 之間,由於該輸入訊號所導致之節點N2之狀態係與上述 第一實施例相反。根據輸入訊號之開關元件3 0及4 0之 導通/關閉之操作亦係相反的。因此,當該輸入訊號由一 個高準位下降至一個低準位時,該脈波就產生了。就僅有 第一情況而言,連接接地電壓端點而取代控制訊號至該第 一開關元件3 0係無問題的。 於第二種情況中,假如輸出端點(亦即,節點N〇 ) 12 1本紙張尺度適3中國國家標準(CNS)A4規格(2】〇x 297公f 111—_!!!裝-------—訂 ---I 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 41l*S9o a? _____B7____ 五、發明說明(i / ) 係於起始階段被控制訊號設定成低準位,一個高脈波藉由 該輸入訊號而於節點N 〇處產生。因此,該第一開關元件 3 ◦係爲該輸入訊號(亦即,高準位訊號)所關閉且該第 二開關元件4 0係導通,使得節點N 0及節點N 1兩者皆 變成低準位,而其之間並不存在電位差。 於此階段,假如輸入訊號由高準位轉變成低準位,則 節點N 1變成高準位,這是因爲該第一開關元件3 0係導 通的,而該第二開關元件4 0係關閉的,然後,該節點N 0亦藉由電容器C而變成高準位,然而,節點N 〇立刻又 再藉由電壓準位控制器2 0而變成低準位,以於連接至節 點N 〇之輸出端點處產生一個脈波,這是因爲目前的控制 訊號係爲高準位。 於此,位於節點N 0及電壓準位控制器2 0之間的電 阻R之電阻値以及電容器C之電容値越大,因爲於電容器 之節點N0達成低準位狀態所需的時間越多,所以脈波寬 度越寬。 於這些情況下,假如該輸入訊號由低準位返回高準位 ,則節點N 0及節點N 1維持低準位,且於彼此之間不存 在電位差,這是因爲目前的狀態返回起始狀態,其中,該 第一開關元件3 0係關閉的,而該第二開關元件係導通的 。因此,於第二個情況中,當輸入訊號下降時,該脈波就 產生了。 於此,假如奇數個反相器連接於節點N 2及輸入端點 之間,由於該輸入訊號所導致之節點N 2之狀態係與上述 13__ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐1 — — — — — — —— 111 — II 111!1--« — — 111 —-- (請先閱讀背面之注意事項再填寫本頁) A7 41^596 ___B7_ 五、發明說明(Iι) 第一情況相反。根據輸入訊號之開關元件3 0及4 0之導 通/關閉之操作亦係相反的。因此,當該輸入訊號由一個 低準位上升至一個高準位時,該脈波就產生了。對於第二 種情況而言,連接電源電壓端點Vcc而取代控制訊號至該 +第二開關元件4 0係無問題的。 第9圖係說明根據本發明之一個第二較佳實施例之脈 波產生裝置之方塊圖。比較第6圖及第9圖,其差異在於 :第一開關元件3 0之電源電壓端點Vu係連接至一個包 括反相器I V 1 6及電阻器R之延遲電路之輸出節點N 0 ,及一個反或閘作爲一個邏輯運算元件,其中,藉由接收 該控制訊號及於節點N 〇所加入之訊號,輸出端點之電位 場維持於一個常數。 於第9圖之中,連接第一開關元件3 0之電源電壓端 點至節點N 〇之理由係顯示:沒有任何影響加諸於電 容器C之上,這是因爲節點N 1之電位場係維持於低準位 而不改變,即使第一及第二開關元件3 0及4 0因輸入訊 號而係交替導通/關閉。因爲假如控制訊號係高準位,則 節點N 〇變成低準位。 根據本發明之第二實施例,該輸出端點維持低準位, 然後,根據該輸入訊號而產生一個高脈波,因爲假如控制 訊號係低準位,則節點N 〇變成高準位。但是,假如控制 訊號係高準位,則該電路變成禁能的狀態,這是因爲反或 閘5 0之輸出變成低準位。 第10圖係說明根據本發明之第三實施例之脈波產生 14___ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I--I---------裝! —訂------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 41^896 A7 B7 五、發明說明(ί \) 裝置之方塊圖。 比較第9圖及第1 〇圖,其差異在於:一個藉由增加 反相器I V 8而反相控制訊號之訊號,及一個藉由增加反 相器I V 9而反相節點N 0訊號之訊號,分別輸入至一個 作爲邏輯運算元件之反及閘6 0。 根據本發明之第三較佳實施例,假如控制訊號係低準 位,該輸出訊號變成一個低脈波;同時,假如控制訊號係 高準位,則輸出訊號變成高準位,而與輸入訊號無關。 第11圖係說明根據本發明之第四較佳實施例之脈波 產生裝置之方塊圖。 比較第1 0及1 1圖,其差異在於:該控制訊號係直 接輸入至作爲邏輯運算元件之反及閘7 0之一端,及該控 制訊號通過一個包括三個反相器I V 1〇、I V 1 1及I V 1 6及電阻器R之延遲電路,而輸入至該反及閘7 0之 另一端。 根據本發明之第四較佳實施例,假如控制訊號係高準 位,該輸出訊號根據該輸入訊號而變成一個低脈波;同時 ,假如控制訊號係低準位,則不論輸入訊號爲何,輸出訊 號係變成高準位。 第1 2圖係說明根據本發明第五較佳實施例之脈波產 生裝置之方塊圖。 比較第1 1及1 2圖,其包括之差異爲:一個反及閘 8 0係作爲邏輯運算元件,該反及閘之一端點直接接收控 制訊號,而另一端接收通過一個包括反相器1 6及電阻器 15 本紙張尺度適用中國國家標準(^NS>A4規格<210 X 297公釐^ ---------裝·!1 訂------— 線 (請先間讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 41l?S9o at B7 五、發明說明(/^) R之延遲電路之控制訊號,以維持電位場爲常數,且該第 二開關元件4 0之接地電壓端點係連接至節點NO。 於第1 2圖中,連接第二開關元件4 0之接地電壓端 點至節點N 0之理由係顯示:沒有任何影響加諸於電容器 C之上,即使第一及第二開關元件3 Q及4 0因輸入訊號 而係交替導通/關閉。因爲假如控制訊號係低準位,則節 點N 0變成高準位。 根據本發明之第五較佳實施例,該輸出訊號係維持於 高準位,且然後,根據輸入訊號產生一個低脈波,因爲假 '如控制訊號係高準位,則節點N 〇變成低準位。但是,假 如控制訊號係低準位,則電路變成禁能狀態,因爲反及閘 8 0之輸出變成高準位,而不論輸入訊號爲何。 第13圖係說明根據本發明第六較佳實施例之脈波產 生裝置之方塊圖。 比較第1 2及1 3圖,其差異在於:邏輯運算元件9 0係反或閘,該反或閘之一個端點經由反相器I V 1 2而 接收控制訊號,且另一個端點接收通過一個包括反相器I V16及Iv13及電阻器R之延遲電路之控制訊號。 根據本發明之第六較佳實施例,假如控制訊號係高準 位,則輸出訊號因輸入訊號而變成一個高脈波;同時,假 如控制訊號係低準位,則輸出訊號不論輸入訊號爲何,皆 爲低準位。 第14圖係說明根據本發明第七較佳實施例之脈波產 生裝置之方塊圖。 本紙張尺度適用中囷國家標準(CNS)A4規格(210 X 297公釐〉 —----I I I I-----1 — It I 訂--------- (請先閱謓背面之注意事項再填寫本頁) A7 B7
412S9Q 五、發明說明(/Γ) 比較第1 3及1 4圖,其差異在於:該邏輯運算元件 1 0 0係爲一個反或閘,該反或閘之一個端點直接接收控 制訊號,而另一個端點接收通過一個包括反相器I V 1 4 及I v 1 6及電阻器R之延遲電路之控制訊號。 根據本發明之第七較佳實施例,假如控制訊號係低準 位,則輸出訊號變成一個高脈波;同時,假如控制訊號係 高準位,則輸出訊號變成低準位,而不論输入訊號爲何。 在觀看上述教示之後,許多本發明之修改及改變係可 能的。因此,應瞭解的是,在後附申請專利範圍之範疇中 ,本發明可以使用上述以外之方式實施。 ------------- --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中园國家標準(CNS)A4 .規格(210 X 297公釐)

Claims (1)

  1. A8 B8 C8 D8 4U)S96 六、申請專利範圍 1、 一種脈波產生裝置,其藉由接收一個第一控制訊 號而輸出一個脈波,該脈波產生裝置包含: 一個電壓準位控制裝置,其用以接收該第一控制訊號 ,且經由一第一節點而輸出一個第一電壓; 一個輸出準位變動裝置,其設置於該第一節點及一個 第二節點之間; 一個第一開關裝置’其用以施加一個高電壓至該第二 節點;及 一個第二開關裝置,其用以施加一個低電壓至該第二 節點; 其中,該脈波係藉由該第一控制訊號及於該第一節點 之電壓之邏輯運算而產生。 2、 如申請專利範圍第1項所述之脈波產生裝置,其 中,該高電壓係爲一個電源電壓,且該低電壓係爲一個接 地電壓。 3、 如申請專利範圍第1項所述之脈波產生裝置,其 中,該輸出準位變動裝置係至少爲一個電容器。 4、 如申請專利範圍第1項所述之脈波產生裝置,其 中,該第一及第二開關裝置之運算係由該第二控制訊號所 控制。 5、 如申請專利範圍第4項所述之脈波產生裝置,其 中,當該高電壓或低電壓藉由該第二控制訊號而施加至該 第二節點時,於該第一節點之電壓係被反相。 6、 如申請專利範圍第4項所述之脈波產生裝置,其 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 111 h I幽裝*---it訂!----線 C請先閱謂背面之注意事項#4窝本頁> 經濟部智慧財產局員工消费合作社印製 δ 9 α> 9 1 4 鍾08 六、申請專利範圍 中,當該第一開關裝置導通時,該第二開關元件係關閉; 且當該第一開關元件關閉時,該第二開關裝置係導通。 (請先閲讀背面之注意事項+¾寫本頁) 7、 一種脈波產生裝置,其根據接收一個第一控制訊 號而輸出一個脈波,該脈波產生裝置係包含: 一個電壓準位控制裝置,其用以接收該第一控制訊號 ,且經由一第一節點而輸出一個第一電壓; 一個輸出準位變動裝置,其設置於該第一節點及一個 第二節點之間; 一個第一開關裝置,其用以於該第一節點施加一個電 壓而至該第二節點; 一個第二開關裝置,其用以施加一個低電壓至該第二 節點; 其中,該脈波係藉由該第一控制訊號及於該第一節點 之電壓之邏輯運算而產生。 經濟部智慧財產局員工消費合作社印製 8、 如申請專利範圍第7項所述之脈波產生裝置,其 中,該第一及第二開關裝置兩者之操作係爲該第二控制訊 號所控制,當該第一開關裝置係導通,則該第二開關裝置 係關閉;當該第一開關裝置係關閉,則該第二開關裝置係 導通。 9、 一種脈波產生裝置,其藉由接收一第一控制訊號 而輸出一個脈波,該脈波產生裝置包含: 一個電壓準位控制裝置,其用以接收該第一控制訊號 ,且透過一個第一節點而輸出一個第一電壓; 一個輸出準位變動裝置,其設置於該第一節點及一第 2 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 419896 A8 § 六、申請專利範圍 二節點之間; 一個第一開關裝置,其用以施加一個高電壓至該第二 節點;及 一個第二開關裝置,其用以於該第一節點施加一電壓 而至該第二節點; 其中,該脈波係藉由該第一控制訊號及於該第一節點 之電壓之邏輯運算而產生。 1 〇、如申請專利範圍第9項所述之脈波產生裝置, 其中,該第一及第二開關裝置兩者之操作係爲該第二控制 訊號所控制,當該第一開關裝置係導通,則該第二開關裝 置係關閉;當該第一開關裝置係關閉’則該第二開關裝置 係導通。 ! ·— ί. —ί — I II - ------訂·! 線 (請先閱讀背面之注意事項^^:寫本頁) 經濟部智慧財產局員工消費合作社印製 3 本紙張尺度適用中國國家標準(CNS〉A4規格<210 X 297公釐)
TW088110839A 1998-06-29 1999-06-28 Pulse generating apparatus TW419896B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024818A KR20000003558A (ko) 1998-06-29 1998-06-29 펄스발생장치

Publications (1)

Publication Number Publication Date
TW419896B true TW419896B (en) 2001-01-21

Family

ID=19541337

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088110839A TW419896B (en) 1998-06-29 1999-06-28 Pulse generating apparatus

Country Status (5)

Country Link
US (1) US6211709B1 (zh)
JP (1) JP3567800B2 (zh)
KR (1) KR20000003558A (zh)
GB (1) GB2339095B (zh)
TW (1) TW419896B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732283B1 (ko) * 2000-12-29 2007-06-25 주식회사 하이닉스반도체 펄스 발생 회로
KR100568535B1 (ko) * 1999-08-13 2006-04-06 삼성전자주식회사 펄스 발생기
US6683740B1 (en) 1999-10-21 2004-01-27 Sony Corporation Architecture for a hard disk drive write amplifier circuit with damping control
AU2216501A (en) * 1999-12-28 2001-07-09 Mellanox Technologies Ltd. Duty cycle adapter
US6690098B1 (en) * 2000-01-31 2004-02-10 Litton Systems, Inc. Method and system for gating a power supply in a radiation detector
US7209307B2 (en) * 2003-03-27 2007-04-24 Sony Corporation Variable read output impedance control circuit for a magnetic media storage system
TWI308424B (en) * 2006-04-07 2009-04-01 Innolux Display Corp Clock-pulse generator and shift register
US8873270B2 (en) * 2012-12-14 2014-10-28 Palo Alto Research Center Incorporated Pulse generator and ferroelectric memory circuit
JP6622518B2 (ja) * 2015-08-28 2019-12-18 セイコーインスツル株式会社 電子時計
KR102394726B1 (ko) * 2015-10-26 2022-05-09 에스케이하이닉스 주식회사 내부전압생성회로
RU171416U1 (ru) * 2016-05-26 2017-05-30 Акционерное общество "Научно-исследовательский институт электронной техники" Генератор на кмоп транзисторах ультравысоких манипулированных по частоте гармонических колебаний
RU168665U1 (ru) * 2016-10-26 2017-02-14 Акционерное общество "Научно-исследовательский институт электронной техники" Устройство генерации частотно-манипулированных прямоугольных импульсов
RU170413U1 (ru) * 2016-11-08 2017-04-24 Федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный технический университет" (ВГТУ) Генератор частотно-манипулированных прямоугольных импульсов
US11824548B2 (en) * 2021-12-17 2023-11-21 Xilinx, Inc. Pulse generator for injection locked oscillator

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58151719A (ja) * 1982-03-05 1983-09-09 Sony Corp パルス発生回路
US4626705A (en) 1984-06-14 1986-12-02 International Business Machines Corporation Field effect transistor timing signal generator circuit
US5151164A (en) 1990-02-09 1992-09-29 The University Of Maryland Enhanced capillary zone electrophoresis and apparatus for performance thereof
EP0457347B1 (en) 1990-05-18 1997-01-22 Nec Corporation Semiconductor memory device
GB9204763D0 (en) 1992-03-05 1992-04-15 Philips Electronics Uk Ltd Signal processing arrangements
US5675560A (en) 1994-08-22 1997-10-07 Canon Kabushiki Kaisha Information recording/reproducing apparatus with function of seeking light beam to target position, and method therefor
JPH08329686A (ja) 1995-03-27 1996-12-13 Sony Corp 強誘電体記憶装置
US5623218A (en) * 1995-07-10 1997-04-22 Lg Semicon Co., Ltd. Address transition signal detecting circuit

Also Published As

Publication number Publication date
US6211709B1 (en) 2001-04-03
GB2339095B (en) 2003-06-11
JP3567800B2 (ja) 2004-09-22
KR20000003558A (ko) 2000-01-15
JP2000174597A (ja) 2000-06-23
GB9914937D0 (en) 1999-08-25
GB2339095A (en) 2000-01-12

Similar Documents

Publication Publication Date Title
TW419896B (en) Pulse generating apparatus
TW516271B (en) Power-on reset circuit for high density integrated circuit
TW381265B (en) Semiconductor integrated circuit having triple-state logic gate circuits
KR100408723B1 (ko) 반도체 메모리 소자의 파워-업 신호 발생장치
JP4874885B2 (ja) 半導体メモリ素子の信号伝達制御装置
TW293969B (zh)
TW422990B (en) SDRAM clocking test mode
JP2004096727A (ja) パワーオンリセット回路及びパワーオンリセット方法
US6101137A (en) Semiconductor memory device having delay locked loop (DLL)
US20070176650A1 (en) High-speed, low-power input buffer for integrated circuit devices
TW471223B (en) Timing signal generating circuit and variable timing delay circuit
TW452799B (en) Synchronous semiconductor memory device with a clock generating circuit
JP4263818B2 (ja) 半導体集積回路
KR100258418B1 (ko) 동기식의 dram 반도체메모리의 플립플롭을 사용한 데이터래치회로장치
TW308697B (en) Semiconductor memory device
JP4748841B2 (ja) 半導体装置
TW417250B (en) Semiconductor integrated circuit
TW490565B (en) Semiconductor integrated circuit device
JP3778398B2 (ja) 半導体メモリ装置の内部電圧制御回路
TW378324B (en) Boosting device and driving method thereof
TW462061B (en) Data transmission device
KR970076845A (ko) 반도체 기억 장치의 입력 회로
KR100303921B1 (ko) 반도체메모리소자의dll회로
TW502430B (en) Fuse latch having multiplexers with reduced sizes and lower consumption
TW313702B (zh)

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees