TW419810B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW419810B
TW419810B TW088107925A TW88107925A TW419810B TW 419810 B TW419810 B TW 419810B TW 088107925 A TW088107925 A TW 088107925A TW 88107925 A TW88107925 A TW 88107925A TW 419810 B TW419810 B TW 419810B
Authority
TW
Taiwan
Prior art keywords
circuit
semiconductor device
area
insulation
patent application
Prior art date
Application number
TW088107925A
Other languages
English (en)
Inventor
Minehiro Nemoto
Yasuyuki Kojima
Nobuyasu Kanekawa
Seigou Yukutake
Katsuhiro Furukawa
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW419810B publication Critical patent/TW419810B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76291—Lateral isolation by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

經濟部智慧財產局員工消費合作社印製 419 810 ' 4 a： ___B7五、發明說明（1 ) 技術領域 本發明關於將電路領域間作絕緣分離，且傳送電氣信 號之絕緣耦合器，或使用其之隔離器，及包含使用隔離器 之應用電路的半導體裝置。 習知技術 爲確保安全性，減低雜訊，有必要將多數電路間作電 氣絕緣分離時（1次側電路及2次側電路有必要絕緣時） ，習知係使用個別元件之變壓器或光耦合器，此一般稱爲 絕緣耦合器或隔離器。例如通信領域中，爲求公共性高之 網路設備之保護及終端裝置之保護，在網路與終端之境界 要求高絕緣性。爲確保高絕緣性，習知係使用通信用小型 變壓器等隔離器。又，計測，醫療等領域中，因對人體或 計測機器之安全性或對雜訊性之考慮，有必要將感測部與 信號波形處理電路等信號檢出部及信號處理部絕緣，而使 用隔離器作爲絕緣分離裝置。 變壓器絕緣時，受變壓器材料或構造之限制，和其他 個別元件比較，小型化有限制。因此，無法適合近年急速 發展之攜帶型終端裝置或卡片型介面裝置等小型，輕量化 之要求。又，和電晶體或電阻等其他各個元件比較價格高 ，爲小型化使用特殊材料時更導致價格上昇。 爲解決小型化，輕量化，低價格化之問題，可考慮使 用發光元件及受光元件組合成之光耦合器之隔離器。但是 ，光耦合器型隔離器之場合，元件構造上，溫度變化等外 1^------------裝 -------訂 --------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（2]〇χ297公爱） 經濟部智慧財產局員工消費合作社印製 419810 ： A7 ___B7_五、發明說明) 部特性導致電氣特性易變化’欲補正時需精密控制之補正 電路。另外，和一般之半導體裝置之製程不同之發光，受 光元件用特別製程爲必要。因此，一般爲高價，或將發光 ，受光元件與驅動，檢測’補正電路等之半導體裝置同時 製作有其困難。 作爲小型化’低價格化之目的，|量性隔離器被開發 。作爲構成絕緣層用之個別元件，電力用，或突波保護用 之陶瓷電容器爲周知者，使用其之信號傳送用電路稱爲容 量性絕緣放大器，或容量性絕緣耦合器。經由容量性絕緣 層傳送信號之傳送方法，一般使用PWM (脈寬調變）方 式。此方式爲從容量性絕緣耦合器等使用以前，被應用於 使用絕綠變壓器或光耦合器之隔離器。 數據機等回線介面應用，例如於USP4，75 7， 5 2 8 (以下略稱爲5 2 8專利）揭示使用容量性絕緣層 之單集成半導體化理念。又，雖非單集成電路，於特開平 7 - 3 0 7 7 0 8號公報揭示有3個容量性絕緣層及使用 其之數位PWM信號傳送之數據機應用電路方式。 隔離器，今後更要求小型，輕量，低價格化，由外觀 點而論習知技術有以下問題。 5 2 8專利以前之技術，具高耐壓特性之絕緣層，及 適合傳送輸入信號之波形之信號調變電路，及將接收之傳 送信號回復原信號之信號解調電路爲個別元件，將多數元 件搭載於同一封裝構成隔離器。因此，元件數多，組立工 程複雜，低成本化·爲問題。另外，多數元件模塑成1個， 11- 1 — II — — i · 11----— -Jut—-----1 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A.l規格（210* 297公爱） -5- 經濟部智慧財產局員工消費合作社印製 4 1 9 8 Ί Ο α7 __Β7五、發明說明& ) 就小型化而言有問題。 5 2 8專利中，使用單集成半導體之應用電路之回線 介面之構成理念，揭示有使用容量性絕緣層及PWM傳送 方法。其製造方法爲，在單集成半導體上形成介電體分離 製程之容量性絕緣層及PWM電路構成之絕緣耦合器，以 傳送音頻信號。但是，所揭示爲利用熱脈沖之絕緣開關控 制之相關技術，針對在單集成半導體基板上以何種方法構 成何種構造之絕綠層或控制電路，結果如何動作，有何種 效果等均未曾揭示。 特開平7 - 3 0 7 7 0 8號公報中，揭示有相對習知 1個傳送路徑使用2個絕緣層，以3個容量性絕緣層傳送 3個信號之電路構成。但是，並未揭示以何種動作傳送信 號。又，亦未揭示以該電路包含絕緣層予以單集成化之技 術。 〔發明欲解決之問題〕 習知使用變壓器或光耦合器作爲隔離器之場合，因實 裝元件數之多少或元件本身之構造，在符合市場要求之小 型化或低價格化上有限界》又，和使用變壓器之隔離器等 比較’使用可期待小型化之容量性絕緣層的隔離器被考慮 ’但容量性絕緣層或其傳送電路爲個別元件，在小型化上 有限界°另外’將其以多晶片模組構成時，模組之製造成 本高爲問題。’ 在單集成電路·曾揭示構成周邊電路及容量性絕緣層之 I Ϊ ^--I--!—！裝！---- 訂-----I---線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公g ) 附件 41 981 第88107925號專利申請案f 5中文說明書修正頁 A7 17 ;國89年10月修正 五、發明說明（4 ) (請先閲讀背面之注意事項再填寫本頁) 理念，但容量性絕緣層之具體構造或使用容量性絕緣層用 之電路’其配置等並未被揭示。因此，具體之實現方法或 構成未被明示’實現更加小型化，低價格化之具體技術未 被揭示。 本發明係爲解決上述問題，目的在於提供可實現小型 化’或低價格化，且具高絕緣性之容量性絕緣層，及使用 該容量性絕緣層之單集成隔離器I C，及應用電路I c » 又，本發明係提供將容量性絕緣層或其控制電路，及 周邊應用電路構成於1個半導體晶片內，且於絕緣分離領 域間實現高耐壓性能之配置方法。 本發明提供將單集成隔離器構成之半導體裝置實裝於 I C封裝之能實現高耐壓性能的設計技術。 〔解決問題之方法〕 經濟部智慧財產局員工消費合作社印製 本發明之半導體裝置，1個半導體晶片係具有：電路 領域，及電連接於電路領域之多數第1端子電極及多數第 2端子電極，及在多數第1端子電極與多數第2端子電極 之間作電氣分離之同時|在第1端子電極與第2端子電極 之間傳送信號的絕緣分離領域。依此，半導體裝置具有絕 緣性，且可小型化。本發明之半導體裝置，係利用SOI (砂 在絕緣器上，Silicon on Insulator )基板，或介電體分離基板及溝技術 產生之絕緣分離溝，將多數電路領域間作電氣絕緣分離。 又，電路領域間之信號傳送裝置，可利用使用絕緣分離溝 之高耐壓容量，或使用層間絕緣膜之高耐壓容量，及使用 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印則私 4 19 810 、 A7 ___________ B7 五、發明說明<b ) 配線及層間絕緣膜之變壓器等。 本發明之半導體裝置實際構成，實現小型化，低價格 化’及高耐壓性能之重點可歸納如下。 (1 )將絕緣分離之多數電路領域及隔離器單集成化 之半導體裝置之晶片佈局中，使在半導體裝置之所有部分 可得必要之耐壓性能般，除電路領域間之絕緣分離之外， 在半導體裝置之支持基板部分與電路領域間之絕緣分離亦 可得必要之耐壓性能般系以絕緣分離。 (2 )上述半導體裝置之晶片佈局時，使互爲絕緣分 離之電路領域之佔有面積相等地設計，電路領域間即使施 加高電壓，其電壓分擔亦相等。 (3 )上述半導體裝置之晶片佈局中，互爲絕緣分離 之電路領域之佔有面積互異時電路領域間施加高電壓所生 電壓分擔不均’可藉由使電路分離之絕緣分離溝之構成依 電路面積變更而予以消除。又，在電路領域內部設以絕緣 分離溝包圍之未供電領域，於電路領域之外部新設調整用 之供電領域’於半導體裝置外部連接外接容量。或者將上 述倂用以消除電壓分擔不均之現象。 (4 )上述半導體裝置之晶片佈局中，由絕緣膜露出 之端子之中’耐壓必要之端子電極間之距離，設爲不致引 起絕緣破壞之値。即，除半導體裝置內部之外，於半導體 裝置外部亦佈局爲可得必要之耐壓。 (5 )上述半導犟裝置中，封裝時，端子電極與引線 間電連接之接合導線，及由絕緣膜露出之半導體裝置之一 I I-----!11-裝 — ---I I 訂-------I 1 (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） -8 - 經濟部智慧財產局員工消費合作社印製 4 19 810 A, ________B7__ 五、發明說明6 ) 部分（接合焊墊開口部或半導體晶片之終端部等）之距離 ，設爲不致引起絕緣破壞之値。 (6 )在實裝上述半導體裝置之封裝中，絕緣分離必 要之引線間之距離設爲不致引起絕緣破壞之値。具體言之 爲，絕緣分離必要之內引線間之距離，或承載內引線及半 導體裝置之支持焊墊間之距離，由封裝引出之外引線間之 距離，係設爲在必要之耐壓下不致引起絕緣破壞之値。當 然，端子部設計爲較半導體內部之耐壓値爲高，以充分發 揮元件之性能。 依本發明，將絕緣分離之多數電路領域及隔離器予以 單集成化形成之半導體裝置可予以I C.封裝化，提供爲實 際可使用之形態。又，本發明之半導體裝置應用於通信領 域之數據機電路或內藏數據機電路之終端裝置時，該電路 或裝置可小型化。又，本發明之半導體裝置，不只通信領 域，亦可應用於計測或醫療領域。例如，用於各種感測器 與信號處理電路間之絕緣分離時，，可提昇耐雜訊，或對 人體之安全性。 〔發明之實施形態〕 圓1爲本發明一實施例之半導體裝置之構造之模式圖 。半導體裝置由1個半導體晶片1構成，大略區分成由1 次側電路領域2，2次側電路領域3，使該電路頜域電氣 絕緣分離，且傳送信號之隔離器領域4構成。各領域形成 於半導體晶片之單'晶半導體領域，各半導體領域，係藉使 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公f ) -9- ''1 — — I I I I I t I ^ ·1111111 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 19 810 A7 ___R7 -_ 五、發明說明6 ) 用氧化矽等絕緣體之絕緣分離溝作電氣分離。圖1中’ 1 次側電路領域2以絕緣分離溝6 a包圍’ 2次側電路領域 3以絕緣分離6 b包圍。又’隔離器領域4以絕緣分離 6 d包圍=隔離器，係使用以配線3 2及層間絕緣膜及半 導體領域3 0構成之平板形高耐壓電容器2個構成1個隔 離器，實施例中合計安裝3個隔離器’ 1次側電路領域2 ，2次側電路領域3，隔離器領域4以絕緣體6 c包圍， 俾使位於各領域周圍之半導體領域8 ’與由切片露出之半 導體晶片之最外周矽領域3 3之間作絕緣分離。圖中’使 各領域分離之絕緣體設爲1條溝，但高絕緣耐壓必要時可 以多數絕緣分離溝成。本實施例中’本實施例中，1次電 路領域2與2與2次電路領域3之間必要之絕緣分離耐壓 爲3 0 0 0 V，分離溝1條之耐壓能力爲1 Ο 0 V，1次 電路領域2以1 5條絕緣分離溝6 a包圍得1 5 0 OV之 耐壓，2次電路領域以1 5條之絕緣分離溝6 b包圍得 1 5 0 Ο V之耐壓，隔離器領域4以1 5條之絕緣分離 6 d包圍得1 5 0 0 V之耐壓，因此可得各領域間 3 0 0 0 V之耐壓。另外，包圍構成隔離器領域4之高耐 壓電容器之絕緣分離6 e，有必要使周圍與電容器部作電 氣分離，只需1〜2條絕緣分離溝6 e即可。例如，於電 路領域內部，將以η型MOSFET及p型MOS FET 構成之CMOS，使用1條絕緣分離溝包圍η型 MO S F Ε Τ佔用之部分’則可防止自鎖（latch-up)現象 。本實施例中，絕'緣分離溝6 ’區分爲高絕緣分離耐壓必 本纸張尺度適用中國國家標準（CNS)Al規格（210 * 297公釐） -10- '. — — — — — — *-------^ ------JI — (請先閱讀背面之泛意事項再填冩本頁) 經濟部智慧財產局員工消費合作社印製 4 19 310 A7 _____B7_______ 五、發明說明fe ) 要部分，及較低絕緣分離必用部分，改變分離溝之數目。 形成有此種半導體晶片之半導體基板，爲得高絕緣耐 壓，係使用介電體分離基板或S〇I ( Silicon on Insulator )基板。於半導體晶片1 ，1次電路領域2與2次電路領 域3，係以其間挾持隔離器領域4配置，可確實作電分離 。另外，1次電路領域與2次電路領域之間，信號經由隔 離器領域4傳送。信號輸出入用端子電極之多數接合焊墊 5，在1次電路領域2之側與2次電路領域之側，係分別 設於各電路領域內.圖中未示，1次電路領域2之側及2 次電路領域3之側之接合焊墊5，分別電連接於1次電路 領域及2次電路領域3。因此，1次電路領域2之側之接 合焊墊5 a與2次電路領域3之側之接合焊墊5 b之間， 介由隔離器領域4作電氣絕緣分離之同時，介由隔離器領 域4傳送信號。接合焊墊5，於矩形狀半導體晶片1之周 邊部，沿矩形之對向2邊配列。因此，1次電路領域2之 側之接合焊墊5 a與2次電路領域3之側之接合焊墊5 b ，係挾持隔離器領域4，又，挾持1次電路領域2與2次 電路領域3，於半導體晶片上分離配置。因此，在1次電 路領域2之側之接合焊墊與2次電路領域3之側之接合焊 墊之間可得必要之絕緣耐壓。又，1次電路領域2之側之 接合焊墊_5 a與2次電路領域之側之接合焊墊5 b之間之 距離7，係設爲在隔離器領域4之耐壓以下在1次電路領 域2之側之接合焊墊5 a與2次電路領域3之側之接合焊 墊5 b之間不致引·起絕緣破壞之尺寸距離。此乃因，接合 --- ------I-----^------1 I ^« — — — — —1 — (請先閲讚背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -11 - 經濟部智慧財產局員工消費合作社印製 4 19 810 Δ7 ____B7______ 五、發明說明6 ) 焊墊部5於各電路領域爲唯一，爲從絕緣分離體突出，故 絕緣破壞電壓不由半導體裝置之絕緣體之耐壓決定，而由 包圍半導體裝置之環境（例如模塑材或大氣等）來決定。 如上述本本實施例之特徵爲，在1個半導體晶片內將互爲 絕緣分離之多數電路領域，及保持該電路領域間之絕緣分 離，僅傳送信號之隔離器集積而成。結果，依本實施例， 可實現於電路領域間具高絕緣性，且小型化爲可能之半導 體裝置。因此，可實現隔離器之小型化及低價格化。 圖2爲圖1之本發明之1實施例之略斷面構造。本實 施例中，爲使用S 0 I基板1 1之例。本實施例，係由支 持基板9 ，埋入絕緣層1 〇，電路領域2，3，絕緣分離 溝6，隔離器用電路領域3 0，層間絕緣膜3 1，及配線 3 2等構成。又，各電路領域內之元件群省略其記載。1 次電路領域2，係藉S Ο I基板之埋入絕緣層1 〇及以絕 緣體埋入之絕緣分離溝6 a，層間絕緣膜3 1，和其他領 域作電氣絕緣分離。同樣地，2次電路領域3係藉S Ο I 基板之埋入絕緣層1 0及以絕緣體埋入之絕緣分離溝6 b ，層間絕緣膜3 1，和其他領域作電氣絕緣分離。將電路 領域作電絕緣分離，且傳送信號之隔離器4，係將層間絕 緣膜3 1及配線3 2，隔離器用半導體領域3 0 a，及包 圍隔離器用半導體領域之絕緣分離溝6 e構成之平板形高 耐壓電容器1 3，層間絕緣膜3 1及配線3 2，隔離器用 半導體領域3 CTb，及將2個包圍隔離器用半導體領域之 絕緣分離6 f形成_之平板形高耐壓電容器1 3串接，再將 本紙張尺度適用中國國家標準<CNS)A4規格（2]0 X 297公g ) -12- -'1------I---------II 訂------- (請先閱讀背面之;i意事項再填寫本頁) 經濟部智慧时產局員工消費合作社印$衣 981 0 a： ___ B7 五、發明說明纟o ) 之以絕緣分離6 d包圍般構成。如上述，藉由埋入各電路 領域之絕緣層1 0及絕緣分離6，及以層間絕緣膜3 1包 圍之構造*即使於1次電路領域2與2次電路領域3之間 施加高電壓，亦可保持電路領域間之電絕緣。又，如圖1 所述，高絕緣分離耐壓必要時，分領域分離用之絕緣分離 溝數多以多數條構成。圖2中各絕緣分離溝以1條檫記， 但是，例如各領域間必要之絕緣分離耐壓爲3 0 Ο 0 V， 絕緣分離溝1條之耐壓爲1 0 0 V，則包圍1次電路領域 之絕緣分離6 a，包圍2次電路領域之絕緣分離溝6 b， 包圍隔離器之絕緣分離溝6 d分別以1 5條絕緣分離溝構 成。此處，考慮於1次電路領域及2次電路領域施加高電 壓時，各半導體領域成爲何種電位，在1次電路領域2與 2次電路領域3之間施加高電壓時，支持基板9之電位， 因挾持埋入絕緣層1 0，位於1次電路領域2與2次電路 領域3之中間，故成爲施加電壓之約一半電位。同樣地， 位於包圍1次電路領域2之絕緣分離溝6 a與包圍2次電 路領域3之絕緣分離溝6 b間之半導體領域8 |亦爲施加 電壓之約一半之電位。此處，半導體晶片切片時，晶片端 面露出，支持基板9與最外圍矽領域3 3短路之事可能發 生，故支持基板9之電位與晶片表面之最外周矽領域3 3 視爲同電位乃妥當之事。最外周矽領域3 3之電位與各電 路領域間之半導體領域8之電位，當電路領域之浮遊容量 不同時，將產生電位差，因此將各電路領域之外周之半導 體領域8與半導體·晶片之最外周矽領域3 3以絕緣分離溝 wllil — — — — — — — · I I I I---^0 — — — — — — ! (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A.l規格（210 X 297公釐） -13- 經濟部智慧財產局員工消費合作社印^1 4 19 810 a? ________ B7___五、發明說明（η ) 6 c作用絕緣分離。如此則在1次與2次電路領域間施加 電壓時，不只隔離器1 2，半導體裝置之所有部分將分擔 電壓，故在半導體裝置之任何部分，需爲在設計之耐電壓 以下不致引起絕緣破壞《又，與各電路領域電連接之接合 焊墊5之部分，爲絕緣分離之電路領域中唯一從絕緣分離 體露出者，故需爲在半導體領域內部之耐電壓以下不致引 起絕緣破壞之距離7。即，不只半導體裝置內部，包含外 部亦需考慮在設計之耐壓以下不致引起絕緣破壞》 如以上說明般，依本實施例可得具高絕緣性，小型化 之內藏有多數電路領域及隔離器之單集成半導體裝置。又 ，本實施例之半導體裝置，不需特別之半導體製程或組立 工程，可以一般製程製造，可實現低價格化。 圖3爲本發明之半導體裝置內藏之容量性隔離器之電 路構成之1實施例之模式圖》以此圖簡單說明隔離器之傳 送方式。 隔離器4係由：驅動部1 4，及高耐壓電容器1 3以 2個串接，且構成2個傳送路徑之合計4個高耐壓電容器 構成之傳送部，及接收部1 5構成。驅動部1 4及接收部 1 5互爲電絕緣，具有分別連接獨立電源用之電源端子 16 ’ 17，及接地端子18，19。傳送之信號，係輸 入驅動部1 4之輸入端2 0，藉由驅動部轉換爲驅動電容 器1 3之一方端子之互補型2個信號波形。經由電容器 1 3傳送之信號由接收部1 5檢出，回復方與輸入波形同 等之信號。藉此種構成，可於輸入間實現高絕緣特性，同 ^ — J — — — — * I I----->lfllllll (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS)Al規格（210 X 297公爱） -14- 4 彳 9 81 Ο 經濟部智慧財產局員工消費合作社印製 Β7 五、發明說明（12 ) 時僅將信號成分傳至輸出側。本實施例中，使用脈沖傳送 方式，但亦可使用公知技術。 圖4之實施例爲，以變壓器2 2取代電容器形成於半 導體晶片上之例。本實施例之隔離器領域4，係由信號調 變電路14，變壓器22，及信號解調電路1 5構成。變 壓器2 2，係使用多數配線2 3及半導體裝置之多層配線 技術形成。至此主要以使用高耐壓電容器之容量性隔離器 作說明。但只要是形成於同一半導體晶片上可得同樣效果 者，不限於本實施例所示使用電容器之隔離器。 圖5爲容量性隔離器使用之電容器形成於半導體裝置 之一實施例。SOI基板1 1係由支持基板9及埋入絕緣 層10，絕緣分離溝6構成。藉絕緣分離溝6使1次電路 領域2，電容器1 3，2次電路領域3互相絕緣分離。本 實施例之高耐壓電容器2 6，係以使半導體領域2 7，半 導體領域2 8，1次電路，2次電路作絕緣分離用之 S 0 I基板之絕緣分離溝6構成。即，以絕緣分離溝6用 作爲電容器之介電體。如此形成之高耐壓電容器2 6係經 由信號之調變/解調電路及配線連接絕緣分離之電路領域 2，3。使用絕緣分離溝6形成電容器時，形成高耐壓電 容器26時不需特別製程。又，SOI基板或於SOI基 板形成絕緣分離溝6之工程，亦爲最近之L S I或功率 I C使用之一般半導體製程。依本實施例，形成電容器不 產生製造成本，可實現高絕緣性，小型化。 圖6爲容量性隔離器使用之電容器形成之另一實施例 ---------— 1' 裝 ----訂-----* 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用t國國家標準<CNS)A1規格（210x297公t ) •15- 經-部智慧財產局員工消費合作社印製 4 1 9 81 Ο Α7 ------------五、發明說明（13 ) 。本實施例中使用介電體分離基板2 5，但亦可使用圖5 說明之SO I基板1 1。1次電路領域2，電容器1 3， 2次電路領域3，係介由絕緣分離膜2 4互相絕緣分離。 本實施例之平板形高耐壓電容器29，係由半導體領域 30，LS I之多層配線之層間絕緣膜3 1，配線32構 成。因此，本實施例之場合，高耐壓電容器2 9形成時完 全不需特別製程。 又，平板形高耐壓電容器2 9之製程，係和1次電路 領域2及2次電路領域3作絕緣分離時必要之介電體分離 基板2 5或SO I基板1 1之製程無關，故基板種類可用 任何種。又，高耐壓能力必要時1使用溝構造之電容器中 ，隨絕緣分離溝之增加，絕緣分離領域亦增大，將導致隔 離器領域之增大。但是平板形電容器可以加厚層間絕緣膜 來提昇耐壓能力。因此，高耐壓能力必要時，和圖5之具 溝構造之電容器2 6比較，可更容易實現小型化，低價格 化。 圖7爲本發明另一實施例之半導體裝置之構造之模式 圖。半導體裝置1由1個半導體晶片1構成，大分爲1次 電路領域2及2次電路領域3構成。和圖1之實施例之不 同爲，絕緣分離之電路領域2，3之中，隔離器4之電路 分割爲1次電路側及2次電路側，將隔離器領域配置於1 次電路領域2及2次電路領域3。依本構成，可使高耐壓 絕緣分離必要之部分和電路領域之絕緣分離部共通化’可 削減包圍隔離器之'絕緣分離領域之佔有面積。依此，當高 — !1 ------^>— — — — — 1! ^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A.i規格（210x 297公釐〉 -16- 經濟部智慧財產局員工消費合作社印製 419 810 at ______Β7_______五、發明說明纟4 ) 耐壓化使絕緣分離溝佔有面積變大時，晶片面積之縮小有 效達成，成本之減低有效。又，1次電路領域2之端子電 極與2次電路領域3之端子電極之間之距離7，設定爲可 得必要之絕緣耐壓之距離即可，不必如圖示般端子電極並 列1列。 圖8爲本發明之一實施例之晶片端面之斷面模式圖。 如圖2說明般，於1次電路領域與2次電路領域之間施加 高電壓時，支持基板Ρ之電位成爲接近1次電路領域及2 次電路領域之中間之電位。半導體晶片切片時，晶片端面 呈露出，支持基板9與最外周矽領域3 3短路之事有可能 發生，故支持基板9之電位與晶片表面最外周矽領域3 3 有必要視爲同電位。另一方面，接合焊墊開口部3 4爲從 以絕緣體包圍之半導體領域唯一露出之部分。因此，最外 周矽領域3 3之端部與接合焊墊開口部3 4之間，及最外 周矽領域之端部3 3與接合導線3 5之間需爲施加電壓之 約1 / 2左右之耐壓。最外周矽領域3 3與接合焊墊開口 部間之最小距離3 6，及最外周矽領域3 3之端部與接合 導線3 5間之最小距離3 7需設定爲，包含晶片之模塑材 之電氣特性所決定耐壓大於晶片內部之絕緣分離領域之耐 壓。如此般將最外周矽領域與接合焊墊開口部間距離或最 外周矽領域與接合導線間之距離設爲必要耐壓以上，則不 必使用導致成本上昇之特別封裝或封裝之模塑材料等。 圖9爲本發明另一實施例之半導體裝置之構造模式圖 。半導體裝置1电1個半導體晶片1構成，可大別爲由1 --'fi — — — ！-裂 i ! 1 I — 訂 ϊ ! I — - (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS)A4规格（210 Χ 297公釐） -17- Α7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（5 ) 次電路領域2，2次電路領域3構成。又，1次電路領域 2以多數絕緣分離溝4 0包圍，2次電路領域3以多數絕 緣分離溝4 1包圍。圖中雖省略，但例如1次側與2次側 之間必要之耐壓爲3 Ο Ο Ο V，絕緣分離溝之耐壓1條爲 1 0 0V之場合，包圍1次電路領域2之絕緣分離溝4 〇 最低爲15條’同樣包圍2次電路領域3之絕緣分離溝 4 1最低爲1 5條。又，考慮與半導體裝置之基板基板短 路而將晶片最外周半導體領域3 3與位於各電路領域外側 之半導體領域8予以絕緣分離時，以絕緣分離6溝6 c包 圍包含1次，2次電路領域。又，本圖中，如圖7說明般 ，將傳送裝置之隔離器部分分割爲1次側電路3 8及2次 側電路39，且省略其標記。如圖示，一般而言1次電路 領域2之佔有面積與2次電路領域3之佔有面積不同之情 況較多。 圖10爲圖9之略斷面構造圖。1次電路領域2及2 次電路領域3係和其他領域作電氣絕緣分離，但在電路上 會有些許寄生容量結合，但是，1次電路領域2與支持基 板9之間1因埋入絕緣層1 0於電路領域與支持基板間形 成寄生容量4 4。同樣於2次電路領域3與支持基板9之 間亦形成寄生容量45。此時，藉該寄生容量44 ’ 45 及支持基板9使1次電路領域2與2次電路領域連接。又 ，藉使1次電路領域與2次電路領域作絕緣分離之絕緣分 離溝4 0，4 I，形成寄生容量4 6，4 7，1次電路領 域與2次電路領域-被連接。各電路領域之佔有面積不同時 illllllilllf — - f I I — i I I ^ «— — — — — — I— {請先間讀背面之注意事項再填寫本頁) 本紙張又度適用中國國家標準（CNS)Ai規格（2〗0 X 297公釐） -18- 4 19 810 - ^ A7 經濟部智慧財產局員工消費合作社印*J^ ______B7五、發明說明纟6 ) ，1次電路領域2與支持基板9間之容量4 4 ’及2次電 路領域3與支持基板9間之容量4 5亦互異。面積越大容 量値亦變大。又，使各領域間絕緣分離之絕緣分離溝4 0 ，4 1產生之寄生容量，因電路領域之面積越大包圍電路 領域之周邊長亦變長而變大。因此’ 1次電路領域之面積 大於2次電路領域之面積時，各寄生容量之容量値成立以 下之關係。 (1次電路領域2與支持基板間之容量44) > (2 次電路領域與支持基板間之容量45)。 (1次電路領域2之絕緣分離溝寄生容量4 6 )> ( 2次電路領域3之絕緣分離溝寄生容量4 7 ) 此處，1次電路領域施加高電壓，2次電路領域接地 之場合，1次電路領域與支持基板間之容量4 4大於2次 電路領域與支持基板間之容量4 5，因此，理想上爲施加 電壓之1/2之支持基板9之電位，將成爲高於1/2之 電位，而有必要加厚S 0 I基板1 1之埋入絕緣層厚1 0 以提昇耐壓性能。同樣，因絕緣分離寄生容量4 6，4 7 有偏差，因此，理想上各絕緣分離4 0，4 1分擔之電壓 爲將施加電壓以絕緣分離溝之數目分割之電壓•但寄生容 量小之2次電路領域之絕緣分離溝41之分擔電壓變高。 因此，未躲取任何對策時，電路領域與支持基板間之耐壓 或絕緣分離溝之耐壓，需設爲分擔電壓之最高値。以下以 圖9及圖1 0說明解決該問題點之方法。 解決該寄生容量不均等問題之第1方法爲，如圖9所 --1---1! — 1!裂！ —訂·---In--線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS>A.i規格（210 X 297公g ) -19- 419810 A7 經濟部智慧財產局員工消費合作社印製 ___B7 _五、發明說明（7 ) 示將1次電路領域2及2次電路領域3之面積設爲相等。 依此方法，各電路領域形成之容量値相等，圖1 〇之 so I基板1 1之埋入絕緣層1 〇之厚度可設爲1次電路 領域與2次電路領域間之必要耐壓之1 / 2耐壓値，因此 ，可設爲必要最小限之厚度=又，絕緣分離6之分擔電壓 亦均等，故可設爲必要最小限之値。因此，埋入絕緣層之 膜厚增大或絕緣分離溝領域之增大導致之成本上昇可抑於 最小限。另一方面，1次電路領域之面積與2次電路領域 之面積大不相同時，面積均等化伴隨產生之不要電路領域 變大，導致晶片面積增大。因此，實際適用時，比較電路 面積均等化之優缺點，有利之場合適用爲較好。 寄生容量之不均等問題之解決第2方法爲，以電路領 域之面積不同爲前提 > 對寄生容量引起之電壓分擔不均等 採取消除對策，以下以圖9及圖1 〇說明η個對策。 於圖9，爲消除絕緣分離溝4 0，4 1之分擔電壓不 均等，只要強化電路領域面積小之絕緣分離溝之耐壓即可 。本實施例中，1次電路領域2與2次電路領域間之必要 耐壓爲3000V，絕緣分離溝1條之耐壓爲100V ’ 理想上必要之絕緣分離溝數爲各電路領域1 5條’合計 3 0條。但是，分絕緣分離寄生容量不同’包圍電路面積 大之1次電路領域2之絕緣分離溝4 0之1條分擔之電壓 低於1 0 0 V，包圍電路面積小之2次電路領域之絕緣分 離溝4 1之1條分擔之電壓大於1 0 〇V ’致引起絕緣破 壞。1次電路領域2與2次電路領域3之面積比爲1 : 2 本纸張尺度適用中國國家標準（CNS)Al規格（2】0 X 297公釐). 20 - ^ -----^ -- - - ----^«— — — — — 1--^ (請先閱讀背面之注意事項再填寫本頁) 4 19 810 A7 經濟部智慧財產局員工消費合作社印製 __B7___五、發明說明彳8 ) 1施加之電壓爲3 0 0 0 v，2次電路領域之周邊長設爲 4 (縱1，橫1) ，1次電路領域之周邊長爲6 (例如縱 1，橫2)。此時，包圍1次電路領域2之絕緣分離40 之分擔耐壓爲84 · 3V〜86 . IV (即使包圍相同電 路領域之絕緣分離溝，接近電路領域內周部之絕緣分離溝 因周邊長較短，寄生容量變小，分擔電壓變大），包圍2 次電路領域3之絕緣分離溝4 1之分擔電壓爲1 1 3 . 2 V〜1 1 6 . 5V，2次電路領域之絕緣分離溝之分擔電 壓成爲耐壓能力以上之値。因此，2次電路領域3之絕緣 分離溝數增加5條成爲合計2 0條，如此則絕緣分離溝1 條之分擔電壓爲9 6 . 5，可抑制於耐壓以下。當然，減 少分擔電壓低之1次電路領域2之絕緣分離溝4 0之數， 即可在1 ，2次電路領域間之必要之絕緣分離溝之總數（ 此情況爲3 0條）不增加下，所有絕緣分離溝可分別設爲 不超過其耐壓値之値。例如先前例中，1次側爲1 5條， 2次側爲2 0條，合計3 5條爲必要。因1次側之分擔電 壓低，設爲1 1條，2次側設爲2 0條，合計可抑制於 3 1條。依此，即使電路領域面積不同時，絕緣分離溝之 佔有面積不增加，晶片面積增加導致之成本上昇可抑制。 以下，說明電路領域與支持基板間容量不均等造成之 分擔電壓'不均等之解消之2個方法。首先，第1方法爲， 如圖9所示’在電路面積大之1次電路領域2設以絕緣分 離溝6 g包圍之未供電領域，以減少1次電路領域與支持 基板間之容量之方法。以下具體說明之，1次電路領域2 _本紙張&度適用中國國家標準（CNS)A.l視格（210 * 297公餐) 7" Μ I ---11 — 1 11-----^» — — — — 1 —--^ (淆先閱讀背面之注意事項再填寫本頁) 4 1 9 81 〇 a? B7 經濟部智慧財產局員工消費合作社印製 五、發明說明彳9 ) 或2次電路領域3，圖9雖省略，但實際上集積有 MO S F E T等半導體元件。此場合下，各半導體領域之 電位固定爲電源電壓或接地電位。因此，各半導體領域與 S Ο I基板之支持基板9之間有寄生容量。如已述般，各 寄生容量依半導體領域之佔有面積成比例變大。爲減少寄 生容量，於電路領域內部未接電源電壓或接地電位，即， 以絕緣分離溝6 g形成電氣浮動之領域4 2。如此則，以 絕緣分離6 g包谓之浮動領域，即未供電領域4 2，因未 直接電連接1次電路領域，故未供電領域4 2之佔有面積 以支持基板9及埋入絕緣層1〇形成之寄生容量分係由原 來之1次電路領域2之寄生容量除去，更正確言之爲，未 供電領域4 2及支持基板9產生之寄生容量，係與包圍未 供電領域4 2之絕緣分離溝6 g引起之微少寄生容量串接 1故爲幾乎可忽視之微小寄生容量値。視爲未供電領域之 對支持基板容量不存在。此種未供電領域，可令接合焊墊 之下4 3或電路之間隙等，沒有電路，不必供電之領域設 爲浮動電位而實現。如此，則在不變更電路面積下可減少 1次電路領域與支持基板間之容量4 4，將之設爲和2次 電路領域與支持基板間容量4 5相同之値。依本方法，電 路面積不同產生之電壓分擔不均等，在不增加晶片面積之 下可解消’故晶片面積增加伴隨之成本上昇可抑制。當然 ，晶片面積有餘裕時，新設絕緣分離溝6包圍之供電領域 ’藉由與電路面積小之2次電路領域3作電連接，來增大 2次電路領域與支持基板間之容量以保持電壓分擔之平衡 I I I I —IJII — 1裝.---— 11訂. — 111—11·線 (請先閲讀背面之ii意事項再填寫本頁) 本紙張尺度適用中囵國家標準（CNS)A4規格（210x297公釐〉 -22- 經濟部智慧財產局員工消費合作社印*'1衣 4 1 9 81 0 a： _ Β7 五、發明說明έο ) 即可。 電路領域與支持基板間容量不均造成之電壓分擔不均 之解消第2方法爲’在半導體晶片外側於各電路領域之接 地端子電極與支持基板之間連接外加容量，以外加容量之 容量値決定電壓分擔之方法。如圖1 〇所示，例如，外加 遠較電路領域與支持基板間之容量爲大之容量4 8，則支 持基板之電壓由外加容量4 8之容量比決定。依本方法之 場合，相較於先前設定供電，未供電領域之方法，電路領 域與支持基板間之容量可控制爲較大。又，因外加容量 4 8 ’使電路領域與支持基板間之容量變大，隔離器間之 串訊減少，耐雜訊性提昇爲其優點。 以上’以3個例說明電路領域面積不均引起之電壓分 擔不均之問題之解決方法，但亦可將各個組合之採取對策 亦可得有效結果。 圖11爲本發明之半導體裝置內藏之容量性隔離器之 電路構成之一實施例之模式圖。隔離器4由驅動部1 4， 電容器13及接收部15構成。驅動部14及接收部15 需互爲電絕緣，故備與各別獨立之電源連接用之電源端子 16 ’ 17 ’ 18，19。本實施例中，隔離器之驅動部 1 4附近之電源與接地間連接容量4 9。以互補型信號傳 送’驅動部1 4基本上以反相器構成。因此，傳送信號之 上昇或下降邊緣產生大之電流峰値。該電流峰値不只成爲 驅動部1 4，亦爲外側電路之雜音源。但是，藉由驅動部 1 4附近之電源與·接地間連接容量4 9，藉電源配線電阻 本紙張尺度適用中國國家標準（CNS)A.l規格（2】〇x 297公复） -23- -I--I--- ------I ^i — ί — — ! ^ (請先閲讀背面之注意事項再填寫本頁)
4 19 810 ： ^ 五、發明說明（21 ) 5 0與容量4 9形成濾波器。又，藉由容量4 9可作爲電 池功能’則隔離器之送信放大器所產生電流波形之於電源 焊墊部之峰値電流之低減效果可達成。因此，焊墊部之雜 訊減少，及對其他電路之雜訊影響減低，耐雜訊性能之提 昇極有效。又，在圖1 〇說明之電路面積不均之解消用之 調整電路領域形成本發明之容量，則可兼顧分擔電壓之平 衡化及雜訊之低減。 圖12爲圖1，圖7，或圖9之本發明半導體裝置1 之一實施例之實施形態之斜視圖（一部分爲斷面圖）。模塑 爲S Ο P (小外型包裝，Small Outline Package )型封裝，圖中爲方便 觀察將半導體裝置放大，斷面簡略化表示。引線框之支持 焊墊54上搭載本發明之半導體晶片1。半導體裝置之1 次電路領域2，係A /或金等接合導線3 5 a將接合焊墊 5與引線5 2 a之間連接，與半導體裝置之外部作電連接 。同樣2次電路領域3亦藉接合導線3 5 b將接合焊墊5 與引線5 2 b之間連接，與半導體裝置外部作電連接。如 此般以接合導線3 5電連接引線5 2之本實施例之半導體 裝置，藉樹脂等模塑材7 2塑模。在連接1次電路領域2 之引線5 2 a與連接2次電路領域之引線5 2 b之間施加 高電壓。於半導體裝置1內部藉埋入絕緣層1 0等絕緣分 離體作絕緣分離。半導體裝置之支持基板9，爲施加電壓 之約1/2電位，支持焊墊之電位亦爲施加電壓之約2/ 2。因此，1次引線52a與2次引線52b之間施加電 壓時，除引線5 2 a〜引線5 2 b之間之外，半導體裝置 ΙΪ I--------^ ---- -- ^*1--I 1^ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印*''衣 本纸張K度適用中國國家標準<CNS)A4規格（210 X 297公釐> -24 - 4彳98】〇 A7 B7 ff til 五、發明說明（22 ) (请先閱讀背面之注意事項再填寫本頁) 1之1次電路領域2〜2次電路領域3間，電路領域〜支 持基板9間，1次接合導線35a〜2次接合導線35b 間’接合導線3 5〜支持基板9間，支持焊墊5 4〜引線 5 2間等，於各領域產生電位差。但是如前說明般於半導 體裝置內部作絕緣分離，半導體裝置外部亦施予絕緣處理 ’故全體可確保耐電壓。圖1 2中，接合導線3 5之引出 方向’於1次及2次側爲相反方向。藉此種構造，於半導 體裝置外部亦可得絕緣距離。當然，此絕緣距離，不管於 塑模內或外，均設定爲較規定之隔離器之耐壓値爲高之耐 壓値。以下，以圖1 3〜圖1 6說明本發明之半導體裝置 之實施形態。 經濟部智慧財產局員工消費合作社印則衣 圖13爲圖1，圖7或圖9所示本發明之半導體裝置 模塑成外部封裝之一實施例，引線框上配置之包含隔離器 之半導體晶片1 ，係藉A <(鋁）或金等接合導線5 1連 接半導體裝置之接合焊墊與引線5 2 a，5 2 b間，引線 52a，52b，爲得絕緣距離，於2半導體裝置之外部 ，分別設1次電路領域2側之接合焊墊及2次電路領域3 側之接合焊墊。引線5 2 a ，5 2 b分別電連接1次電路 領域2側之接合焊墊，2次電路領域3側之接合焊墊。 引線5 2 a ，5 2 b間之空間距離5 3，設爲引線 5 2 a，5 2 b間不致引起絕緣破壞之尺寸距離。實際上 設爲以耐壓性能決定之最小空間距離以上。因此，1次引 線與2次引線5 2 b之距離容易獲得之SOP型封裝爲較 好。當然，只要滿足製品規格決定之最小空間距離’不限 -25- 本紙張又度適用中國國家標準（CNS)A4規格（210 X 297公釐）
經濟部智慧財產局員工消費合作社印製 於SOP型封裝，使用QFP (四邊平方包裝，Quad Flat package )封 裝亦可。又，本實施例中，引線52a，52b，於距形 狀半導體晶片1之周邊部外側，係沿該距形之對向2邊配 列，該2邊爲接合焊墊配列之2邊。又，引線係從半導體 晶片之周邊向外側，且向相對於上述2邊爲垂直方向延伸 ，如此則引線5 2 a，5 2 b可得充分絕緣距離而配置。 又，關於半導體裝置被塑模之內引線（引線被塑模之 部分）需要注意。如前所說明，1次電路領域與2次電路 領域間施加高電壓時，支持基板之電位約爲1次電路領域 及2次電路領域之一半之電位。因此1保持半導體晶片之 支持焊墊5 4與1次電路領域，或電連接2次電路領域之 內引線間之距離5 5，需設爲耐該電壓之必要距離。此時 ，支持焊墊5 4與內引線間之最小距離’可由模塑材料之 電氣特性及耐壓規格算出，此實施例爲〇 . 3 5mm。同 樣地，由支持焊墊5 4引出之引線5 6與1次電路領域’ 或電連接2次電路領域之外引線5 2間之距離5 7亦設爲 必要之絕緣距離'此時’支持焊墊與外引線間之距離係由 最小空間距離決定之耐壓來決定。 依本構成，單集成構成之本發明之半導體裝置’不需 使用高價，專用之封裝或多晶片模組等，可以便宜’汎用 之S Ο P型或Q F P型封裝提供，對低價格化有極大效果 〇 圖14爲圖1 ，圖7或圖9之半導體裝置模塑封裝化 之另一實施例。又圖1 4中，省略半導體晶片之詳細及接 本紙張尺度適用中國國家標準（CNS)A4規格（21〇χ297公釐） -26- I I ---1---I i I---- -- ^» — — 1! (請先閲讀背面之注意事項再填寫本頁) A7 4 19 810 ___B7____ 五、發明說明匕） 合導線等配線。本實施例中，令由電連接半導體裝置1之 支持基板部分之支持焊墊引出之引線5 6，及連接1次電 路領域及2次電路領域之接合焊墊之引線5 2，挾持未連 接接合焊墊之未使用引線5 8而配置。依此，引線間距離 變窄，即使未能得必要空間距離之狹節矩引線之封裝中， 亦可使1次電路領域，1次側與2次側之略中間電位之支 持基板，2次電路領域之相互間保持高絕緣特性，更加小 型化爲可能。 圖1 5爲圖1 ，圖7或圖9之半導體裝置模塑封裝化 之另一實施例。又，圖1 4中，半導體晶片之詳細及配線 被省略。本實施例爲，使用0 F P型封裝之半導體裝置予 以模塑化之例。與1次電路領域之端子電極連接之引線包 含圖之上部5 9 a及右側5 9 b，連接2次電路領域之端 子電極之引線包含下部6 0 a及左側6 0 b。本實施例之 場合，由支持焊墊5 4引出之引線5 6與1次電路領域， 2次電路領域之引線間距離設爲必要之絕綠距離。本實施 例中，圖1 4說明之設計未使用引線以得必要空間距離之 方法爲有效。例如，與1次電路領域連接之引線群5 9 a 之最右端引線5 8，與由支持焊墊5 4引出之引線5 6間 之距離5 7 a，必需爲在半導體裝置之耐壓以下不致引起 絕緣破壞之空間距離。此時，封裝之引線節距小於必要之 絕緣分離距離時，令最右端引線5 8未連接1次電路領域 ，如此則連接1次電路領域之引線群5 9 a與從支持焊墊 引出之引線5 6間_之距離可視爲，未連接1次電路領域側 ^ 11--14^·!--11 訂·！----- (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張纹度適用中國國家標準（CNSM.1規格（210 X 297公釐） -27- 4 1 981 0 A7 B7 峰si > * _ 經濟部智慧財產局員工消費合作社印製 五、發明說明（25 ) 引線群5 9 a之引線5 8間之距離5 7 b，加上未連接引 線5 8與支持焊墊之引線5 6間之距離5 7 a之値，可得 必要之絕緣分離之距離。如此般，本實施例之場合，引出 封裝外側之外引線間之距離，需設爲必要之絕緣分離距離 以上。但是和S 0 P型封裝者比較，相對於封裝之佔有面 積可利用之引線數較多，集積化更有效。 圖1 6爲圖1 ，圖7或圖9之半導體裝置模塑封裝化 之另一實施例。又，圖16中省略半導體晶片之詳細。本 實施例中，從半導體裝置載置之支持焊墊5 4引出引線 5 6，在1次電路領域，與2次電路領域之接地端子電極 連接之引線5 2之間分別接高耐壓之晶片電容器6 1。如 本實施例般，在不同於1次側引線群或2次側引線群之方 向從支持焊墊5 3引出引線5 6，則容易實現1次電路領 域與支持焊墊間，及2次電路領域與支持焊墊間之絕緣分 離。又，依本實施例，可容易安裝圖9及圖1 0說明之外 加容量。 又，上述各實施例，可適當組合。以上說明之實施例 中，以SOP或QFP封裝爲例，但亦可適用TCP (， 腰帶載具包裝，Tape Carrier Package )封裝及接合安裝本 發明之半導體裝置之場合。又，上述各實施例之半導體裝 置，使用於連接在通信回線與終端裝置之間，在通信回線 與終端裝置間對傳送信號進行調變/解調之數據機電路’ 則可使通信回線與終端裝置間作絕緣分離。又，上述實施 例之半導體裝置用於醫療，計測機器，可使各種感測部與 ----裝--------訂 ---I----線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用t國國家標準（CNS)A4規格（2】0 X 297公釐） -28- 4 19 810 A7 B7 峰丨τ 五、發明說明（26 ) 信號處理電路間絕緣分離。 (請先閲讀背面之注意事項再填寫本頁) 圖1 7爲應用本實施例之數據機用類比前置端（ Analog Front End ) L S I之構成之一實施例。本實施例之 場合，1次電路領域2設爲電話回線電路（Line側電路） ，2次電路領域3設爲終端側電路（Host側電路）。Line 與Host間3 0 0 0 V以上之絕緣性爲必要》但依本實施例 ，數千伏特之絕緣耐壓爲可能。隔離器4保持Line與Host 間之絕緣，而且從Line側向Host側，或由Host側向Line側 傳送信號。於Line側電路形成濾波器，放大器6 2，A / 經濟部智慧財產局員工消費合作社印製 D (類比/數位）轉換器6 3，D/A (數位/類比）轉 換器6 4之電路，於Host側形成各種數位濾波器，D S P (數位信號處理器）6 5 »隔離器4，考慮製造之容易性 及低價格化，使用由絕緣分離用之高耐壓電容器及送/受 信放大器構成之容量性隔離器.接合焊墊5，配置成滿足 最小空間距離7由安全規格決定之絕緣分離用之距離。又 ，將此種數據機電路內藏於個人電腦等終端裝置時，可使 邏輯運算電路等終端裝置之內部電路與通信回線間作絕緣 分離。如此般，本發明之半導體裝置應用於數據機電路或 內藏數據機電路之終端裝置時，該電路或裝置之小型化可 實現。 圖18爲1次電路領域2及2次電路領域3間之絕緣 分離與信號傳送予以特定，應用集積化隔離器4之本發明 之一實施例。和習知使用光二極體之隔離器比較，可用和 習知半導體裝置之製程完全相同之製程形成隔離器，低製 29 - 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐） 4 19 810 A7 B7 五、發明說明έ7 ) (請先閱讀背面之注意事項再填寫本頁) 造成本爲可能。又，同一半導體晶片上可集積多數隔離器 ，不致引起絕緣破壞之最小限距離之配置爲可能，晶片面 積縮小或元件數減少等產生之成本降低，小型化，多通道 化爲可能。 圖1 9爲本發明之另一實施例I前述說明之實施例爲 使用2個絕緣分離之絕緣分離之例，但絕緣分離之電路領 域多數存在爲可能。本實施例中，包含隔離器之接收電路 的控制電路7 0配置於共用之電路領域6 6，包含隔離器 之驅動電路部7 1之控制電路由獨立之電路領域6 7〜 6 9構成。依本構成，則驅動電路與接收電路間，及各驅 動電路間可實現電氣絕緣分離，且各個絕緣分離之電路之 信號傳送爲可能。使用本實施例，可令至爲獨立之電氣機 器之各種資訊，實現高度絕緣分離狀況下，使資訊之集積 化爲可能。又，與隔離器之製造方法亦沒有差異，故可實 現小型且低價格化。 〔發明之效果〕 經濟部智慧財產局員工消費合作社印製 依本發明，可實現具高絕緣性且小型，低價格化之半 導體裝置。 〔圖面之簡單說明〕 圖1 .本發明之半導體裝置之一實施例之模式圖。 圖2 :本發明之半導體裝置之一實施例之略斷面圖。 圖3:本發明之半導體裝置內藏之隔離器之一實施例 本紙張尺度適用中國國家標準（CNSM.1規格（210x297公釐） -30- Α7 ---^__^B? 五、發明說明如） 〇 _4:本發明之半導體裝置內藏之 隔離器之另一實 施例。 圖5:隔離器使用之電容器形成之一實施例。 圖6 :隔離器.使用之電容器形成之另一實施例。 圖7:本發明之半導體裝置之另一實施例之模式圖。 圖8 :本發明之半導體裝置之一實施例之略斷面圖。 圖9:本發明之半導體裝置之另一實施例之模式圖。 圖1〇:本發明之半導體裝置之一實施例之略斷面圖 〇 圖1 1 :本發明之半導體裝置內藏之#隔離器之另一實 施例。 圖12:本發明之半導體裝置之一實施例之實裝形態 之斜視圖。 圖13:本發明之半導體裝置之封裝組合之一實施例 〇 圖14:本發明之半導體裝置之封裝組合之另一實施 例。 圖15:本發明之半導體裝置之封裝組合之另一實施 例。 圖1 _6 :本發明之引線框形狀之一實施例。 圖1 7 :本發明之半導體裝置應用於數據機AFE之 一實施例。 圖1 8 :本發·明之半導體裝置應用於隔離器陣列之一 (請先閱讀背面之注意事項再填寫本頁) --6· •線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -31 - 4 19 810 -ut A7 B7 五、發明說明έ9 ) 實施例。 圖1 9 :本發明之半 〔符號說明〕 導體裝置應用於之另一實施例。 經濟部智慧財產局員工消費合作社印製 1 半 導體 晶 片 j 2 1 次電 路 領 域 3 2 次電 路 領 域 4 隔 離器 領 域 5 接 合焊 墊 6 絕 緣分 離 溝 7 1 次側 2 次 側焊 8 半 導體 領 域 9 支 持基 板 1 0 埋 入絕 緣 層 1 1 S 0 1 基 板 1 2 隔 離器 1 3 1¾ 耐壓 電 容 器 1 4 驅 動部 1 5 接 收部 1 6 ，1 7 電 源 端 子 1 8 ，1 9 接 地 端 子 2 0 輸入 端 2 1 輸出 端 墊間之空間距離 變壓器 {請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中囿國家標準（CNS)A.l規格（210 X 297公釐） -32- 4 19 810 ^ a7 _B7 五、發明說明6〇 ) 2 3 ' 3 2 配線 經濟部智慧財產局員工消費合作社印製 2 4 絕 緣 分 離 膜 2 5 介 電 體 P-S. 分 離 基 板 2 6 使 用 絕 緣 分 離 溝 之 局 耐 壓 電 容 器 2 7， 2 8 3 0 隔 離 器 用 半 導 體 領 域 2 9 平板 構 造 之 闻 耐 壓 電 容 器 3 1 層 間 絕 緣 膜 3 3 半 導 體 晶 片 之 最 外 周 矽 領 域 3 4 接 合 焊 墊 開 Ρ 部 3 5 ’ 5 1 接 合 導 線 3 6 焊 墊 開 □ 部 最 外 周 矽 領 域 間 距 3 7 接 合 導 線 最 外 周 矽 領 域 間 距 離 3 8 隔 離 器 1 次 電 路 領 域 3 9 隔 離 器 2 次 電 路 領 域 4 0 1 次 電 路 領 域 絕 緣 分 離 溝 4 1 2 次 電 路 ΔΕ ρ貝 域 絕 緣 分 離 溝 4 2 未供 電 領 域 4 3 焊 墊 下 之 未 供 電 領 域 4 4 1 次 電 路 領 域 支 持 基 板 間 容 星 4 5 2 次 電 路 領 域 支 持 基 板 間 容 量 4 6 1 次 電 路 領 域 絕 緣 分 離 寄 生 容 量 4 7 2 次 電 路 領 域 絕 緣 分 離 寄 生 容 量 4 8， 6 1 外 加 電 容 器 4 9 電 源 接- 地 間 容 量 I 1------I I--裝- - ------訂 ------— II (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)Al規格（21(^ 297公釐） -33- A7 B7 % !^.| ㈣月 “ .、；i.,崎尤I —_ . . .1*」 5 0 5 2 5 3 5 4 5 5 5 6 5 7 5 8 .6 2 6 3 6 4 6 5 6 6 6 7 7 0 五、發明説明（31 配線電阻 5 9 ' 6 0 引線 引線間之空間距離 支持焊墊 支持焊墊〜內引線間距離 支持焊墊之引線 支持焊墊引線〜外引線間距離 未使用引線 放大器 A/D轉換器 D/A轉換器 數位濾波器 隔離器之接收側電路領域 6 8 ' 6 9 隔離器之驅動側電路領域 包含接收電路之控制電路 包含驅動電路之控制電路 模塑材。 裝--J--訂------線 (請先聞讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度速用中國國家摞準（CNS ) A4現格（210X297公釐）

Claims (1)

  1. ο 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1一種半導體裝置’其特徵爲一個半導體晶片具有 第1電路領域， 電連接於上述電路領域的多數第1端子電極， 與第1電路領域呈電絕緣分離的第2電路領域， 電連接於第2電路領域的多數第2端子電極，及 使上述多數第1端子電極及多數第2端子電極之間呈 電氣分離，並於上述第1端子電極與第2端子電極之間傳 送信號的傳送裝置。 2·如申請專利範圍第1項之半導體裝置，其中 上述多數第1端子電極與多數第2端子電極之間之距 離，至少設定爲以上述絕緣分離領域之耐電壓以下之電壓 不引起絕緣破壞之値。 3 .如申請專利範圍第1項之半導體裝置，其中 上述多數第1端子電極係沿上述半導體晶片之一邊配 列，上述多數第2端子電極係沿上述半導體晶片之上述一 邊之對向另一邊配列。 4 .如申請專利範圍第1項之半導體裝置，其中 上述傳送裝置內藏有以形成於上述半導體晶片之半導 體領域之絕緣分離溝作爲介電體之電容器。 5. 如申請專利範圍第1項之半導體裝置，其中 上述傳送裝置內藏有以半導體晶片上之層間絕緣膜作 爲介電體之平板形電容器。 6. 如申請專利範圍第1項之半導體裝置’其中 !·裝-------—訂------ V . (靖先閱璜背面之注意事項^#寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） -35- 88δΰ ABCS 4 1 9 8 ί 0 · */ 、申請專利範圍 上述第1電路領域之佔有面積與第2電路領域之佔有 面積不同時，在佔有面積大之電路領域內部藉由絕緣分離 裝置設定不與任何領域作電連接的領域，而且，在佔有面 積小之電路領域外部藉由絕緣分離裝置新設與佔有面積小 之電路領域電連接之領域《 1 3 .如申請專利範圍第1項之半導體裝置，其中 上述第1電路領域之佔有面積與第2電路領域之佔有 面積不同時，在上述半導體裝置外部，在電路領域與電路 -領域以外之間連接容量。 1 4 >如申請專利範圍第1項之半導體裝置，其中 在傳送裝置之附近之電源與接地間連接容量。 1 5 .如申請專利範圍第1 4項之半導體裝置，其中 上述容量之佔有面積，設定爲各電路領域之面積成爲 相等之値。 1 6 ·如申請專利範圍第1項之半導體裝置，其中 在上述半導體晶片外部另具有位於上述多數第1端子 電極側之多數第1引線，及位於上述多數第2端子電極側 之多數第2引線；上述多數第1端子電極電連接上述多數 第1引線，上述多數第2端子電極電連接上述多數第2引 線。 1 7 .如申請專利範圍第1 6項之半導體裝置，其中 上述多數第1引線與多數第2引線之間之距離，係設 定爲至少在上述絕緣分離領域之耐壓以下之電壓不致引起 絕緣破壞之値。~ 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐〉 ----------! . I i I ! I 訂··------- <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -37- ο 〆1 8 9 8 8s€ ΑΒακ 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1 8 .如申請專利範圍第1 6項之半導體裝置’其中 電連接於半導體裝置之支持基板的支持焊墊與上述多 數引線間之距離，係設定爲至少在上述絕緣分離領域之耐 壓以下之電壓不致引起絕緣破壞之値。 1 9 .如申請專利範圍第1 6項之半導體裝置’其中 上述多數第1引線係沿半導體晶片之一邊配列’上述 多數第2引線係沿上述半導體晶片之上述一邊之對向另— 邊配列。 2 0 .如申請專利範圍第1 6項之半導體裝置’其中 上述多數引線，係從半導體晶片之周邊部向外側延伸 0 2 1 .如申請專利範圍第1 6項之半導體裝置，其中 上述多數引線，係從半導體晶片之周邊部向外側，相 對於上述一邊及另一邊向垂直方向延伸。 2 2 .如申請專利範圍第1 6項之半導體裝置1其中 上述多數引線包含未與上述多數端子電極連接者。 2 3 . —種數據機電路，係連接於通信回線與終端裝 置之間，在上述通信回線與終端裝置之間進行傳送信號之 調變/解調，藉申請專利範圍1〜2 2項中任一項之半導 體裝置將上述通信回線與終端裝置之間作絕緣分離者。 2 4 . —種內藏有數據機電路之終端裝置，該數據機 電路1係連接於通信回線與內部電路之間，在上述通信回 線與內部電路之間進行傳送信號之調變/解調，藉申請專 利範圍1〜2 2項中任一項之半導體裝置將上述通信回線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -38- --------------------J 訂--------— « f - (諳先閲讀背面之注意事項再填寫本頁) 4 19810 g D8 六、申請專利範圍 與內部電路之間作絕緣分離者。 2 5 . —種隔離器陣列，係藉申請專利範圍第1〜 述傳 上號 在信 ’ 及 置離 裝分 送緣 傳絕 數現 多實 積間 集之 置極 裝電 體子 導端 半他 之其 項與 一 極 任電 中子 項端 。 2 1 者 2 第送 (請先閱讀背面之注意事項再琪寫本頁) 經濟部智慧財產局員工消費合作社印M -39- 本紙張尺度適用中园國家標準（CNS)A4規格（210 * 297公釐）
TW088107925A 1998-06-18 1999-05-15 Semiconductor device TW419810B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17074098 1998-06-18

Publications (1)

Publication Number Publication Date
TW419810B true TW419810B (en) 2001-01-21

Family

ID=15910515

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088107925A TW419810B (en) 1998-06-18 1999-05-15 Semiconductor device

Country Status (5)

Country Link
US (1) US6407432B1 (zh)
EP (1) EP1089337A1 (zh)
KR (1) KR20010023387A (zh)
TW (1) TW419810B (zh)
WO (1) WO1999066557A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280637A (zh) * 2014-07-18 2016-01-27 精工爱普生株式会社 电路装置、电子设备和移动体

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873065B2 (en) * 1997-10-23 2005-03-29 Analog Devices, Inc. Non-optical signal isolator
US6794743B1 (en) * 1999-08-06 2004-09-21 Texas Instruments Incorporated Structure and method of high performance two layer ball grid array substrate
JP4509437B2 (ja) * 2000-09-11 2010-07-21 Ｈｏｙａ株式会社 多層配線基板の製造方法
JP2002246551A (ja) * 2001-02-15 2002-08-30 Hitachi Ltd 半導体装置
JP3839267B2 (ja) * 2001-03-08 2006-11-01 株式会社ルネサステクノロジ 半導体装置及びそれを用いた通信端末装置
JP2003022378A (ja) * 2001-07-06 2003-01-24 Mitsubishi Electric Corp 半導体設計資産流通システム
JP2004087532A (ja) * 2002-08-22 2004-03-18 Matsushita Electric Ind Co Ltd バイポーラトランジスタ、発振回路および電圧制御型発振装置
KR100618903B1 (ko) * 2005-06-18 2006-09-01 삼성전자주식회사 독립된 전원 장치를 구비하는 반도체 집적 회로와 반도체집적 회로를 구비하는 반도체 시스템 및 반도체 집적 회로형성 방법
US7864546B2 (en) * 2007-02-13 2011-01-04 Akros Silicon Inc. DC-DC converter with communication across an isolation pathway
US7701731B2 (en) 2007-02-13 2010-04-20 Akros Silicon Inc. Signal communication across an isolation barrier
US7923710B2 (en) 2007-03-08 2011-04-12 Akros Silicon Inc. Digital isolator with communication across an isolation barrier
DE102007032092A1 (de) * 2006-11-27 2008-05-29 Conti Temic Microelectronic Gmbh Schaltungsanordnung zur Energieversorgung eines integrierten Schaltkreises
US20080181316A1 (en) * 2007-01-25 2008-07-31 Philip John Crawley Partitioned Signal and Power Transfer Across an Isolation Barrier
US7990747B2 (en) 2007-03-09 2011-08-02 Nec Corporation Semiconductor chip and semiconductor device
US7741896B2 (en) * 2008-02-15 2010-06-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage drive circuit employing capacitive signal coupling and associated devices and methods
JP5303167B2 (ja) * 2008-03-25 2013-10-02 ローム株式会社 スイッチ制御装置及びこれを用いたモータ駆動装置
JP2010021208A (ja) * 2008-07-08 2010-01-28 Mitsumi Electric Co Ltd 半導体装置及びその配置方法
US20100054001A1 (en) * 2008-08-26 2010-03-04 Kenneth Dyer AC/DC Converter with Power Factor Correction
JP5413407B2 (ja) * 2011-06-03 2014-02-12 株式会社デンソー 電子装置
US9209091B1 (en) 2011-08-05 2015-12-08 Maxim Integrated Products, Inc. Integrated monolithic galvanic isolator
US9742391B2 (en) 2012-04-18 2017-08-22 The Silanna Group Pty Ltd Single-chip multi-domain galvanic isolation device and method
JP6266219B2 (ja) 2013-03-18 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置
US9698214B1 (en) * 2016-03-31 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor structure of integrated circuit chip and method of fabricating the same
JP6535124B2 (ja) * 2018-05-17 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置
US20210057330A1 (en) * 2019-08-22 2021-02-25 Allegro Microsystems, Llc Single chip signal isolator
US11183452B1 (en) * 2020-08-12 2021-11-23 Infineon Technologies Austria Ag Transfering informations across a high voltage gap using capacitive coupling with DTI integrated in silicon technology
US11515246B2 (en) 2020-10-09 2022-11-29 Allegro Microsystems, Llc Dual circuit digital isolator

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232622A (ja) * 1996-02-27 1997-09-05 Denso Corp 半導体装置
KR100195513B1 (ko) * 1996-10-04 1999-06-15 윤종용 반도체 칩 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280637A (zh) * 2014-07-18 2016-01-27 精工爱普生株式会社 电路装置、电子设备和移动体
CN105280637B (zh) * 2014-07-18 2020-07-07 精工爱普生株式会社 电路装置、电子设备和移动体

Also Published As

Publication number Publication date
KR20010023387A (ko) 2001-03-26
US6407432B1 (en) 2002-06-18
EP1089337A1 (en) 2001-04-04
WO1999066557A1 (fr) 1999-12-23

Similar Documents

Publication Publication Date Title
TW419810B (en) Semiconductor device
JP3839267B2 (ja) 半導体装置及びそれを用いた通信端末装置
JP5366932B2 (ja) 超高速信号送受信
JP5255583B2 (ja) 高電圧絶縁デュアルキャパシタ通信システム
CN105470243B (zh) 半导体装置
US9960671B2 (en) Isolator with reduced susceptibility to parasitic coupling
US10991641B2 (en) Cantilevered leadframe support structure for magnetic wireless transfer between integrated circuit dies
US9431177B2 (en) Interface for communication between voltage domains
GB2461156A (en) High voltage drive circuit having capacitive isolation
US20110121211A1 (en) Galvanic Isolator Having Improved High Voltage Common Mode Transient Immunity
US20180269272A1 (en) Galvanic Isolation Device
EP3783646A2 (en) Single chip signal isolator
JP4431208B2 (ja) アイソレータ及びそれを用いるモデム装置
JP2006279063A (ja) アイソレータ及びそれを用いるモデム装置
JP3759415B2 (ja) 半導体装置
CN215600357U (zh) 一种高功率密度的sop8l封装引线框架
TWI843323B (zh) 電容耦合封裝結構
CN118173509A (zh) 电容耦合封装结构
CN115528017A (zh) 一种隔离芯片封装结构及数字隔离器
CN115911006A (zh) 封装结构
KR19980084131A (ko) 패드의 기생캐패시턴스 감소형 반도체 장치

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees