TW414918B - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- TW414918B TW414918B TW088100832A TW88100832A TW414918B TW 414918 B TW414918 B TW 414918B TW 088100832 A TW088100832 A TW 088100832A TW 88100832 A TW88100832 A TW 88100832A TW 414918 B TW414918 B TW 414918B
- Authority
- TW
- Taiwan
- Prior art keywords
- wiring
- layer
- wiring structure
- mask
- interlayer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 59
- 239000011229 interlayer Substances 0.000 claims abstract description 212
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 41
- 239000010937 tungsten Substances 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 38
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 27
- 239000000956 alloy Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 295
- 238000000034 method Methods 0.000 claims description 140
- 230000008569 process Effects 0.000 claims description 81
- 239000000463 material Substances 0.000 claims description 78
- 150000001875 compounds Chemical class 0.000 claims description 62
- 229910000838 Al alloy Inorganic materials 0.000 claims description 49
- 229910052782 aluminium Inorganic materials 0.000 claims description 33
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 32
- 230000015572 biosynthetic process Effects 0.000 claims description 29
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 22
- 239000010936 titanium Substances 0.000 claims description 22
- 229910052719 titanium Inorganic materials 0.000 claims description 22
- 230000001681 protective effect Effects 0.000 claims description 19
- 150000003609 titanium compounds Chemical class 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 16
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 15
- 229910001080 W alloy Inorganic materials 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 14
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 9
- 230000002079 cooperative effect Effects 0.000 claims description 8
- 150000003482 tantalum compounds Chemical class 0.000 claims description 8
- 239000012790 adhesive layer Substances 0.000 claims description 6
- 238000007639 printing Methods 0.000 claims description 5
- 229910000831 Steel Inorganic materials 0.000 claims description 3
- 238000004891 communication Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 3
- 239000010959 steel Substances 0.000 claims description 3
- 229910000851 Alloy steel Inorganic materials 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 2
- 229940126062 Compound A Drugs 0.000 claims 1
- NLDMNSXOCDLTTB-UHFFFAOYSA-N Heterophylliin A Natural products O1C2COC(=O)C3=CC(O)=C(O)C(O)=C3C3=C(O)C(O)=C(O)C=C3C(=O)OC2C(OC(=O)C=2C=C(O)C(O)=C(O)C=2)C(O)C1OC(=O)C1=CC(O)=C(O)C(O)=C1 NLDMNSXOCDLTTB-UHFFFAOYSA-N 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 229940100890 silver compound Drugs 0.000 claims 1
- 150000003379 silver compounds Chemical class 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 57
- 239000002184 metal Substances 0.000 description 57
- 230000004888 barrier function Effects 0.000 description 50
- 239000007789 gas Substances 0.000 description 39
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 31
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 229910003481 amorphous carbon Inorganic materials 0.000 description 10
- 150000001722 carbon compounds Chemical class 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 10
- 150000003377 silicon compounds Chemical class 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 5
- -1 silicon compounds Chemical class 0.000 description 5
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229920002101 Chitin Polymers 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 210000004907 gland Anatomy 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910007258 Si2H4 Inorganic materials 0.000 description 1
- 229910003915 SiCl2H2 Inorganic materials 0.000 description 1
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 150000002504 iridium compounds Chemical class 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000005078 molybdenum compound Substances 0.000 description 1
- 150000002752 molybdenum compounds Chemical class 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 235000015170 shellfish Nutrition 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000000344 soap Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
414918 A7 B7 "―** 丨一 . ... 五、發明説明（1 ) 〔技術領域〕 本發明’係關於半導體裝置及其製造方法β 〔技術背景〕 近年來’隨著半導體裝置之超微細化及超高積體化， 而單元尺寸之小型化成為技術性突破之要求項目之一。為 了達成這種目的’而以往已提案有一種具有多層配線構造 之半導體裝置，此多層配線構造係從有機系低介電常數化 合物形成層間絕緣膜以抑制浮動容量之同時，可使配線延 遲降低。 以下，一面參照第9圖一面說明有關這種半導體之製 造方法。又，於本說明書，所謂硬掩模之用語，係指謂與 光致抗钱劑掩模等之有機系掩模相對的非有機系掩模之總 稱而言。. 首先’在半導體基板10上，形成一由構成下層配線之 配線材料’例如鋁及銅所成之鋁合金膜；將此鋁合金膜， 使用由Si〇2或SiN等之矽化合物所成之下層配線用硬掩模 12來形成圖案；如第9(a)圖所示，形成由鋁合金所成之下 層配線14。 經濟部中夾標準局員工消費合作杜印製 其次’如第9(b)圖所示，形成由絕緣性之有機系低介 電常數化合物、例如氟化非晶形碳化合物所成之層間絕緣 膜16 ’以便掩蓋下層配線14及下層配線用硬掩模12。 接著’如第9(c)圖所示，把由Si02* SiN等之矽化合 物所成之矽化合物膜作為通路孔用硬掩蔽18使用，藉著蝕 刻處理層間絕緣膜16，而在層間絕緣膜〗6形成通路孔（via_ 表紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4- 414918 a7 __B7_ 五、發明説明（2 ) hole)22。此時，也除去下層配線用硬掩模12之一部分， 以便露出下層配線14於通路孔22内》 接著，待清洗處理通路孔22内壁面之後，例如用一由 氮化鈦或鈦所成之阻.擋金屬層24來被覆一露出於通路孔22 内之層間絕緣膜，然後將構成層間配線之鎢埋設在通路孔 22内，如第9(d)圖所示*在通路孔22内形成一與下層配線 14及後述之上層配線30導通之層間配線26 » 接著，待形成例如由鈦所成之密合層28之後，形成一 構成上層配線之鋁合金膜30，進而，將由3丨02或3丨：^等之 矽化合物所成之矽化合物膜作為上層配線用硬掩模32使用 ，而如第9(e)圖所示，形成上層配線30。 這樣一來，可形成一備有由鋁合金所成之下層配線14 及上層配線30之多層配線構造的半導體裝置，此等下層配 線14及上層配線3 0，係藉一由鎮所成之層間配線26來互相 導通，且藉一由氮化鈦或鈦所成之阻擋金屬層24來隔離。 經濟部t央標隼局員工消費合作社印製 如上所述，以往，為了在由矽化合物等有機系低介電 常數化合物所成之層間絕緣膜16形成層間配線用開口（通 路孔）22時，使蝕刻掩模與層間絕緣膜之選擇比提高，而 廣用由以02或SiN等之石夕化合物所成之硬掩模。然而，由 矽化合物所成之硬掩模18，具有難蝕刻性，所以要除去時 花費較長之時間，而且，在硬掩模除去用之蝕刻處理時有 傷及其他元件之虞。於是，以往，如第9(d)、（e)圖所示， 以殘留硬掩模18於層間、絕緣膜16上之狀態*形成上層配 線30。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 414918 A7 B7 五、發明説明（3 ) 然而，若殘留於各配線間之硬掩模18係由如上述之石夕 化合物膜所成時，殘留之硬掩模18則成為使各配線間之靜 電電容增加之原因，而存在著問題。此配線間之靜電電容 增加之問題，係隨半導體裝置之超高積體化及超多層化而 更加顯著。又，為了提高由殘留於層間絕緣膜上之矽系化 合物所成之通路孔用硬掩模18與由鋁合金所成之上層配線 30之密合性，而必須把密合層28介於其間，所以也存在著 使工程數增加等問題。 再者又，例如，藉蝕刻來清洗通路孔内部時，若用來 形成層間絕緣膜之有機系低介電常數化合物膜和用來形成 下層配線用硬掩蔽之矽化合物膜露出來的話，該等化合膜 也被蝕刻掉，導致該等化合物污染處理室内，而也存在著 對半導體裝置給與導電不良之損傷等問題。 經濟部中央標準局貝工消費合作社印製 又，上述習知之半導體裝置，由於由鋁或鋁合金所成 之上層配線14、與.由欽或鈦化合物所成之阻擋金屬24直接 連接著，若在其間，例如鋁與鈦反應時，有形成由Ai3Ti 所成之反應層，或鋁與氮化鈦反應時，有形成由A1N所成 之反應層之情形。而且，由於這種反應層，而導致下廣配 線14與阻擋金屬24間之電阻上升，其結果，產生半導體裝 置之電消耗量增加，或發熱量增加等之問題。 〔發明之揭露〕 本發明，係鑑於習知技術所存在的如上述之缺點而創 作者，本發明之目的係在於提供一種新穎且改良之半導體 裝置及其製造方法，以便即使在各配線間殘留硬掩模時， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -6-
經濟部中央標準局員工消費合作社印製 414918 A7 __B7_五、發明説明（4 ) 也不會成為各配線間之靜電容量增加，且可作為硬掩模本 身之配線之一部分使用，因此，可省略硬掩模除去工程。 再者，本發明之另一目的，係在於提供一種新穎且改 良之半導體裝置及其製造方法*以便今後更進展半導體裝 置之超積體化及超多層化時，也使用一使層間配線開口形 成於由有機低介電常數化合物所成之層間絕緣膜時之選擇 比更加提高，藉此來應付潮流的硬掩模。 又，本發明之另一目的係在於提供一種新穎且改良之 半導體裝置及其製造方法，以便即使在清洗層間配線用開 口内時，也可防止造成導通不良之原因的污染物質飛散於 處理室内。 再者又，本發明之另一目的係在於提供一種新穎且改 良的半導體裝置及其製造方法，俾使下層配線構造與保護 層間之電阻值降低，藉此可使半導體裝置之電力消耗量和 發熱量等降低。 為了解決上述課題，若依本發明之第一觀點，則如申 請專利範圍第1項所記載，可提供一具有由鋁或鋁合金所 成之配線構造的半導體裝置之製造方法，其特徵為包含有 配線材料層形成工程--形成由鋁或鋁合金所成之配 線材料層； 配線圖案用掩模形成工程--形成由鎢或鎢合金所成 之配線圖案用掩模；及 配線構造形成工程 藉前述配線圖案用掩模將前述 (請先鬩讀背面之注意事項^本頁) .裝· 訂_ 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐）
經濟部中央標準局員工消費合作社印製 414918五、發明説明（5 ) 配線材料層形成圖案，以形成配線構造。 又，如依本發明之第二觀點，且如申請專利範圍第2 項所記載，可提供一種備有一下層配線構造、一上層配線 構造、一由有機系低介電常數化合物所成之層間絕緣膜、 及一貫穿前述層間絕緣膜以導通前述下層配線構造與前述 上層配線構造之層間配線構造的、多層配線構造之半導體 構造的製造方法，其特徵為包含有‘： 層間配線圖案用掩模形成工程·——於前述層間絕緣膜 上，形成一由選自由钦、欽化合物、组（Ta)、组化合物所 成之群的任意材料所成之層間配線圖案用掩模；及 通路孔形成工程--藉由前述層間配線圖案用掩模，. 將前述層間絕緣膜形成囷案，以形成一用來形成前述層間 配線構造之通路孔。 更且，形成在通路孔内之配線構造，一如申請專利範 圍第3項所記載，宜由選自由鶴、鶴合金、銘、銘合金、 銅、銅合金所成之群的任意材料所成^ 又，在形成前述配線構造前，於前述通路孔内，形成 一由選自由欽、鈦化合物、組、组化合物所成之群的任意 材料所成之保護膜也可，此時，前述保護膜與前述層間配 線圖案用掩模，一如申請專利範圍第5項所示，宜由同一 材料所成。 又，如依本發明之第三觀點，則如申請專利範圍第4 項所述，可提供一種備有一下層配線構造、上層配線構造 、層間絕緣膜、及一貫穿前述層間絕緣膜以導通前述下層 (讀先聞讀背面之注意事項再本頁) -裝· 訂 腺； 本紙張尺度適用中國國家標準（CNS ) A4祝格（210X297公釐） -8-
經濟部中央標準局員工消費合作社印裝 A7414918_E_五、發明説明（6 ) 配線構造與前述上層配線構造之層間配線構造的半導體裝 置之製造方法，其特徵為包含有： 下層配線材料層形成工程--形成由鋁或鋁合金所成 之下層配線材料層； 下層配線圖案用掩模形成工程 於前述下層配線材 料層上，形成由一由鎢或鎢合金所成之下層配線圖案用掩 模； 下層配線構造形成工程--藉由前述下層配線圖案用 掩模，將前述下層配線材料層形成圖案，以形成所需之下 層配線構造； 被覆工程 不除去前述下層配線圖案用掩模，而使 用由有機低介電常數化合物所成之層間絕緣膜，來被覆前 述下層配線構造及前述配線圖案用掩模； 層間配線圖案用掩模形成工程 於前述層間絕緣膜 上，形成一由選自由敛、欽化合物、组、钽化合物所成之 群的任意材料所成之層間配線用掩模； 通路孔形成工程 藉由前述層間配線圖案用掩模， 將前述層間絕緣膜形成圖案，以形成一用來形成前述層間 配線構造之通路孔； 層間配線構造形成工程--於前述通路孔内，形成·一 由選自由鶴、鎮合金、銘、銘合金、銅、銅合金所成之群 的任意材料所成之層間配線構造；及- 上層配線構造形成工程--形成一導通於前述廣間配 線構造之上層配線構造。 (請先閱讀背面之注意事項本X ) 裝' -訂 本紙浪尺度適用中國國家標準（CNS ) A4规格（2丨0X297公釐） -9- A7 B7 414918 五、發明説明（7 ) 又，在形成前述配線構造之前，於前述通路孔内，形 成一由選自由欽、欽化合物、組、组化合物所成之群的任 意材料所成的保護膜也可，在這種時候，前述保護膜與前 述層間配線圖案用掩模，宜由同一材料所成。 又，在形成前述上層配線構造時，如申請專利範圍第 5項所記載，其工程也可包含： 上層配線材料層形成工程--不除去前述層間配線圖 案用掩模，而在前述層間配線圖案用掩模及前述層間配線 構造之露出面，形成一由鋁或鋁合金所成之上層配線材料 層；及 上層配線構造形成工程--將前述上層配線材料層形. 成圖案，以形成所需之上層配線構造。 或又，在形成前述上層配線構造時，如申請專利範圍 第6項所記載，其工程也可包含： 平坦化工程--藉CMP法來除去前述詹間配線圖案 用掩模，使前述層間絕緣膜露出並加以平坦化； 密合層形成工程--於前述層間絕緣膜上，形成·一由 經濟部中央標準局員工消費合作社印製 選自由钬、欽化合物、钽、组化合物所成之群的任意材料 所成之密合層； 上層配線材料層形成工程--於前密合層上，形成由 鋁或鋁合金所成之上層配線材料層；及 上層配線構造形成工程--將前述上層配線材料層形 成圖案，以形成所需之上層配線構造。 又，如依本發明之第四觀點，則如申請專利範圍第7 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -10- 經濟部中央標準局員工消費合作社印製 414918五、發明説明（8 ) 項所載，提供一種具有波紋構造的半導體裝置之製造方法 ，其特徵在於包含有： 配線圖案用掩模形成工程——於由有機系低介電常數 化合物所成之絕緣膜上，形成一由選自由鈦、鈦化合物/ 化合物、组、组化合物/化合物所成之群的任意材料所成 之配線圖案用掩模； 配線溝形成工程--藉由前述配線圖案用掩蔽，將前 述絕緣膜形成圖案，以形成一用來形成前述配線構造之配 線溝；及 配線構造形成工程 於形成有前述保護膜之前述酉己 線溝内，艰成一由選自由鶴、鶴合金、銘、銘合金、銅、 銅合金所成之群的任意材料所成之配線構造。 又，在形成前述配線構造之前，在前述通路孔内，形 成一由選自鈇、鈦化合物、组、叙化合物所成之群的任意 材料所成之保護膜也可，在這樣的時候，前述保護膜與前 述層間配線圖案用掩模，宜由同一材料所成。 又，當在配線構造上形成保護層時，如申請專利範圍 第8項所記載，包含：一藉CMP法來除去前述配線構造之 露出部，直到前述配線圖案用掩模露出；一藉蝕刻法來除 去前述配線圖案用掩模之工程、及一形成絕緣層以便掩蓋 前述配線構造及前述絕緣膜之露出部也可；或如申請專利 範圍第9項所記載，包含：一藉CMP法除去前述保護膜、 前述配線構造之露出部及前述配線圖案用掩模，使前述絕 緣部露出並加以平坦化之工程；及一形成保護層以便掩蓋 (#先閲讀背面之注意事項 本頁) .裝. 訂 -腺 本紙張尺度適用中國國家標準（CNS ) A4規格（210乂2的公釐} -11 - 經濟部中央標準局員工消費合作杜印製 414918 at B7 五、發明説明（9 ) 前述配線構造及前述絕緣膜之露出部， 如依本發明之第五觀點，則如申請專利範圍第10項所 記載，提供一種具有雙波紋構造的半導體裝置之製造方法 ;其特徵在於包含有： 下層配線構造形成工程； 被覆工程--藉一由有機系低介電常數化合物所成之 層間絕緣膜，來被覆前述下層配線構造； 上層配線圖案用掩模形成工程--於前述層間絕緣膜 上，形成一由選自由鈦、鈦化合物/化合物、组、组化合 物/化合物所成之群的任意材料所成之上層配線圖案用掩 模； 上層配線用溝形成工程--將前述上層配線圖案用掩 模作為掩模，在前述層間絕緣膜形成上層配線用溝； 層間配線圖案用掩模形成工程； 通路孔形成工程——將前述層間配線囷案用掩模作為 掩模，於前述上層配線用溝之下方形成一與前述下層配線 連通之通路孔；及 層間•上層配線構造形成工程一一於前述通路孔及前 述上層配線用溝内，形成由選自由鎮、鶴合金、紹、紹合 金、銅、銅合金所成之群的任意材料所成之層間配線構造 及上廣配線構造。 再者，前述層間配線圖案用掩模，一如申請專利範圍 第11項所記載，也可形成在前述上層配線溝側壁部，以便 形成寬度較窄於前述上層配線構造者之前述層間配線構造 本紙張尺度適用中國國家標準（CNS ) A4規格（210'X297公釐） -----_---.---裝-- (請先閱讀背面之注意事項本頁) 訂 -12- 經濟部中央標準局負工消費合作社印製 414918 A7 A7 __;_B7_五、發明説明（10 ) ，或者如申請專利範圍第12項所述，也可形成得寬度較寬 於層配線溝之寬度以便形成與前述上層配線構造大致同一 寬度之前述層間配線構造。 又，在形成前述通路孔前，於前述上層配線用溝内， 形成一由選自由欽、鈦化合物、组、组化合物所成之群的 任意材料所成之保護膜也可，此時，前述保護膜與前述上 層配線圖案用掩模，宜由同一材料所成。 又，若要形成其寬度比前述上層配線構造者狹窄之前 述層間配線構造時，在前述通路孔及前述上層配線用溝内 形成層間配線構造及上層配線構造之前，於前述通路孔内 ，形成一由選自由鈦、鈦化合物、粗、組化合物所成之群 的任意材料所成之保護膜也可，此時，前述保護膜與前述 層間配線圖案用掩模，宜由同一材料所成。 又，若要形成跟前述上層配線構造大致同一寬度之前 述層間配線構造時，如申請專利範圍第13項所記載，宜包 含一工程，就是，在前述通路孔及前述上層配線用溝内形 成層間配線構造及上層配線構造之前，於前述上層配線用 溝及通路孔之層間絕緣膜露出部，形成由選自由鈦、鈦化 合物、鈕、鉬化合物所成之群的任意材料所成之保謾層； 再者，前述保護膜與前述層間配線圖案用掩模，一如申請 專利範圍第14項所述，宜由同一材料所成。 又，於上層配線構造形成保護膜之工程，一如申請專 利範圍第15項所記載，也可包含： 除去工程--藉CMP法除去前述上層配線構造之露 請先閲讀背面之注意事項本頁) -裝. 訂 線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） -13 - 經濟部中夬標準局員工消費合作社印製 y*—----- 414918 A7 ' B7 五、發明説明（11 ) 出部，直到前述上層配線圖案用掩模露出為止； 上層配線圖案用掩模除去工程--藉银刻法除去前述 上層配線圖案用掩模；及 \絕緣層形成工程--形成絕緣層以便掩蓋前述上層配 線構造及前述層間絕緣膜之露出部； 或，一如申請專利範圍第16項所記載，也可包含： 除去工程--藉CMP法除去前述保護膜、前述上層 配線構造之露出部及前述上層配線圖案用掩模，直到前述 絕緣膜露出為止；及 絕緣層形成工程--形成絕緣層以便掩蓋前述上層配 線構造及前述層間絕緣膜之露出部。 又，如依本發明之第六觀點，則如申請專利範圍第17 項所記載，提供一種半導體裝置，其係備有一下層配線構 造，一上層配線構造、一由有機系低介電常數化合物所成 之層間絕緣膜、以及一貫穿前述層間絕緣膜以導通前述下 層配線構造及前述上層配線構造之層間配線構造者；其特 徵在於： 前述層間配線構造，係由選自由鶴、嫣合金、1呂、紹 合金、銅、銅合金所成之群的任意材料所成； 前述下層配線構造，係由鋁或鋁合金所成； 在前述下層配線構造上，形成有由鎢或鎢合金所成之 配線圖案用掩模層； 前述層間配線構造與前述下層配線構造，係透過前述 配線圖案用掩模層來連接。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 請先閱讀背面之注意事項本頁) .裝· 訂 -14- 經濟部中夬標準局員工消費合作社印製 A7 B7五、發明説明（l2 ) 在那時候，在前述配線圖案用掩模與前述層間配線構 造間，一如申請專利範圍第18項所記載，宜形成一由選自 由欽、鈦化合物、组、组化合物所成之群的任意材料所成 之保護層。 再者，如依本發明之第七觀點，則如申請專利範圍第 19項所記載，提供一種半導體裝置，其係備有一下層配線 構造、一形成在由用來掩蓋前述下層配線構造之有機系低 介電常數化合物所成的層間絕緣膜上之上層配線構造、及 一貫穿前述層間絕緣膜以連接前述下層配線構造及前述上 層配線構造的層間配線構造者；其特徵在於： 前述層間配線構造，係由選自由嫣、鶴合金、铭、紹 金、銅、銅合金所成之群的任意材料所成； 前述上層配線構造，係由鋁或鋁合金所成； 前述層間配線構造與前述上層配線構造，係直接連接著。 如依這樣的構成，則可防止層間配線構造與上層配線 構造之間形成Al3Ti和A1N等之反應層，所以可使層間配線 構造與上層配線構造之電阻降低。 其時，在前述層間配線構造與前述上層配線構造間之 至少用來直接連接前述層間配線構造與前述上層配線構造 之部分以外的地方，一如申請專利範圍第20項所記載，宜 存在一由選自由鈦、鈦化合物、组、組化合物所成之群的 任意材料所成之層間配線構造用開口圖案用掩模層。 又，作為前述有機系低介電常數化合物用者，例如， - - (請先閲讀背面之注意事項本頁) 裝· -訂 線 本紙張尺度適用中國國家標準（CNS ) Α4ϋ格（210X297公釐） 經濟部中央標準局員工消費合作社印製 414918 a? B7 五、發明説明（13 ) 可使用至少含有碳原子及氟原子之氟化非晶形碳化合物 (a-c:F) »採用由這種材料所成之層間絕緣膜，藉此在浮動 容量和配線電阻之降低下，可防止配線延遲，使半導體裝 置進行超1¾速度動作.。又，作為前述献化合物用者，可使 用氣化欽等。 如上所說明，若依本發明，由於配線圖案用掩模（硬 掩模）係由鎮或嫣合金所形成，所以在由銘或铭合金所成 之下層配線構造之圖案形成時，較之使用習知之光致抗蝕 劑膜或由矽化合物所成之硬掩模的場合，更可使選擇比大 幅提高。又，由於配線圖案用掩模層係由導電性材料所形 成，而可作為配線之一部分使用。其結果，不需要除去由 難蝕刻性材料所成之配線圖案用掩模層，因此可防止因過 剩之蝕刻處理而造成之半導體裝置的各元件之損傷。更且 ，留下配線圖案用掩模層，藉此可保護下層配線構造。 又，可構成得藉配線圖案用掩模層，使構成保護層之 敛或组化合物，與構成下層配線構造之铭或銘合金不直接 接觸，所以可防止使下層配線構造與保護層間上升電阻的 反應層之形成，其結果，可使半導體裝置之電力消耗量和 發熱量等降低6 〔圖式之簡單說明〕 ''第1(a)〜（h)圖為概略說明圖，係用以說明具有本發明 第一實施形態之多層配線構造的半導體裝置之製造方法； 第2 (a)〜（c)圖為概略說明圖’係顯示本發明第一實施 形態之半導體裝置的製造方法之應用例； 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） 請先閲讀背面之注意事項再本頁) 裝. 訂 -16- B7 五、發明説明（14 ) 第3(a)〜（g)圖為概略說明圖’係用以說明本發明第二 實施形態之波紋構造的半導體裝置之製造方法； 第4(a)、（b)圖為概略說明圖’係顯示本發明第二實施 形態之半導體裝置的製造方法之應用例； 第5(a)〜（g)圖為概略說明圖，係用以說明具有本發明 第三實施形態之雙波紋構造的半導體裝置之製造方法； 第6(a)、（b)圖為概略說明圖，係顯示本發明第三實施 形態之半導體裝置的製造方法之應用例； 第7(a)〜（d)圖為概略說明圖，係用以說明具有本發明 第四實施形髮波紋構造的半導體裝置之製造方法； 第8(a)〜為概略說明圖，係顯示本發明第四實施 形態之半導趙的製造方法之應用例； 第9(a)〜（¾¾為概略說明圖，係用以說明具有習知多 層配線構造之半導體裝置的製造方法； 〔用以實施發明之最佳形態〕 經濟部中央標準局員工消费合作社印製 以下，一面參照附圖，一面詳細說明本發明之半導體 裝置及其製造方法之實施形態。又，於以下之說明，關於 具有大致同一機能及構成之構成要素者，附以同一符號， 藉此省略重覆說明。 (1)第一實施形態 首先，就適用一具有多層配線構造之半導體裝置及其 製造方法的第一實施形態，一面參照第1 (a)〜（h)圖’一面 說明本發明之半導體裝置及其製造方法。
首先，如第1(a)圖所示，就例如於形成有絕緣膜之P 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X297公釐） -17- 414918 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（15 ) 型矽基板等之半導體基板（以下，稱「基板j )1〇〇上，形 成下層配線構造102之工程，說明如下。 藉減射處理，在基板100上形成例如由紹及銅所成之 鋁合金膜（未圖示）之後，於鋁合金上藉濺射處理來形成難 蝕刻性之鎢膜（未圖示）。又，在上述鋁合金膜及鎢膜之形 成時，可使用Ar作為濺射氣體。又，不用鎢膜，而代之 將TiW等之鎢合金膜形成於鋁合金膜也可。 其次，於上述鎢膜上形成光致抗蝕劑圖案（未圖示）， 將此光致抗蝕劑圖案作為蝕刻掩模把鎢膜形成圖案，形成 關於本實施形態之下層配線用硬掩模104 〇下層配線用硬 掩模104之圖案形成，例如，可在1 OmTorr以下之壓力氛· 圍氣下，藉由使用一種混合氣體作為蝕刻氣體之電漿蝕刻 處理來進行。該混合氣體，係於選自由CF4、CHF3、SF6 所成之群的任意氣體，添加〇2而成者。 其次，將上述下層配線用硬掩模104作為蝕刻掩模， 把鋁合金膜形成圖案，藉此形成如圖示例之下層配線102 。紹合金膜之圖案形成，例如，可在1 OmTorr以下之壓力 氛圍氣下，藉由使用一種混合氣體作為蝕刻氣體之電漿蝕 刻處理來進行。該混合氣體，係於選自由Cl2、BC13、CC14 、及SiCI4所成之群的任意氣體，添加队而成者。 像這樣，依照本實施形態，由於將成自鎢之下層配線 用硬掩模104作為掩模，形成由鋁合金膜所成之下層配線 102，所以較之使用習知光致抗蝕劑圖案作為掩模之場合 ，更可使圖案形成之選擇比大幅提高。又，下層配線用硬 (請先閱讀背面之注意事項再本頁) -裝-
*1T 旄. 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ 297公釐） -18- 414918 A7 B7 五、發明説明（16 ) 經濟部中央標準局負工消費合作社印製 ，模104 ’由於由導電性材料即鎢所形成，所以可作為配 ( 之一部分使用。即’可將下層配線用硬掩模1〇4視做下 配線102之一部分，所以用作掩模之機能終了之後仍不 需要除去’藉此可俵工程數減少。 接著，藉化學氣相成長（以下，稱「CVD」）法，如第 1(b)圖所示’使由絕緣性有機系低介電常數化合物（例如 氟化非晶形碳化合物）所成之層間絕緣膜1〇6成長。作為成 膜氣體用者，例如，可使用_種於CF4&CHF3，添加選自 由 ch4、ch2h6、ch4、ch2、bf3、b2h6、（ch3)3b、（c2h5)3b 、及H2所成之群的任意氣體之混合氣體。其後，於層間 絕緣膜106之表面施行化學機械研磨處理（以下稱r CMP處 理」），將層間絕緣膜106之表面加以平坦化。 像這樣，本實施形態，係採用有機系低介常數化合物 之氟化非晶形碳化合物作為層間絕緣膜106之材料。其結 果’儘管隨最近之微細化趨向而配線寬度和配線間隔變為 狹窄’也可抑制浮動容量和配線電阻之增加，使配線延遲 降低’所以可使半導體裝置超高速度動作。 接著’藉由反應性濺射處理，在層間絕緣膜106上形 成難银刻性鈦化合物模、例如氮化鈦膜108，以作為通路 孔形成用掩摸。此時，成膜氣體，則使用由Αγ&Ν2所成 之混合氣體》又，不用氮化鈦膜108，而代之將鈦膜、钽 膜、或氮化鉅等之鈕化合物膜形成於層間絕緣膜106上也 可。作為用來形成氮化鈕膜時之成膜氣體者，可使用跟氮 化欽膜108之成膜時大致同一之氣體。 本紙張尺度適用中國國家標準（CNS ) Α4祝格（210X297公瘦） 請 閱 面 之 注 項 再 Ό 本 頁 裝 訂 -19- 414918 A7 ___B7_ 五、發明说明（π ) 其後，如第1(C)圖所示，將光致抗蝕劑圖案110作為 蝕刻掩模把氮化鈦膜108加以形成圖案，以形成通路孔用 硬掩模108a。氮化鈦膜108之圖案形成，可藉由使用一種 混合氣體作為蝕刻氣體之電漿蝕刻處理來.進行◊該混合氣 體，係於按照處理選自由Cl2、BC13、CC14、SiCl4、SF6、 CF4、CH4所成之群的任意氣體，添加〇2而成者《 更且，將通路孔形成用硬掩模l〇8a作為掩模施予蝕刻 處理’而如第1(d)圓所示，在層間絕緣膜1〇6形成一與下 層配線102及/或下層配線用硬掩模1〇4連通之通路孔112 。又’通路孔112之形成，例如，可在1 omTorr以下之壓 力氛圍氣下’藉由使用一種混合氣體作為蝕刻氣體之電敷 蝕刻處理來進行。該混合氣體係於〇2添加N2、碳氟化合 物或碳氫化合物氣體而成者。 像這樣，依照本實施形態，由於使用由氮化鈦所成之 通路孔用硬掩模108a ’作為一將通路孔112形成於層間絕 緣膜106之掩模’所以較之習知之將光致抗蝕劑圖案作為 通路孔用掩模使用時’更可使對於層間絕緣膜之選擇比大 幅提高" 經濟部中央標準局員工消費合作社印製 又，通路孔用硬捧模108a，係與上述下層配線用硬掩 模1 〇8a同樣，由導電性材料所形成，所以可作為配線之一 部分利用，儘管用作掩模之機能終了，其後仍不需要除去 ，可縮短工程數。又，使用習知光致抗蝕劑之通路孔用掩 模，雖在其除去時有損傷層間絕緣膜之虞，但本實施形態由 於不需除去通路孔用掩模，所以不會有損傷層間絕緣膜之 本紙張认朝t® ®家標準{ CNS ) A4現格（210X297公瘦) -20- 414918 A7 B7 五、發明説明（is ) 虞。 〜 待藉由濺射蝕刻清洗如斯形成的通路孔1 1 2内部之後 ’進一步藉濺射法或CVD法，將保護層、例如由氮化鈦 所成之阻擋金屬114，形成於通路孔112内（參照第1(e)圖） 。此時，成膜氣體，可使罔由欽齒化物或有機鈦化合物、 及NH4或肼所成之混合氣體。又，阻擋金屬H4，雖與通 路孔用硬掩模108a同樣，例如，可由鈦膜、鈕膜、或氮化 钽等之鈕化合物膜所形成，但其時，宜從同一材料構成阻 擋金屬114及通路孔用硬掩模i〇8a。 在此’於本實施形態方面，下層配線102並不直露出 於通路孔112内’而只形成在下層配線1〇2上部之下層配線 用硬掩模露出而已》因此’在通路孔112内形成阻擋金屬114 時’阻擋金屬114也不會與下層配線1 〇2直接接觸，所以不 會像上述習知半導體裝置那樣，因構成下層配線1〇2與構 成阻擋金屬114之氮化鈦反應而形成由Al3Ti或A1N所成之 反應層。其結果，電阻並不會在下層配線1〇2與阻擋金屬114 間上升β 接著’施行CVD處理，藉此如第i(e)圖所示，在通路 孔内堆積導電性材料、例如鶴，藉其鎢層116來埋入通路 孔112内’以形成層間配線。此時，作為成膜氣體用者， 可使用WFS、及SiH4或H2之混合氣體。又，除了鎢以外， 更可將鎢合金、鋁、鋁合金、銅或銅合金等，作為配線材 料埋入通路孔112内》 再者，如第1 (f)圖所示’藉姓刻處理來除去通路孔用 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -21 - 414918 A7 B7 經濟部中央標率局®!:工消費合作社印搫 五、發明説明（19 ) l〇8a上所堆積的不需要的鶴層116。又於本實施银態方 面藉蝕刻處理只除去鎢層116，在通路孔用硬掩模1〇8a 之表面使银刻處理停止◊藉由這樣之工程，於通路孔m 内，形成一與下層配線1〇2及/或下層配線用硬掩模1〇4導 通之層間配線U6a。又，鎢層116之除去，可在幾1〇111丁〇灯 〜i〇0mTorr左右之壓力氛園氣下，例如，使用一種於SF6 添加〇2及Ar之混合氣體作為蝕刻氣體，藉電漿蝕刻處理 來進行。 又’不用上述姓刻處理’而代之藉由CMP處理，除 去通路孔用硬掩模l〇8a上之鎢層116也可。像這樣，本實 施形態由於在層間絕緣膜1〇6上形成有由氮化鈦所成之通 路孔用硬掩模108a，所以可在不損傷層間絕緣膜1〇6之狀 態下’確實地除去通路孔用硬掩模1〇8a上所堆積之不需要 的鶴層116。 像這樣形成了層間配線116a之後，例如藉滅射處理來 形成由用來構成上層配線構造之導電性材料（例如鋁及鋼） 所成之鋁合金膜118。在那時’於本實施形態方面，由於 層間絕緣膜106上所殘留之通路孔用硬掩模1〇8&係由氮化 鈦所形成，所以如上述習知之半導體裝置一般，儘管在通 路孔用硬掩模108a與用做上層配線之鋁合金膜118間，未 形成由氮化鈦等所成之密合層，也可確實地將紹合金膜118 成膜。 又，習知之半導體裝置，有時候用來構成密合層之氮 化鈦、與用來構成上層配線構造之鋁反應，而形成反應層 本紙張尺度適用中國國家標準（CNS ) A4祝格（210X297公釐） (諳先聞讀背面之注意事項本頁) .裝·
-B -腺- -22- A7 B7 414918 五、發明説明（2〇 ) ，導致電阻值上升，但如依本實施形態，就不需要擔心這 種反應層之形成。 進而，在上層配線用之鋁合金膜Π8上，藉濺射處理 等，如第1(g)圖所示，形成用做上層配線用硬掩模之鎢膜 120。又，不用鎢膜120，而代之將TiW等之鎢合金膜形成 於鋁合金膜118上也可。接著，藉給定之石版印刷工程， 將鎢層120形成圖案，藉此形成上層配線用硬掩模120a， 將此上層配線用硬掩模120a作為蝕刻掩模，將用做上層配 線構造之鋁合金118形成圖案，藉此形成一與層間配線116a 導通之上層配線118 a。 像這樣依本實施形態，由於利用由鎢所成之上層配線 用硬掩模120a，將由鋁合金所成之上層配線118a形成圖案 ，所以可用高選擇比來進行處理。又，上層配線用硬掩模 120a，因為由導電性材料所形成，所以可作為上層配線118a 之一部分使用，並不需要刻意加以除去。 關於第一實施形態之半導體裝置及其製造方法，係構 成如上述，若要從鋁合金膜形成下層配線或上層配線102 ，118a時，將成自鎢之硬掩模104，120a作為蝕刻掩模使 用，又，若要在由氟化非晶形碳化合物所成之層間絕緣膜 106形成通路孔112時，將成自氮化鈦之硬掩模108a作為蝕 刻掩模使用，所以可分別用高選擇比來進行處理。 又，各硬掩模104、108a、120a，因為均由導電性材 料所形成，所以如上述可作為配線之一部分使用之同時， 可使各配線間之靜電容量降低。 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0 X 297公釐） -23 - 五、 414918 A7 B7 經濟部申央標隼局貝工消費合作社印製 發明説明（21 ) 更且，由於與習知之半導體裝置不同，在下層配線102 與阻撞金屬114之間，以及在層間配線116a與上層配線11 ga 之間不會形成反應層，所以可防止電阻值之上升。 以上，雖說明了關於本發明之第一實施形態的半導體 裝置及其製造方法’但本發明並不受這樣之例所限制。例 如採用：於上述第一實施形態方面，將成自鎢之層間配線 116a埋入通路孔II2之後，除去多餘之鎢層116時，多餘之 阻擋金屬層也加以除去，於通路孔用硬掩模層108a之上部 ’停止處理的、構成。像這樣，於上述第一實施形態，於 通路孔用硬掩模層108a之上部，使蝕刻處理停止之理由為 :主要將成自氮化鈦之通路孔用硬掩模層l〇8a，作為由說 化非晶形碳化合物所成之層間絕緣膜106與由鋁合金所成 之上層配線間之密合層利用之故。 然而’當要除去多餘之鎢層116及阻擋金屬層U4時， 為了把加工面更加平坦化，而有時候採用CMP法。在這 樣的時候，由於阻擋金屬層U4與硬掩模層l〇8a彼此為金 屬’所以產生了難以終點檢出等之問題。 \ 於是’依據本發明，當藉由CMP法，將多餘之鎢層U6 及阻擋金屬層114除去時，如第2(a)圖所示，進一步也除 去通路孔用硬掩模層l〇8a。如依CMP法的話，從氮化欽等 之金屬層轉移至氟化非晶形碳化合物等之絕緣層時，產生 轉矩變化等，使得易於終點檢出之同時，也可達成加工面 之平坦化。又，至第2(a)圖之工程的工程’與第1(a)〜第l(e) 圖之關連說明之工程大致相同，所以省略重覆說明。 本紙張尺度適用中國國家標準（CMS ) Α4规格（210X2S»7公釐）
請 先 聞 讀 ί - 之 注 ί 項 本 X 裝 訂 腺 -24- 414918 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明（22 ) 像這樣，對於露出有層間配線層116a之屬間絕緣膜106 ，形成鈦、鈦化合物、鈕或鈕化合物等之金屬層以作為密 合層108’之後，與上述第一實施形態同樣，形成一構成上 層配線構造之鋁合禽膜118，進而，如第2(b)、（c)所示， 利用由鎢膜所成之上層配線用硬掩模120，將該鋁合金ία 形成圖案’藉此可獲得與上述第一實施形態之半導體裝置 大致同樣之構造的半導體裝置。又.，如依此方法的話，雖 必需要形成密合層108’ ’但由於具有製造工程變成容易等 之優點’所以實施者’可按照製造條件等，適宜選擇示於 第1(a)圖〜第1(e)圖之工程、或示於第2(a)圖〜第2(c)圖之 工程。 (2)第二實施形態 其次，就適用一具有波紋構造之半導體裝置及其製造 方法的第二實施形態，一面參照第3、(a)〜（g)圖，一面詳細 說明本發明之半導體裝置及其製造方法》 首先’於基板200上’如第3(a)圓所示，藉CVD法來 形成一由氟化非晶形碳化合物等所成之層間絕緣膜202。 進而，於層間絕緣膜202上，形成一用來構成配線用硬掩 模之氮化鈦膜204。又，作為配線用硬掩模用者，也可採 用鈦膜、钽膜、或氮化鉅等之钽化合物膜，以替代氮化鈦 膜204 »進而’如第3(b)圖所示，於氮化鈦膜204上形成光 致抗蝕劑圖案206，將之作為蝕刻掩模，把氮化鈦膜2〇4形 成圖案，形成關於本實施形態之配線用硬掩模2〇4a。 其次’將配線用硬掩模2〇4a作為掩模，一如第3(c)圖 C請先閲讀背面之注意事項本頁) 裝. 訂_ _腺. 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -25- 經濟部中央標準局員工消費合作社印製 414918， A7 B7五、發明説明（23 ) 所示，於層間絕緣膜202形成配線用溝208。進而，藉由濺 \ 射處理或CVD處理，於配線溝208内面及配線用硬掩模204a 表面，形成例如由氮化鈦所成之阻擋金屬210。又，阻擋 金屬210，雖與配線用硬掩模204a同樣，可從例如鈦膜、 鈕膜、或氮化钽等之钽化合物膜構成，但像這樣時，宜從 同一材料構成硬掩模204a及阻擋金屬210。 其次，如第3(d)圊所示將由導'電性材料（例如、鎢、 鶴合金、銘、紹合金、銅、銅合金等）所成之金眉層212， 埋入配線用溝208。這種埋入處理，可使用CVD法或濺射 法。該CVD法或濺射法，係使用由有機鋁化合物及私所 成之混合氣體作為成膜氣體》 其後，藉由CMP處理，除去金屬層212及阻擋金屬210 ，在配線用硬掩模204a之表面停止CMP處理。藉此，如第 3(e)圖所示，在配線用溝208内形成配線212a。又CMP處 理，例如，可使用由氧化鋁漿及1120所成之混合物等之氧 化劑來進行。 其次，雖藉蝕刻處理來除去層間絕緣膜202上所形成 的殘餘硬掩模204a，但那時，如第3(f)圖所示，殘留在配 線212a側部之阻擋金屬210之露出部分也被蝕刻，變成僅 只配線212a之上部表面，從層間絕緣膜202表面突出之構 成。 然後，藉電漿CVD法，如第3(g)圖所示，以掩蓋配線 212a之狀態，在層間絕緣膜202之表面全體形成由SiN所成 之阻擋層（絕緣層）214。此時，成膜氣體，則可使用一種 請先閱讀背面之注意事項再本頁) 裝· 訂 舞. 本紙張尺度適用中國國家標準（CNS ) A4规格（210 X 297公釐） -26- A7 B7 414918 五、發明説明（24 ) 於SiH4、Si2H4或SiCl2H2添加了 NH4或肼之混合氣體，在 ITorr〜lOOTorr之屋力氛圍氣下進行處理。 第2實施形態之半導體裝置及其製造方法，係構成如 上述，而與上述第一實施形態同樣，使用由氮化鈦所成之 硬掩模204a作為蝕刻掩模，所以儘管適用於具有上述波紋 構造的半導體裝置，在形成配線用溝208時仍可確保高選 擇比之同時，可在配線用溝208之形成後輕易除去配線用 硬掩模204a。 又，於上述第二實施形態方面，雖提示了藉蝕刻處理 來除去層間絕緣膜202上所形成的殘餘硬掩模204a之例， 但本發明並不受此例所限制。與第一實施形態L同樣，也可 藉CMP法來除去層間絕緣膜202上所形成的殘餘硬掩模 204a ° 經濟部中央標準局員工消費合作社印製 如已說明一般，依照藉蝕刻來除去硬掩氣204a之構成 ，如第3(f)圖所示，配線212a之上部表面變成從層間絕緣 膜202之表面突出之構成，因而表面產生凹凸，有可能對 於後工程給與不利之影響的情況。然而，如本實施形態一 般，只要採用藉CMP法來除去硬掩模204a之構成，即也除 去配線212a之突出部，因而如第4(a)圖所示，可將加工面 加以平坦化。因此，如第4(b)圖所示，可在配線212a及層 間絕緣膜202上，形成平坦之阻擋層（絕緣層）214’。又， 關於到第4(a)圖之工程，由於與已說明過之第3(a)〜（e)圖 之關連工程大致相同，所以省略詳細說明。 (3)第三實施形態 本紙張尺度適用中國國家標準（CNS ) A4规格（210X 297公釐） -27- 經濟部中央標準局員工消費合作社印製 414918 at _B7_ 五、發明説明（25 ) 其次，就適用一具有雙波紋構造之半導體裝置及其製 造方法的第三實施形態，一面參照第5(a)〜（g)圖一面說明 本發明之半導體裝置及其製造方法。 首先，於基板3p0上，形成由鋁或鋼等所成之金屬膜 ，藉給定之石版印刷工程將該金屬膜形成圖案，形成下層 配線302 »進而，如第5(a)圖所示，形成一由氟化非晶形 碳化合物所成之層間絕緣膜304，以便下層配線302。又， 層間絕緣膜304之表面，宜藉CMP處理來平坦化。 其次，施行反應性濺射處理，藉此在層間絕緣膜304 上’形成一作為上層配線用硬掩模使用之氣化欽膜306。 又，不用氮化鈦膜306，而代之將鈦膜、钽膜、或氮化组 等之钽化合膜，作為上層配線用硬掩模利用也可。 進而，如第5(b)圖所示，將氮化鈦膜306上所形成之 光致抗蝕劑圖案308作為蝕刻掩模，把氮化鈦膜306形成圖 案’形成上層配線用硬掩模306a ·接著，將上層配線用硬 掩模306a作為掩模，一如第5(e)圖所示，在層間絕緣膜304 形成上層配線用溝310»又，上層配線用溝310,係對準於 已形成之下層配線302 » 接著，在配線用溝3 10内面，形成例如由氮化鈦所成 之上層配線溝用阻擋金屬312。又，上層配線溝用阻擋金 屬312，雖可由跟上層配線用硬掩模306a同樣之材料、例 如鈦膜、钽膜、或氬化鉅等之钽化合物膜所構成，但這樣 時，上層配線用硬模306a及上層配線溝用阻擋金屬312， 宜由同一材料所構成。 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） (請先閎讀背面之注意事項再>5^本頁) .裝 訂 -28 - 414918 A7 ____ B7 五、發明説明（26 ) 接著’如第5(d)圖所示’為了在配線用溝31〇之下方 形成與下層配線302連通之通路孔316，而用光致抗姓劑來 形成通路孔用掩模314。然後，藉由此通路孔用掩模314, 在配線用溝3 10下方之層間絕緣膜304蝕刻跟下層配線3〇2 連通之通路孔316。 進而’使例如由氮化鈦所成之層間配線溝用阻擋金屬 318成膜於通路孔316内，藉以保護層間絕緣膜304之露出 。又，層間配線溝用阻擋金屬318，雖可由跟上層配線溝 用阻擋金屬312或上層配線用硬掩模306a同樣之材料、例 如鈦膜、姐膜、或氮化組等之钮化合物所構成，但這樣時 ’宜由跟上層配線用硬掩模306a或上層配線溝用阻播金屬 312同一之材料所構成。 經濟部中央標準局員工消费合作社印製 接著，藉由CVD法，將配線椅料，例如鶴、鶴合金 、銘、銘合金、銅、或銅合金等之金屬層，埋入通路孔316 及配線用溝3 10。其時之成膜氣體，則使用由有機系鋁化 合物及Ha所成之混合氣體。進而，施行CMP處理，藉此 如第5(f)圖所示除去多餘之金屬層及上層配線溝用阻擋 金屬312 «又，在上層配線用硬掩模306a之表面停止CMP 處理。藉此，在通路孔316及配線用溝310内，形成與下層 配線302導通之上層配線及層間配線構造320。 進而’藉蝕刻處理來除去層間絕緣膜304上所殘留之 上層配線用硬掩模306a，但那時，也蝕刻上層配線320之 側部所殘留之上層配線溝用阻擋金屬320之露出部分，變 成僅只上層配線320之上部表面從層間絕緣膜304之表面突 本紙張尺度適用中國國家標準（CNS ) A4祝格（210X297公釐） ^ 29 - 414918 A7 經濟部中夬標隼局男工消費合作社印製 B7五、發明説明（27 ) 出之構成。 接著，如第5(g)圖所示，藉電漿CVD處理，來形成例 如由SiN所成之阻擋層（絕緣層）322，以便掩蓋從層間絕緣 膜304之表面突出的上層配線320及層間絕緣膜304之露ί出 面，藉此形成雙波紋構造之半導體裝置。 第三實施形態之半導體裝置及其製造方法，係構成如 上述，而與上述第一及第二實施形態同樣，使用由氮化鈦 所成之硬掩模306a作為蝕刻掩模，將配線用溝310形成於 由氟化非晶形碳化合物所成之層間絕緣膜304時，可確保 高選擇比。 又，於上述第三實施形態方面，雖提示了籍蝕刻處理 來除去層間絕緣膜304上所形成的殘餘硬掩模306a之例， 但本發明並不受此例所限制。與第一及第二實施形態之應 用例同樣，在除去多餘之金屬層及上層配線溝用阻擋金屬 3 12時，一同藉由CMP法，除去層間絕緣膜304上所形成 的殘餘硬掩模306a也可。 如已說明過一般，依照藉钮刻來除去硬掩模306a之構 成，如第5(g)圖所示，配線320之上部表面變成從層間絕 緣膜304之表面突出之構成，因而表面產生凹凸，有可能 對於後工程給與不利之影響的情況。然而，如本實施形態 一般，只要採用藉CMP法來除去硬掩模306a之構成，即也 可除去配線320之突出部，囟而如第6(a)圖所示，可將加 工面加以平坦化。因此，如第6(b)圖所示，可在配線320 及層間絕緣膜304上，形成平坦之阻擋層（絕緣層）322’。 (請先聞讀背面之注意事項再本頁) -裝' -訂 -線.· 本紙張尺度適用中國國家襟準（CNS ) Μ現格（210X297公釐） -30- 經濟部中央標隼局員工消費合作社印製 414918 A7 __'___ B7 五、發明説明（28 ) 又’關於到第6(a)圖之工程’由於與已說明過之第5(a)〜 圖之關連工程大致相同，所以省略詳細說明。 (4)第四實施形態 其次’就適用一具有其他雙波紋構造之半導體裝置及 其製造方法的第四實施形態，—面參照第7(a)〜（d)圖，一 面詳細說明本發明之半導體裝置及其製造方法。又，於第 7(a)〜（d)圖，紙面左侧所示者為备工程之斷面圖，而紙面 右側所示者’則為各工程之平面圖。 又’上述第三實施形態，係在層間絕緣膜304形成寬 度相對地小於配線用溝310之通路孔316 ;反觀，本實施形 態’係以在層間絕緣膜304形成寬度大致與配線用溝310相 同之通路孔。又’對應於上述第三實施形態第5(a)圖〜第 5(c)圖之本實施形態之工程，也構成大致同樣之構造，所 以省略重覆說明。 首先，藉由對應於上述第5(a)圖〜第5(c)圖之工程， 於下層配線302上方之層間絕緣膜304形成配線用溝310， 進而在此配線用溝310之内面形成上層配線溝用阻擋金屬 312之後’在上層配線溝用阻擋層312上形成通路孔用光致 蝕刻劑圖案400。那時，於本實施形態方面，如第7(a)圖 所示，使用一種不只在上層配線溝310之通路孔形成位置 且在其周緣部也形成開口之通路孔用光致抗蝕劑圖案400 。又’為顧及石版印刷之精度，而將前述開口形成得比上 層配線溝310之寬度更寬廣。 其次’藉由各向異性蝕刻，在配線用溝3 10内形成與 本紙張尺度適用中國國家標準（CMS ) Μ規格（210X29?公釐） (請先閱讀背面之注意事項再'^本頁) 訂 -31 - ^14918 A7 B7 五、發明説明（29 ) 下層配線連通之通路孔402。接著，如第7(b)圖所示，藉CVD 處理，在露出有層間絕緣膜304之通路孔402之内部侧及下 層配線302表面，形成例如由氮化鈦所成之層間配線溝用 阻擋金屬404。又，此層間配線溝用阻擋金屬404，雖可由 跟上層配線溝用阻擋金屬312或上層配線用硬掩模306a同 樣之材料（例如，鈦膜、钽膜、或氬化钽等之钽化合物）所 構成，但此時，硬掩模306a及阻擋金屬，宜由大致同一之 枯料所構成。 如此進行後，於所形成之通路孔402内及上層配線用 溝3 10内，例如藉由CVD處理埋入導線材料、例如鎢、鎢 合金、鋁、鋁合金、銅或鋼合金等之金屬層。然後，藉由 CMP處理，如第7(c)圖所示，除去硬掩模306a上所堆積的 金屬層及阻擋金屬312»其時，於本實施形態方面，在硬 掩模306a之表面停止蝕刻處理。藉此，在通路孔402内及 配線用溝310内形成與下層配線302導通的上層配線及層配 線406。 接著，除去層間絕緣膜304上之硬掩模306a，但那時 ，殘留在上層配線406側部之上層配線溝用阻擋金屬312之 露出部分也被蝕刻，變成僅只上層配線406之上部表面， 從層間絕緣膜304之表面突出之構成。 接著，如第7(d)圖所示，藉電漿CVD處理，來形成例 如由SiN所示之阻擋層（絕緣層）322，以便掩蓋從層間絕緣 膜304之露出面突出的上層配線406及層間絕緣膜304之露 出面，藉此形成雙波紋構造之半導體裝置。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -32- 414918 A7 B7 五、發明説明（30 經濟部中央標準局負工消費合作社印製 第四實施形態之半導體裝置及其製造方法，係構成如 上述，而不管石版印刷術之精度如何，均如上述可形成與 配線用溝310大致同一寬度之通路孔402，所以可提供自動 對準型之層間配線構造，可使具有雙波紋構造之半導體裝 置的成品率提高。 又，於上述第四實施形態方面，雖提示了藉蝕刻處理 來除去層間絕緣膜304上所形成的殘餘硬掩模306a之例， 但本發明並不受此例所限制。與第一〜第三實施形態之應 用例同樣，在除去多餘之金屬層及上層配線溝用阻擋金屬 3 12時，一同藉由CMP法，除去層間絕緣膜304上所形成 的殘餘硬掩模306a也可。 如已說明過一般，依照藉蝕刻來除去硬掩模306a之構 成，如第7(d)圖所示，配線406之上部表面變成從層間絕 緣膜304之表面突出之構成，因而表面產生凹凸，有可能 對於後工程給與不利影響的情況。然而，如本實施形態一 般，只要採用藉CMP法來除去硬掩模306a之構成，即也可 除去配線406之突出部，因而如第8(a)圖所示，可將加工 面加以平坦化。因此第8(b)圖所示，可在配線320及層間 絕緣膜304上，形成平坦之阻擋層（絕緣層）322’。又，關 於到第8(a)南之工程，由於與已說明過之第5(a)〜（d)圖及 第7(a)、（b)圖之關連工程大致相同，所以省略重覆說明。 以上，雖就本發明之較佳實施形態，一面參照附圖一 面作了詳細說明，但本發明並不受此種構成所限制。於申 請專利範圍所記載之技術思想之範疇内，只要是具有此領 讀 聞 諸 背 面 之 注 意李 項 再 裝 頁 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X 297公釐） -33 - 經濟部中央標準局員工消費合作社印製 414918 A7 _B7_ 五、發明説明（31 ) 域的技術之業者，即可想出各種之變更例及修正例，因此 ，該等變更例及修正例自應屬於本發明之技術範圍。 例如，於上述第二〜第四實施形態，雖舉出一待埋入 配線用溝、或通路孔及配線用溝之後，除去硬掩模上所堆 積之阻擋金屬及金屬層的構成例來說明，本發明並不受這 種構成所限制，而即使為僅除去阻擋金屬上所堆積之金屬 層的場合，也可實施本發明。 如依本發明，則從成自鋁或鋁合金之配線材料形成配 線構造時，使用由鎢或鎢合金所成之掩模，又在成自氟化 非晶形碳化合金之層間絕緣膜形成配線用開口時，使用由 氮化鈦或氮化鈕等所成之掩模，因此比使用由習知之光致 抗蝕劑圖案或矽化合物所成之掩模的場合，更可使選擇比 大幅提高。又，這種掩模，由於由通電性材料所形成，所 以可作為配線構造之一部分使用同時，即使被留在配線構 造間，也可使其配線構造間之靜電容量。其結果，不需要 除去這種掩模，因而可使生產率提高之同時，在用來除去 由難蝕刻性材料所成之掩模的過剩蝕刻處理下，不會傷及 半導體裝置。再者，在配線構造上留下掩模，藉此可保護 這種配線構造ο 〔產業上之可利用性〕 本發明，可利用於半導體裝置及其製造方法，特別可 利用於一具有由鋁或鋁合金所成之配線構造的單層或多數 層之半導體裝置及其製造方法。 本紙婊尺度適用中國國家標皁（CNS ) A4規格（210X297公釐） (讀先閲讀背面之注意事項再t本頁) 裝- -111 -34 - 414918 A7 B7 五、發明説明（32 ) 元件標號對照 100，200，300…基板 212...金屬層 102…下層配線構造 212a...配線 104...下層配線用硬掩模 214··.阻擋層（絕緣層） 106...層間絕緣膜 214’，322’…平坦阻擋層 108，204，306…氮化鈦膜 (絕緣層） 108’...密合層 302...下層配線 108a…通路孔用硬掩模 306a...上層配線用硬掩模 112，316，402·..通路孔 310…上層配線用溝 114…阻擋金屬 312…上層配線溝用阻撞金屬 116，120...鎢層 314...通路孔用掩模 116 a…層間配線 318，404…層間配線溝用 118，210...鋁合金膜 阻擋金屬 120a...上層配線用硬掩模 320...層間配線構造 202，304...層間絕緣膜 400…通路孔用光致抗蝕 204a...配線用硬掩模 劑圖案 206，308…光致抗触劑圖案 406...層間配線 208..·配線用溝 本紙張尺度適用中國國家標準（CNS ) A4祝格（210X297公釐} -35-
Claims (1)
- _4149U.申請專利範圍 A8 B8 C8 D8 經濟部中央標率局員工消費合作社印f '4. 一種半導體裝置之製造方法，其係具有由鋁或鋁合金 所成之配線構造的半導體裝置之製造方法者；其特徵 在於包含有： 配線材料層形成工程〜—形成由鋁或鋁合金所成 之配線材料層； 配線圖案用掩模形咸工程--形成由鎢或鎢合金 所成之配線圖案用掩模；及 配線丨形成工程――藉前述配線圖案用掩模將 前述配線形成圖案。 '2. —種半導_(：^造方法，其係備有一下層配線構造、 一上層配線:¾¾、一由有機系低介電常數化合物所成 之層間絕緣膜、及一貫穿前述層間絕緣膜以導電前述 下層配線構造與前述上層配線構造之層間配線構造的 、半導體裝置之製造方法者；其特徵在於包含有： 層間配線圖案用掩模形成工程--於前述層間絕 緣膜上，形成一由選自由鈦、鈦化合物、粗、鈕化合 物所成之群的任意材料所成之層間配線圖案用掩模； 及 通路孔形成工程--藉由前述層間配線圖案用掩 模，將前述層間絕緣膜形成圖案，以形成一用來形成 前述層間配線構造之通路孔。 3.如申請專利範圍第2項所述之半導體裝置之製造方法， 其特徵在於更包含： 層間配線構造形成工程--於前述通路孔内，形 本紙張尺度適用中國國家樣準（CNS ) A4洗格（210X297公釐） 請 先 閱 I 南 之 注 意頁 訂 -36- AS B8 C8 D8 414918 六、申請專利範圍 成一由選 所成之群鎢、鎢合金、鋁、鋁合金、鋼、銅合金 意材料所成之層間配線構造。 於前述下層配 4. 一種半導製造方法，其係備有一下層配線構造、 上層配線樓遷、層間絕緣膜、及一貫穿前述層間絕緣 膜以導通前述下層配線構造與前述上層配線構造之層 間配線構造的、半導體裝置之製造方法者；其特徵在 包含有： 下層配線材料層形成工程--形成由鋁或鋁合金 所成之下層配線材料層； 下層配線圖案用掩模形成工程· 線材料層上，形成一由鎢或鎢合金所成之下層配線圖 案用掩模； 請 先 閲 讀 背 © 之 注 意 事 項 再 |( 本 頁 訂 下層配線構造形成工程 藉由前述下層配線圖 經濟部中央標準局員工消費合作社印製 案用掩模，將前述下層配線材料層形成圖案，以形成 所需之下層配線構造； 被覆工程--不除去前述下層配線圖案用掩模， 而使用由有機系低介電常數化合物所成之層間_絕緣膜 ，來被覆前述下層配線構造及前述配線圖案掩模； 層間配線圖案用掩模形成工程--於前述層間絕 緣膜上，形成一由選自由鈦、鈦化合物、钽、钽化合 物所成之群的任意材料所成之層間配線圖案用掩模； 通路孔形成工程--藉由前述層間配線圖案用掩 模，將前述層間絕緣形成圖案，以形成一用來形成前 述層間配線構造之通路孔； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -37- 8 8 00 8 ABCD 414918 六、申請專利範圍 層間配線構造形成工程—於前述通路孔内，形 成一由選自由鶴、嫣合金、銘、銘合金、銅、銅合金 所成之群的任意材料所成之層間配線構造；及 上層配線構造形成工程--形成一導通於前述層 間配線構造之上層配線構造。 5·如申請專利範園第4項所述之半導體裝置之製造方法， 其特徵為： 前述上層配線構造形成工程，包含有： 上層配線材料層形成工程--不除去前述層間配 線圖案用掩模，而在前述層間配線圖案用掩模及前述 層間配線構造之露出面，形成一由鋁或鋁合金所成之 上層配線材料層；及 上層配線構造形成工程--將前述上層配線材料 層形成圖案*以形成所需之上層配線構造。 6.如申請專利範圍第4項所述之半導體裝置之製造方法， 其特徵為： 剪述上層配線構造形成工程，包含有： 平坦化工程·--藉CMP法來除去前述層間配線圖 案用掩模，使前層間絕緣膜並加以平坦化； 密合層形成工程--於前述層間絕緣膜上，形成 一由選自由鈦、鈦化合物、鈕、鈕化合物所成之群的 任意材料所成之密合層； 上層配線材料層形成工程一-—於前述搶合層上， 形成由鋁或鋁合金所成之上層配線材料層；及 本紙張尺度逋用中國國家標率（CNS ) A4規格（210X29?公釐） ' '» (請先閲讀背面之注意事項再1^本頁) I 經濟部中央榡準局員工消費合作社印製 ΪΙ C8 D8 414918 申請專利範圍 上層配線構造形成工程^—將前述上層配線材料 層形成圖案’以形成所需之上層配線構造。 π. —種半導體裝置之製造方法’其係具有波紋構造之半 導體裝置之製造方法者；其特徵在於包含有： 配線圖案用掩模形成工程--於由有機系低介電 常數化合物所成之絕緣膜上’形成一由選自由欽、欽 化合物/化合物、钽、钽化合物/化合物所成之群的 任意材料所成之配線圖案用掩模； 配線溝形成工程--藉由前述配線圖案用掩模， 將前述絕緣膜形成圖案，以形成一用來形成前述配線 構造之配線溝；及 配線構造形成工程--於形成有前述保護膜之前 述配線溝内，形成一由選自由鎢、鎢合金、鋁、鋁合 金、銅、銅合金所成之群的任意材料所成之配線構造 〇 如申請專利範圍第7項所述之半導體裝置之製造方法， 其特徵為更包含： 除去工程 藉CMP法除去前述配線構造之露出 部，直到前述配線圖案用掩模露出為止； 除去工程--藉蝕刻法來除去前述配線圖案用掩 模；及 保護層形成工程--形成保護層以便掩蓋前述配 線構造及前述絕緣膜之露出部。 分，如申請專利範圍第7項所述之半導體裝置之製造方法， (請先閱讀背面之注意事項再t本瓦) 訂 輕濟部中央樣準局員工消費合作、社印製-39- 士丄49：18 § _____D8 六、申請專利範圍 其特徵為更包含： 平坦化工程--藉CMP法除去前述保護膜、前述 配線構造之露出部及前述配線圓案用掩模，使前述絕 緣膜露出並加以平坦化；及 保護層形成工程--形成保護層，以便掩蓋前述 配線構造及前述絕緣膜之露出部。 10. —種半導體裝置之製造方法，其係具有雙波紋構造之 半導體裝置之製造方法者，其特徵在於包含有： 下層配線構造形成工程； 被覆工程--藉一由有機系低介電常數化合物所 成之層間絕緣膜，來被覆前述配線構造； 上層配線圖案用掩模形成工程--於前述層間絕 緣膜上，形成一由選自由鈦、鈥化合物/化合物、组 、鈕化合物/化合物所成之群的任意材料所成之上層 配線圖案用掩模； 上層配線用溝形成工程--將前述上層配線圖案 用掩'模作為掩模，在前述層間絕緣膜形成上層配線用 溝； 經濟部中央標準局員工消費合作社印策 層間配線圖案用掩模形成工程； 通路孔形成工程--將前述層間配線圖案用掩模 作為掩模，於前述上層配線用溝之下方形成一與前述 下層配線連通之通路孔；及 層間•上層配線構造形成工程--於前述通路孔 及前述上層配線用溝内，形成由選自由鎢、鎢合金、 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） -40- 414918 A8 B8 C8 D8 經濟部中央標隼局員工消費合作社印聚 六、申請專利範圍 鋁、鋁合金、銅、銅合金所成之群的任意材料所成之 層間配線構造及上層配線構造。 11. 如申請專利範圍第項所述之半導體裝置之製造方法 ，其特徵為： 前述層間配線圖案用掩模，係也形成在前述上層 配線溝側壁部，以便形成寬度較窄於前述配線構造者 之前述層間配線構造。 12. 如申請專利範圍第10項所述之半導體裝置之製造方法 ，其特徵為： 前述層閭配線圖案用掩模，係形成得寬度較寬於 前述上層配線溝之寬度，以便形成與前述上層線構造 大致同一寬度之前述層間配線構造◊ i-3.如申請專利範圍第12項所述之半導體裝置之製造方法 ，其特徵為更包含： 保護膜形成工程--在前述通路孔及前述上層配 線用溝内形成層間配線構造及上層配線構造之前，於 前述上層配線用溝及通路孔之層間絕緣膜露出部，形 成由選自由鈦、鈦化合物、鈕、鈕化合物所成之群的 任意材料所成之保護層。. 14·如申請專利範圍第π項所述之半導體裝置之製造方法 ，其特徵在於： 前述保護膜及前述層間配線圖案用掩模，係由同 一材料所成。 '15.如申請專利範圍第1〇項所述之半導體裝置之製造方法 本紙張(CNS)八4祕（210X297公釐) 广请光閲读背面之注意事項再秦#本頁) T-A- _l\s·· -41 - 8 8 8 8 ABCD 414918 六、申請專利範圍 ，其特徵為更包含： 除去工程--藉CMP法除去前述上層配線構造之 露出部，直到前述上層配線圖案用掩模露出為止； 上層配線圖案用掩模除去工程--藉蝕刻法除去 前述上層配線圖案用掩模；及 絕緣層形成工程--形成絕緣層以便掩蓋前述上 層配線構造及前述層間絕緣膜之露出部》 M.如申請專利範圍第10項所述之半導體裝置之製造方法 ，其特徵為更包含： 除去工程--藉CMP法除去前述保護膜、前述上 層配線構造之露出部及前述上層配線圖案用掩模，直 到前述絕緣膜露出為止；及 絕緣層形成工程--形成絕緣層以便掩蓋前述上 層配線構造及前述層間絕緣膜之露出部。 17. —種半導體裝置，其係備有一上層配線構造、一上雇 配線構造、一由有機系低介電常數化合物所成之層間 絕緣膜、及一貫穿前述層間絕緣膜以導通前述下層配 線構造及前述上層配線構造之層間配線構造者；其特 徵在於： 前述層間配線構造，係由選自由鎢、鎢合金、鋁 、銘合金、銅、銅合金所成之群的任意材料所成； 前述下層配線構造，係由鋁或鋁合金所成； 在前述下層配線構造上’形成有由鶴或嫣合金所 成之配線圖案用掩模層； 本紙張尺度適用中國國家標準（CNS ) Α4規格（2i〇x297公釐） (請先閱讀背面之注意事項再填寫#頁) Λ 訂 經濟部中央標隼局員工消費合作社印製 -42- ABCD 414918 六、申請專利範圍 前述層間配線構造與前述下層配線構造，係透過 前述配線圖案用掩模層來連接。 18.如申請專利範圍第17項所述之半導體裝置，其特徵為 在前述配線圖案用掩模層與前述層間配線構造間 ，形成一由選自由就、銀化合物、组、姐化合物所成 之群的任意材料所成之保護層。 1$. —種半導體裝置，其係備有一下層配線構造、一形成 在由用來掩蓋前述下層配線構造之有機系低介電常數 化合物所成的層間絕緣膜之上層配線構造 '及一貫穿 前述層間絕緣膜以連接前述下層配線構造及前述上層 配線構造的層間配線構造者；其特徵在於： 前述層間配線構造，係由選自由鎢、鎢合金、鋁 、鋁合金、銅、鋼合金所成之群的任意材料所成； 前述上層配線構造，係由鋁或鋁合金所成； 前述層間配線構造與前述上層配線構造，係直接 連接著。 如.如申請專利範圍第19項所述之半導體裝置，其特徵為 除了前述層間配線構造與前述上層配線構造間之 至少前述層間配線構造與上層配線構造直接連接之部 分以外，存在一由選自由飲、鈦化合物、组、组化合 物所成之群的任意材料所成之層間配線構造用開口圖 案用掩模層。 本紙張尺度適用中國國家標準（CNS )六^说格（210X297公釐） (請先閱讀背面之注意事項再填免本頁) 訂 經濟部中央標準局員工消費合作社印製 -43 -
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2377898 | 1998-01-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW414918B true TW414918B (en) | 2000-12-11 |
Family
ID=12119801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088100832A TW414918B (en) | 1998-01-20 | 1999-01-20 | Semiconductor device and manufacturing method thereof |
Country Status (2)
| Country | Link |
|---|---|
| TW (1) | TW414918B (zh) |
| WO (1) | WO1999036954A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6420099B1 (en) * | 1999-08-02 | 2002-07-16 | Infineon Technologies Ag | Tungsten hard mask for dry etching aluminum-containing layers |
| JP6045975B2 (ja) * | 2012-07-09 | 2016-12-14 | 東京エレクトロン株式会社 | カーボン膜の成膜方法および成膜装置 |
| SG10201608737QA (en) * | 2015-10-29 | 2017-05-30 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513593A (ja) * | 1991-07-08 | 1993-01-22 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH05136103A (ja) * | 1991-11-14 | 1993-06-01 | Hitachi Ltd | エツチング方法 |
| JPH07201992A (ja) * | 1993-12-27 | 1995-08-04 | Nec Corp | 半導体装置の製造方法 |
| JP2845160B2 (ja) * | 1995-03-23 | 1999-01-13 | 日本電気株式会社 | 半導体装置 |
-
1999
- 1999-01-20 TW TW088100832A patent/TW414918B/zh not_active IP Right Cessation
- 1999-01-20 WO PCT/JP1999/000180 patent/WO1999036954A1/ja active Search and Examination
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999036954A1 (fr) | 1999-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW475248B (en) | Method and apparatus for forming metal interconnects | |
| KR100810788B1 (ko) | 듀얼 다마신 구조의 에칭 방법 | |
| US5300813A (en) | Refractory metal capped low resistivity metal conductor lines and vias | |
| US5674355A (en) | Diamond-like carbon for use in VLSI and ULSI interconnect systems | |
| US6734096B2 (en) | Fine-pitch device lithography using a sacrificial hardmask | |
| US6410419B1 (en) | Silicon carbide barrier layers for porous low dielectric constant materials | |
| US8183694B2 (en) | Reversing tone of patterns on integrated circuit and nanoscale fabrication | |
| KR20040089580A (ko) | 반도체 장치 및 그 제조 방법 | |
| TW533474B (en) | Mask layer and interconnect structure for dual damascene semiconductor manufacturing | |
| TW463266B (en) | Method for manufacturing semiconductor device capable of avoiding flaws and erosion caused by metal CMP process | |
| Tacito et al. | Fine‐Line Patterning of Parylene‐n by Reactive Ion Etching for Application as an Interlayer Dielectric | |
| TW502381B (en) | Manufacturing method of damascene structure | |
| TW414918B (en) | Semiconductor device and manufacturing method thereof | |
| US8012872B2 (en) | Planarising damascene structures | |
| TW515042B (en) | Method to produce a conductor-structure for an integrated circuit | |
| US20020142582A1 (en) | Method for forming copper lines for semiconductor devices | |
| JP2001102447A5 (zh) | ||
| TW200945491A (en) | Method for fabricating a semiconductor device | |
| TW578211B (en) | Semiconductor structure | |
| TW530381B (en) | Method for producing metal damascene | |
| JP2006165214A (ja) | 半導体装置およびその製造方法 | |
| TW473975B (en) | Manufacture method of reducing resistance of metal plug | |
| TW594925B (en) | Method of fabricating metal interconnects and method of filling openings | |
| TW565908B (en) | Manufacturing method of dual damanscene structure | |
| JP2004158821A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |