TW413914B - Method of manufacturing a semiconductor device and the semiconductor device - Google Patents

Method of manufacturing a semiconductor device and the semiconductor device Download PDF

Info

Publication number
TW413914B
TW413914B TW088105240A TW88105240A TW413914B TW 413914 B TW413914 B TW 413914B TW 088105240 A TW088105240 A TW 088105240A TW 88105240 A TW88105240 A TW 88105240A TW 413914 B TW413914 B TW 413914B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
laser beam
adjustment circuit
semiconductor wafer
manufacturing
Prior art date
Application number
TW088105240A
Other languages
English (en)
Inventor
Masami Takai
Akira Nakamura
Satoshi Takeda
Tatsuya Matsuki
Original Assignee
Ricoh Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Kk filed Critical Ricoh Kk
Application granted granted Critical
Publication of TW413914B publication Critical patent/TW413914B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Laser Beam Processing (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

A7 413914 __B7___ 五、發明說明（1 ) 技術領域 本發明關於半導體裝置之製造方法及半導體裝置’特 別關於使用雷射微調，元件調整値可變更之調整電路形成 於半導體晶片上之半導體裝置之製造方法’及該製造方法 製造之半導體裝置。 背景技術 習知半導體裝置，例如有如實開平6 - 1 3 1 4 8號 公報揭示者。圖3爲該習知半導體裝置。 即，以透明塑膠模鑲成之I C，僅晶圓片之可具部分 1 Α可透過紫外光，以外之部分可遮斷外部光’具以塗裝 ，印刷，蒸鍍等覆蓋之構造的半導體裝置。從透明之塑膠 封裝外部照射紫外線於EP — ROM等I C，以消去EP 一 ROM (紫外線消去型ROM)之記億內容。 又，此種半導體裝置之製造方法’有如特開平5 — 9 4 9 0 5號公報所示，圖4爲該半導體裝置之製造方法之 說明圖。 如圖4所示，習知半導體裝置之製造方法爲’半導體 裝置2 B以不透光之樹脂5 B被覆後，於電阻體3 B照射 雷射光6 B，將半導體裝置2 B及形成於基板1 B上之電 阻體3 B之一部以雷射光6 B切斷之電阻體微調方法。之 後，爲使微調完成之調整値不偏離，而令電阻體3 B爲可 微調。使用測試器7 B，觀察實行電阻體微調前後之半導 體裝置2 B之電阻調整値。又’揭示有雷射光被不透光樹 本紙張尺度遘用中因國家櫟準（CNS)A4規格（210 * 297公釐） ----------I » * I I I----^-— — — — — 1 I 1^ <請先閱讀背面之注意事項再填寫本頁} 經濟耶智慧財產局3工消費合作让印製 經濟部智慧財產局員工消費合作社印製 413914 A7 _2_B7_；_ 五、發明說明（2 ) 脂5 B遮斷，樹脂5 B覆蓋之半導體裝置2 B不受雷射光 之影響之效果。 另一方面，需雷射微調之1C (半導體裝置），係以 雷射對保護線或配線作微調以調整電壓，電流，頻率等β 此處，所謂微調一般係指切削保護線或配線，即切斷 或切除一部分之意，但以微調連接或溶接配線等亦爲可能 〇 於此種半導體裝置中，雷射微調係在晶圓狀態下進行 ，再經組立工程組立成封裝。 具體言之如下，將半導體晶片上形成有使用雷射微調 之元件調整値變更可能之調整電路的半導體裝置之產品或 樣品對客戶輸出時，需依來自客戶指定之定電壓源之電壓 値，定電流値之電流値，動作頻率等特性値（元件調整値 )進行調整電路之元件調整値之變更作業（以下稱客戶作 業）。 進行此種客戶作業時’對形成於晶圓上之半導體晶片 ，執行依客戶要求之雷射微調後•進行組立，最後執行最 後測試，將合格之半導體裝置出貨於客戶。 此處，組立係指將半導體晶片從晶圓切片，將切出之 半導體晶片載於支持構件上’之後對載置之半導體晶片及 引線框進行導線接合，再以模塑材等將接合完成之半導體 晶片封裝之工程。 又，最後測試指，組立工程後之封裝化半導體晶片’ 被測試是否合於客戶要求之元件調整値。 — II--1!·裝·! I 訂·! !線 ί請先閱婧背面之注*事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS)AJ規格（210*297公鼇> -5 - A7 413914 __B7__ 五、發明說明（3 ) 但是，圖3所示半導體裝置中，僅晶圓片之可見部分 1 A之透過光爲紫外光，以使用該紫外光之E P — ROM 之記億內容之消去爲目的，其和元件調整値變更可能之調 整電路形成於半導體晶片上之半導體裝置所呈現之雷射微 調之適用技術領域不同。 .又，圖4之半導體裝置之製造方法中，不透明之樹脂 5 B爲遮斷來自半導體裝置2 B之雷射光使用之遮蔽物， 介由此種不透明樹脂5 B進行雷射微調爲不可能。即，對 不透明樹脂5 B覆蓋之半導髖裝置2 B之元件調整値之變 更爲不可能爲其問題點》 / 又，習知上，依客戶指定進行作業時，執行雷射微調 後，執行組立及最後測試，將合格之半導體裝置出貨給客 戶。該客戶作業時，從接受客戶訂單至實際寄樣品給客戶 需1〜3個月，交貨期展，無法依客戶訂單即時，迅速將 樣品交予客戶，難以滿足客戶之要求爲其問題點。 爲縮短樣品或產品之交貨期，需事先預想客戶之要求 ，常時保有各種特性値之庫存品，導致半導體裝置之巨大 庫存量爲其缺點。又，當客戶委託時，依雷射微調—組立 —最終測試之順序進行客戶作業，則組立工程之時間長， 生產性不佳爲其缺點》 又，上述客戶作業時，雷射微諷後進行封裝，模塑材 等與半導體晶片間產生之應力導致微調當初之設定値經時 變化之場合下無法再進行微調，亦爲問題點· 本紙張尺度通用令國囡家標準（C\S)A4規格（210 X 297公s ) !!!111·裝·！ —訂 -----* 線 <請先閱讀背面之注意事項再填寫本I) 經濟部智慧时產局員工消費合作钍印製 -6- at _ B7 五、發明説明（4) 發明之揭示 (請先聞讀背面之注意事碲再填寫本頁) 本發明目的爲解決上述習知問題點，提供一種半導體 裝置之製造方法及半導體裝置，特別是對雷射微調完全未 執行或僅一部分未執行之半導體晶片進行組立，事先作成 少量半導體裝置作爲庫存，接受客戶訂單時，依客戶要求 之元件調整値進行雷射微調，之後，執行最終測試，將合 格之半導體裝置樣品或產品交貨予客戶，據以縮短接受訂 單至交貨之期間’以提昇生產性，實現依客戶訂單迅速， 即時交貨之目的。 又，本發明目的在提供一種半導體裝置之製造方法及 半導體裝置，可縮短對客戶之交貨期，不必經常保有依客 戶要求事先設定元件調整値之各種特性値之樣品庫存，可 縮小半導體裝置之庫存量。 又，本發明提供一種半導體裝置之製造方法及半導體 裝置，即使封裝材與半導體晶片間之應力導致調整當初之 元件設定値經時變化時，再藉由微調之進行，可將元件調 整値變更爲當初之設定値》 經濟部智慧財產局g工消費合作社印製 本發明之半導體裝置之製造方法，係於半導體晶片上 形成有可使用雷射微調變更元件調整値之調整電路的半導 體裝置之製造方法，具有：使用相對特定波長範圍之雷射 束可使切削上述調整電路之~部分之足夠能量透過之半導 體晶片•對上述半導體晶片進行封裝的封裝工程；及上述 封裝工程後令上述雷射束由上述半導體晶片之上面介由透 明性材料聚光於調整電路以切削該調整電路之一部分，將 •本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐） 經濟部智慈財1'局員工消費合作社印製 413914 A7 _ _B7___ 五、發明說明（5 ) 元件調整値設定於目標値的微調工程。 依本發明之半導體裝置之製造方法，可對完合或僅一 部分未施行雷射微調之半導體晶片進行組立，事先作成少 量之半導體裝置*接受客戶之訂單時，依客戶要求之元件 調整値實行雷射微調之後，實行最終測試*將合格之半導 體裝置之產品或樣品交貨予客戶。 依此，則接受客戶訂單至實際交貨樣品於客戶之期間 可縮短至數天，可實現依客戶需求，迅速交貨樣品或產品 ，滿足顧客需求之目的。 又，因可縮短交貨期間•不必經常保存事先預想客戶 需求之各種特性値之樣品庫存，可縮小半導體裝置之庫存 量，提昇生產性。 又，即使透明性材料與半導體晶片之間產生之應力使 微調當初之設定値經時變化之場合，藉由再施行微調即可 將元件調整値變更爲當初之設定値。 又，本發明之半導體裝置，係具有半導體晶片：及形 成於該半導體晶片上，使用雷射微調可變更元件調整値之 調整電路；其特徵爲： 上述形成有調整電路之半導體晶片*係使用相對特定 波長範圍之雷射束可使切削上述調整電路之—部分之足夠 能量透過之透明性材料予以封裝，上述雷射束爲從上述半 導體晶片之上面介由透明性材料可聚光於調整電路之構成 ，且藉由該雷射束之聚光可切削調整電路之一部分將上述 元件調整値設定爲目標準之構成。 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填冩本頁> 本纸張尺度適用中囤國家標準（CNS)AJ梘格（210 X 297公轚） -8- 裎濟邾智慧时產局員工消f合作社印製 413914 _ Α7 Β7 五、發明說明（6 ) 依本發明之半導體裝置’可得和上述半導體裝置之製 造方法獲得之效果相同之效果。 實施發明之最佳形庇 (第1實施形態） 以下，說明本發明之半導體裝置之第1實施形態· 圖1爲本發明之半導體裝置之第1實施形態說明用之 元件斷面圖。 圖1之半導體裝置，其特徵爲：於半導體晶片上形成 可使用雷射微調變更元件調整値之調整電路1 2 ·且半導 體晶片，係使用相對特定波長範圍λ 1〜λ 2之雷射-束 13可使切削調整電路12之一部分之足夠能量透過之透 明性材料予以封裝。 使用雷射微調可變更之元件調整値，例如有檢出電壓 値，輸出電壓値，振盪頻率，輸出電流等。 半導體裝置有例如電壓調整器I C，電壓檢測器I C ,DC/DC餞換器1C，定電流1C，定電壓1C等 I C，溫度感測器，濕度感測器，瓦斯感測器，加速度感 測器等β以下，以電壓調整器1 〇作爲說明。 於該電壓調整器1 0之半導體晶片1 1上，形成雷射 加工用（雷射微調用）之保護線*配線或電阻元件’作爲 元件調整値藉雷射微調可變更之調整電路。 此處*保護線或配線，電阻，係形成於半導體晶片 1 1上，作爲雷射加工（雷射微調）者，藉雷射加工調整 半導體晶片1 1之輸出電壓，輸出電流，振盪頻率’電阻 本紙張K度適用中园國家標導規格（210 * 297公釐） mill — — —--I - ----訂·1! — 11 I {it先W讀背面之注意事項再填寫本頁) 413914 A7 B7 五、發明説明（7) 値，應答速度等特性。 保護線或配線，電阻之材料可用A 1 ，Au ，Cu， P t ，T i ，W等金屬或多晶矽，s i之擴散層等》 保護線或配線，電阻器之上層保護膜，可用習知之氧 化膜（S i〇2) ’ PSG膜，BPSG膜，氮化矽膜（ S i N )等。此乃直接使用習知配線間之絕緣膜或鈍化膜 即可。較好爲，使用非硬質膜者。和習知相同厚度，或稍 厚均可。又，關於聚醯亞胺膜，會降低雷射束之透過率， 不太適用爲保護線等上層之保護膜，但若膜厚較薄則可適 用β - 又·該電壓調整器1 0之調整電路，可考慮基準電壓 或基準電流之微調用之梯形排列電阻器β 此處，以梯形排列電阻器1 2爲調整電路作說明。又 ，進行雷射微調以進行梯形排列電阻器1 2之電阻値之微 調整。 使用之雷射爲，加工保護線或電線電阻者，可使用 Y A G ( Yttrium Aluminium Garnet )雷射（基本振邊波長 =1 . 06nm)等固體雷射，或C〇2雷射（基本振盪波 長=10. 6nm)等氣體雷射。 以下，說明YAG雷射之場合。YAG雷射爲’基本 波長大約1 0 6 4 nm，使用YAG雷射之2次諧波之場 合.，雷射微調波長約532nm(=1064/2) ’使 用3次諧波時’雷射微調波長約爲3 5 5 nm ( = 1 0 6 4/3)。因此，雷射束之特定波長範圍爲300nm〜 (請先聞讀背面之注意事項荠填寫本頁) -裝- 經濟部智*財產局_工消費合作社印製 本紙張尺度通用中國國家樣準（CNS > A4规格（2丨0X297公釐） _ 1〇 經濟部智慈財度局負工消費合作社印製 413914 at __B7_五'發明説明（8) llOOnm左右。 第1實施形態之透明性材料1 4，爲相對3 0 0〜 1 1 0 0 nm程度之特定波長範圍具可使切削半導體晶片 上之調整電路之一部分之足夠能量透過之透過率。又，第 1實施形態中，透明意指相對雷射微調波長具低能量吸收 率之意，實用上爲相對雷射微調波長具2 0%以下能量吸 收率即可。此處，透明性材料1 4使用環氧樹脂封裝劑。 以下，說明圖1之電壓調整器1 0之製造方法之第1 實施形態》 圖2A，2B，2C爲圖1之電壓調整器10之製造 方法第1實施形態之說明圖。 第1實施形態之封裝方法，可使用模塑傳遞，求，尹 4 y /，τ < 7 e > /，射出模塑法等。又，封裝材料爲 ，封裝後可與上述保護線或配線，電阻等上層保護膜密接 之形態即可。或在不與上述保護膜直接接觸下封裝，於該 空間塡充非活性氣體亦可。 封裝形態可廣泛使用於C S P ( Chip Size Package ) * B G A ( Ball Grid Array )封裝，Q F P ( Ouad Flot Package ) ，S Ο P ( Small Outline Package ) ，D I P ( Dual Inline Package )等 ° _ 第1實施形態中，首先進行組立工程。即，將從晶圓 切出之半導體晶片1 1置於支持構件1 7上，如圖2A所 示，載置之半導體晶片1 1及引線框架1 6介由導線1 5 入接合，之後，如圖2 B所示，接合完成之半導體晶片 ---------^------17------^ (請先閲讀背面之注意事項再填寫本頁) 本紙伕尺度適用t國國家榇準（CNS ) A4規格（210X297公釐） -11 - 經濟部智慧时產局員工消費合作钍印焚 413914 A7 ____B7____ 五、發明說明（9 ) 1 1以環氧樹脂封裝劑1 4封裝，進行封裝工程。 之後，進行雷射微調，進行梯形排列電阻1 2之電阻 値之變更。即’電壓調整器1 0 ’係於半導體晶片1 1上 形成梯形排列電阻1 2，藉微調切除梯形排列電阻1 2 — 部分以調整電阻値（參照圖2C)。 .具體言之如下*將電壓調整器1 0在未作雷射微調狀 態*或一部分雷射微調狀態下封裝。封裝工程，不使用一 般之黑色環氧樹脂封裝劑，而使用透明之環氧樹脂封裝劑 ，封裝工程後可進行雷射微調。 此處，封裝工程係指，使用相對上述特定波長_範圍之 YAG雷射束13可透過切削半導體晶片11上之調整電 路之一部分之足夠能量之透明環氧樹脂封裝劑將半導體晶 片11作成特定之封裝形狀之工程。- 二 雷射微調係指，封裝工程後，令YAG雷射束1 3由 半導體晶片11上面介由透明環氧樹脂封裝劑14聚光於 梯形排列電阻1 2以切除或切斷梯形排列電阻1 2之一部 分，俾將梯形排列電阻1 2之電阻値設爲目標値之工程。 雷射微調工程後，以透明之封裝使用亦可，必要時以 塗裝，印刷，接著•蒸鍍等遮蔽半導體晶片1 1亦可。 第1實施形態中，取代習知依雷射微調—組立工程— 最終測試工程之順序進行客戶作業，·而採取對未施行雷射 微調工程之半導體晶片1 1 *事先作成包含封裝工程之組 立工程施行後之電壓調整器1 0並作爲庫存，再依客戶委 託，依雷射微調工程—最終測試工程之順序進行客戶作業 --II 1--------^---!! .^·!— — — — {請先閲讀背面之注意Ϋ項再填寫本頁) 本紙張又度適用中國國家標準（CNS)A4規格<210 X 297公釐> -12 - A7 413914 _______B7__ 五、發明說明（1〇 ) ，此爲特徵點》 此處’最終測試工程指，施行雷射微調工程後之半導 體晶片1 1，是否符合客戶要求之梯形排列電阻1 2之電 阻値之測試工程。 如上述說明般，依上述實施形態，可對完成或僅一部 分未施行雷射微調之半導體晶片1 1施行封裝工程，事先 作成少量之電壓調整器1 0作庫存，當接受客戶之訂單時 ，依客戶要求之梯形排列電阻12之電阻値施行雷射微調 ，之後施行最終測試，將合格之電壓調整器1 0交貨於客 戶。 如此則接受客戶訂單到實際將樣品交貨於客戶之期間 可縮至數天左右，可提昇生產性，實現依客戶訂單即時， 迅速交貨，滿足客戶之要求β 又，如上述般可縮短對客戶之交貨期，不必經常保存 預想客戶要求之各種特性値之樣品庫存*可縮小電壓調整 器1 0之庫存量β 又，即使透明性材料與半導體晶片間之應力導玫微調 當初之設定値經時變化時，再經由微調之施行，可D將元 件調整値變更回當初之設定値。 (第2實施形態） 以下，說明本發明電壓調整器1 〇之第2實施形態。 又，和第1實施形態相同之部分附加同一符號’並省略其 說明》 — Τ 裝· -----訂---------線 (請先閱讀背面之汉意事項再填寫本頁) 經濟部智楚时產局員工消費合作钍印裂 本纸張尺度邊用中國S家標準（CNS)A4規格（210 X 297公爱） .-J3- 經濟部智社？时產局員工消費合作社印贺 413914 A7 __B7_ 五、發明說明（11 ) 第2實施形態之電壓調整器1 0中，第1實施形態之 透明性材料1 4被封裝時，其表面爲梨子皮花紋狀，此爲 特定。此處，梨子皮花紋狀封裝表面狀態係指，透明性材 料1 4之封裝化表面如毛玻璃（不透明玻璃）般呈粗面狀 之意*如此般封裝表面成梨子皮花紋狀時，微調用之 YAG雷射束1 3於封裝表面產生散亂，如第1實施形態 般直接將YAG雷射束13聚光於調整電路12有所困難 。因此，第2實施形態中，在上述微調工程之前，追加施 行雷射微調時在封裝表面之YAG雷射束13射入部分塗 布油或水使封裝表面平滑而可透過YA G雷射束1.*3般之 工程（以下稱透明化處理工程）。 以下•說明以此種透明性材料1 4作爲梨子皮花紋狀 表面處理之模塑材1 4。 第2實施形態之梨子皮花紋狀表面模塑材1 4，係在 表面塗布油或水之狀態下，相對大約3 0 0〜 1 1 0 0 nm程度之特定波長範圍之YAG雷射束，具可 透過切除半導體晶片1 1上之調整電路之一部分之足夠能 量之透過率。 第2實施形態之封裝方法及封裝形態，係和第1實施 形態相同。 又，第2實施形態之組立工程亦同第1實施形態。 之後，於組立，封裝完成之電壓調整器1 0之封裝表 面塗布油或水，使YAG雷射束1 3可透過般進行透明化 處理。 1..----------裝--------訂--------•線 (請先閱讀背面之注意事項再填寫本買) 本紙張尺度適用中固囤家標準（CNSM4規格（210*297公釐> -14- 413914 A7 ___B7_ 五、發明說明（12 > 透明化處理之後，和第1實施形態伺樣，進行雷射微 調，切除梯形排列電阻1 2之一部分以調整電阻値。 <請先《讀背面之注意事項再填寫本賈) 此處，透明化處理工程指，在封裝表面之YAG雷射 束1 3射入部分塗布油或水使封裝表面平滑，以使YAG 雷射束13透過之工程。 又，雷射微調係指，令YAG雷射束1 3由半導體晶 片11之上面介由透明化處理完成之梨子皮花紋狀表面處 理模塑材1 4聚光於梯形排列電阻1 2以切除梯形排列電 阻1 2之一部分，將梯形排列電阻1 2之電阻値設爲目標 値之工程。 藉由上述，第2實施形態之半導體裝置之製造方法， 可得和第1實施形態同樣效果。 依本發明之半導體裝置之製造方法及半導體裝置，半 導體晶片之封裝係亦可藉由雷射加工保護線或配線，故可 依客戶要求於短交貨期內供給合格製品。又，不必保存多 種多樣特性値之在庫品，可提昇生產性。又，透明性材料 與半導體晶片間產生之應力使微調當初之設定値經時變化 時，亦可再進行微調。 經濟部智毪財產局具工消費合作社印製 圖面之簡單說明 圖1 :本發明之半導體裝置之貧施形態說明之斷面圖 〇 圖2A，2B > 2C :圖1之半導體裝置之製造方法 之實施形態說明。 本紙張尺度適用中國囡家標準（CNS>A4規格（210 X 297公釐） •15- 413914 a? _____B7__ 五、發明說明（13 ) 圖3 :習知半導體裝置之一例之說明圖。 圖4 :習知半導體裝置之製造方法.之一例之說明圖。 符號說明 1 A 晶圓片之可見部分 2 B 半導體裝置 3 B 電阻體 5 B 非透光性樹脂 6 B 雷射光 7 B 測試器 1 0 電壓調整器 1 1 半導體晶片 1 2 梯形排列電阻 1 3 雷射束 1 4 透明性材料 1 7 支持構件 — — .— In —------* ! I I I I I 訂--------- <請先閲讀背面之注$項再填寫本頁) 經濟部智慧財產局員工消費合作钍印製 16- 本纸張尺度適用中园囡家標簞（CNS〉A4規格（210 X 297公蜚）

Claims (1)

  1. 413914 8 8 8 8 ABCD 經漼部智慧財產局員工消骨合作社印製 六、申請專利範圍 1 .—種半導體裝置之製造方法，係於半導體晶片上 形成有可使用雷射微調變更元件調整値之調整電路的半導 體裝置之製造方法，其特徵爲具有以下工程： 使用相對特定波長範圍之雷射束可使切削上述調整電 路之一部分之足夠能量透過之透明性材料，對上述半導體 晶片進行封裝的封裝工程：及 上述封裝工程後令上述雷射束由上述半導體晶片之上 面介由透明性材料聚光於調整電路以切削該調整電路之一 部分，將元件調整値設定於目標値的微調工程a 2.如申請專利範圍第1項之半導體裝置之蛛造方法 ，其中 上述調整電路爲梯形排列電阻器，於上述微調工程中 ，藉由上述雷射束之聚光切削該梯形排列電阻器之一部分 以調整該梯形排列電阻器之電阻値。 3 .如申請專利範圍第1項之半導體裝置之製造方法 ，其中 上述透明性材料爲環氧樹脂封裝劑’相對於上述雷射 束具2 0%以下之能量吸收率。 4 .如申請專利範圍第1項之半導體裝置之製造方法 ，其中 上述透明性材料爲表面類似梨子皮花紋處理之模鑄樹 脂，相對於上述雷射束具2 0%以下之能量吸收率。 5 .如申請專利範圍第4項之半導體裝置之製造方法 •其中 I—.------^-I^------1T------線· (诗先Μ讀背*之注意ί項再填寫本頁) 本紙張尺度適用中國®家搞率（CNS Μ4规格U10X297公漦）-17 - 413914 經濟部智慧財產局員工消脅合作杜印製 A8 B8 C8 D8六、申請專利範圍 在上述封裝工程後，微調工程前，具有在封裝化之上 述透明性材料之上述雷射束射入之部分塗布油或水使封裝 表面平滑俾容易透過雷射束的透明化處理工程。 6 ，如申請專利範圍第1項之半導體裝置之製造方法 ，其中 .上述雷射束之特定波長範圍大約爲300nm〜 llOOnm程度β 7 .—種半導體裝置 > 係依申請專利範圍第1項之製 造方法製造之半導體裝置•其特徵爲： 上述雷射束係由上述半導體晶片之上面介由透明性材 料可聚光於調整電路之構成，且藉由該雷射束之聚光可切 削上述調整電路之一部分，設定上述元件調整値爲目標値 之構成。 . 8 . —種半導體裝置，係具有半導體晶片；及形成於 該半導體晶片上，使用雷射微調可變更元件調整値之調整 電路；其特徵爲： 上述形成有調整電路之半導體晶片，係使用相對特定 波長範圍之雷射束可使切削上述調整電路之一部分之足夠 能量透過之透明性材料予以封裝，上述雷射束爲從上述半 導體晶片之上面介由透明性材料可聚光於調整電路之構成 ，且藉由該雷射束之聚光可切削調整電路之一部分將上述 元件調整値設定爲目標準之構成· —-------^-------tr------^ (請先閲讀背面之注意事項再填寫本頁) 本紙汝尺度適用中國國家揉率（CNS ) A4洗格（210X297公釐）-18 -
TW088105240A 1998-04-01 1999-04-01 Method of manufacturing a semiconductor device and the semiconductor device TW413914B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8851898 1998-04-01

Publications (1)

Publication Number Publication Date
TW413914B true TW413914B (en) 2000-12-01

Family

ID=13945060

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088105240A TW413914B (en) 1998-04-01 1999-04-01 Method of manufacturing a semiconductor device and the semiconductor device

Country Status (8)

Country Link
US (1) US6352880B1 (zh)
EP (1) EP1069618B1 (zh)
KR (1) KR100359535B1 (zh)
CN (1) CN1190846C (zh)
DE (1) DE69927143T2 (zh)
ES (1) ES2247788T3 (zh)
TW (1) TW413914B (zh)
WO (1) WO1999050912A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY133357A (en) 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
DE10026926C2 (de) * 2000-05-30 2002-06-20 Infineon Technologies Ag Halbleiteranordnung mit optischer Fuse
EP1278240A2 (fr) * 2001-07-10 2003-01-22 Koninklijke Philips Electronics N.V. Procédé de report d'un composant sur un support de connexion par soudage sans apport de matière
US20030122216A1 (en) * 2001-12-28 2003-07-03 Rabadam Eleanor P. Memory device packaging including stacked passive devices and method for making the same
US6871110B1 (en) * 2003-09-05 2005-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for efficiently coordinating orders with product materials progressing through a manufacturing flow
US7273767B2 (en) * 2004-12-31 2007-09-25 Carsem (M) Sdn. Bhd. Method of manufacturing a cavity package
US8842951B2 (en) 2012-03-02 2014-09-23 Analog Devices, Inc. Systems and methods for passive alignment of opto-electronic components
US9716193B2 (en) 2012-05-02 2017-07-25 Analog Devices, Inc. Integrated optical sensor module
US10884551B2 (en) 2013-05-16 2021-01-05 Analog Devices, Inc. Integrated gesture sensor module
US9590129B2 (en) 2014-11-19 2017-03-07 Analog Devices Global Optical sensor module
US10712197B2 (en) 2018-01-11 2020-07-14 Analog Devices Global Unlimited Company Optical sensor package

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3768157A (en) * 1971-03-31 1973-10-30 Trw Inc Process of manufacture of semiconductor product
US3827142A (en) * 1972-12-11 1974-08-06 Gti Corp Tuning of encapsulated precision resistor
US4439754A (en) * 1981-04-03 1984-03-27 Electro-Films, Inc. Apertured electronic circuit package
JPS60113950A (ja) * 1983-11-25 1985-06-20 Hitachi Ltd 半導体装置
JPS6171657A (ja) * 1984-09-17 1986-04-12 Nec Corp レ−ザ・トリミング方法
JPS6276755A (ja) * 1985-09-30 1987-04-08 Yokogawa Electric Corp 回路装置の製造方法
JPH02184050A (ja) * 1989-01-11 1990-07-18 Hitachi Ltd パッケージおよびそれを用いた集積回路装置ならびに集積回路装置の製造方法
JPH03114251A (ja) * 1989-09-28 1991-05-15 Toshiba Lighting & Technol Corp 複合回路基板
JPH03278561A (ja) * 1990-03-28 1991-12-10 Nec Corp 混成集積回路装置
JPH0594905A (ja) 1991-05-24 1993-04-16 Sumitomo Electric Ind Ltd 抵抗体トリミング方法
JPH04365366A (ja) * 1991-06-13 1992-12-17 Mitsubishi Denki Eng Kk 半導体集積回路装置の製造方法
US5295387A (en) * 1992-03-23 1994-03-22 Delco Electronics Corp. Active resistor trimming of accelerometer circuit
JPH0613148A (ja) 1992-06-24 1994-01-21 Mitsubishi Electric Corp 端子接続方法
JPH09102548A (ja) * 1995-07-28 1997-04-15 Sanyo Electric Co Ltd Ｉｃのトリミング回路
JPH09191022A (ja) * 1996-01-09 1997-07-22 Sony Corp 半導体樹脂封止用金型及び半導体製造方法

Also Published As

Publication number Publication date
KR100359535B1 (ko) 2002-11-04
WO1999050912A1 (fr) 1999-10-07
KR20010042277A (ko) 2001-05-25
CN1295720A (zh) 2001-05-16
CN1190846C (zh) 2005-02-23
US6352880B1 (en) 2002-03-05
EP1069618A1 (en) 2001-01-17
DE69927143D1 (de) 2005-10-13
DE69927143T2 (de) 2006-06-14
EP1069618B1 (en) 2005-09-07
EP1069618A4 (en) 2001-08-22
ES2247788T3 (es) 2006-03-01

Similar Documents

Publication Publication Date Title
TW413914B (en) Method of manufacturing a semiconductor device and the semiconductor device
US4855102A (en) Sintering method
US3768157A (en) Process of manufacture of semiconductor product
US5595934A (en) Method for forming oxide protective film on bonding pads of semiconductor chips by UV/O3 treatment
US7037761B2 (en) Method of producing an electronic component
US6917011B2 (en) Method and apparatus for decapping integrated circuit packages
IE20000618A1 (en) A circuit singulation system and method
US20130193530A1 (en) Semiconductor Component and Corresponding Production Method
DE3701013A1 (de) Verfahren zum mikroloeten
WO2002029853A2 (en) Method for cutting a composite structure comprising one or more electronic compnents using a laser
US20040183155A1 (en) Semiconductor device and method of manufacturing the same
WO2008091922A2 (en) Semiconductor package having evaporated symbolization
JP3968187B2 (ja) 半導体装置及びその製造方法
CN112992688A (zh) 制造半导体设备的方法、对应的装置和半导体设备
US5989354A (en) Method for removing thin, organic materials from semiconductor dies and micro-lenses
Gee et al. Stress related offset voltage shift in a precision operational amplifier
JPH04103142A (ja) ガラス板パッケージおよび半導体装置
Gierth et al. Development and analysis of high temperature stable interconnections on thick films using micro resistance welding for sensors and MEMS
JP2002373953A (ja) 気密封止ｉｃパッケージの製造方法
JP2002373906A (ja) Ｉｃパッケージの製造方法
Hilleringmann Packaging of Integrated Circuits
JPS6257257B2 (zh)
Rose et al. Plastic Encapsulated Microcircuit (PEM) Guidelines for Screening and Qualification for Space Applications
JP2002213924A (ja) 膜厚測定方法および装置、薄膜処理方法および装置、並びに半導体装置の製造方法
NL1016334C2 (nl) Werkwijze voor het onder toepassing van een laser snijden van een composietstructuur met een of meer elektronische componenten.

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees