JP3968187B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3968187B2 JP3968187B2 JP08823599A JP8823599A JP3968187B2 JP 3968187 B2 JP3968187 B2 JP 3968187B2 JP 08823599 A JP08823599 A JP 08823599A JP 8823599 A JP8823599 A JP 8823599A JP 3968187 B2 JP3968187 B2 JP 3968187B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- trimming
- adjustment circuit
- laser
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Laser Beam Processing (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び半導体装置に関し、特に、レーザートリミングを用いて素子調整値の変更が可能な調整回路が半導体チップ上に形成されている半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来この種の半導体装置としては、例えば、実開平６−１３１４８号公報に示すようなものがある（以下、第１従来技術と呼ぶ、図３参照）。
【０００３】
すなわち、透明のプラスチックでモールドされたＩＣであって、ウェハーチップの見える部分１Ａだけ紫外光が透過するようにし、それ以外の部分が外部光を遮断するように塗装、印刷、蒸着等によって覆われた構造を有する半導体装置である。ここでは、ＥＰ−ＲＯＭ等のＩＣに紫外線を透明なプラスチックパッケージの外部から照射してＥＰ−ＲＯＭ（紫外線消去型ＲＯＭ）の記憶内容を消去することが開示されている。
【０００４】
また、従来この種の半導体装置の製造方法としては、例えば、特開平５−９４９０５号公報に示すようなものがある（以下、第２従来技術と呼ぶ、図４参照）。
【０００５】
すなわち、半導体装置２Ｂを光学的に不透明な樹脂５Ｂで被覆した後に、抵抗体３Ｂにレーザ光を照射して半導体装置２Ｂと共に基板１Ｂ上に形成された抵抗体３Ｂの一部をレーザ光でカットする抵抗体トリミング方法である。これにより、微調整済みの調整値がずれないように抵抗体３Ｂをトリミングできることが示されている。更に、レーザ光は光学的に不透明な樹脂５Ｂにより遮断され、樹脂５Ｂに覆われた半導体装置２Ｂはレーザ光の影響を受けなくなるといった効果が開示されている。
【０００６】
一方、レーザートリミングを要するＩＣ（半導体装置）では、レーザートリミングヒューズや配線をレーザーでトリミングすることで電圧、電流、周波数等を微調整している。
【０００７】
ここで、トリミングとは、一般的にヒューズや配線を切削する、即ち切断又はその一部分を削り取ることを意味するが、配線等を接続や溶接することも可能である。
【０００８】
このような半導体装置において、レーザーレーザートリミングはウェハ状態で行われ、その後、アセンブリ工程を経てパッケージに組み立てられる。
【０００９】
具体的には、レーザートリミングを用いて素子調整値の変更が可能な調整回路が半導体チップ上に形成されている半導体装置をユーザに製品出荷やサンプル出荷する場合、定電圧源の電圧値、定電流源の電流値、動作周波数等の特性値（素子調整値）のユーザ先からの指定に応じて調整回路の素子調整値を変更する作業（以降、ユーザカスタマイズ作業工程と呼ぶ）を行うことが必要となる（以下、第３従来技術と呼ぶ）。
【００１０】
このようなユーザカスタマイズ作業工程を行う場合、ウェハー上に形成されている半導体チップに対してユーザの要求に応じたレーザートリミングを実行した後、アセンブリを行い、最後にファイナルテストを実行し、合格した半導体装置をユーザに製品出荷やサンプル出荷していた。
【００１１】
ここで、アセンブリとは、半導体チップをウェハーから切り出し、切り出した半導体チップをタブ上にマウントする作業を行い、続いて、マウントされた半導体チップとリードフレームとをワイヤーボンド接続し、続いて、ワイヤーボンド接続の済んだ半導体チップをモールド材等を用いてパッケージ化する工程を意味する。
【００１２】
また、ファイナルテストとは、アセンブリ工程を行った後のパッケージ化された半導体チップが、ユーザの要求に応じた素子調整値になっているか否かを試験する工程を意味する。
【００１３】
【発明が解決しようとする課題】
しかしながら、このような第１従来技術は、ウェハーチップの見える部分１Ａだけ透過する光が紫外光であり、この紫外光を用いたＥＰ−ＲＯＭの記憶内容の消去を目的としており、素子調整値の変更が可能な調整回路が半導体チップ上に形成されている半導体装置に呈するレーザートリミングとは適用技術分野が異なる。
【００１４】
また、第２従来技術は、樹脂５Ｂは半導体装置２Ｂからレーザ光を光学的に遮断するために用いられている遮蔽物であり、このような樹脂５Ｂを介したレーザートリミングは不可能であるという問題点があった。
【００１５】
一方第３従来技術は、ユーザカスタマイズ作業工程を行う場合、レーザートリミングを実行した後、アセンブリ及びファイナルテストを実行し、合格した半導体装置をユーザに製品出荷やサンプル出荷していたため、ユーザから受注してから実際にサンプル品をユーザに納品するまでに１から３カ月程度を要してして納期が長くなってしまい、ユーザからの注文に即応した迅速な製品出荷やサンプル出荷ができず、高い顧客満足を得ることが難しいという技術的課題があった。
【００１６】
第３従来技術において、ユーザ先への納期を短くしようとした場合、ユーザの要求を予想した各種の特性値のサンプル在庫を常時ストックしておく必要が性が生じ、半導体装置の在庫量が膨大な量となってしまうという弊害があった。また、レーザートリミング→アセンブリ→ファイナルテストの順番でユーザからの依頼がある度にユーザカスタマイズ作業工程をおこなっていたのでは、アセンブリ工程での時間が長くかかるために、非常に生産性が悪いという技術的課題があった。
また、第３従来技術は、レーザートリミング後にパッケージ化を行っているため、モールド材等と半導体チップとの間で発生する応力によってトリミング当初の設定値が経時変化してしまった場合に再びトリミングを実行することができないというという技術的課題があった。
【００１７】
本発明は、このような従来の問題点を解決することを課題としており、特に、レーザートリミングを全くまたは一部だけ実行していない半導体チップに対してアセンブリを行い、少量の半導体装置を予め作成してストックしておき、ユーザからの注文を受けた場合に、ユーザが要求する素子調整値に応じたレーザートリミングを実行するようなユーザカスタマイズ作業工程を実行し、続いて、ファイナルテストを実行し、合格した半導体装置をユーザに製品出荷やサンプル出荷することにより、ユーザから受注した後にサンプル品をユーザに納品するまでの期間を数日程度までに短縮した生産性の向上を実現し、ユーザからの注文に即応した迅速な製品出荷やサンプル出荷を実現して高い顧客満足を得ることを目的としている。
【００１８】
更に、ユーザ先への納期の短縮を図ることにより、ユーザの要求を予想した各種の特性値のサンプル在庫を常時ストックしておく必要性を無くし、半導体装置の在庫量の縮小が可能となる。
【００１９】
更に、モールド材等と半導体チップとの間で発生する応力によってトリミング当初の設定値が経時変化してしまった場合であっても、再びトリミングを実行することができるようにすることを目的としている。
【００２０】
【課題を解決するための手段】
上記課題を解決するため成された請求項１は、レーザートリミングを用いて素子調整値の変更が可能な調整回路が半導体チップ上に形成されている半導体装置において、
透明性樹脂材料で封止された半導体パッケージの梨子地状の表面に、所定波長範囲のレーザービームに対して前記調整回路の一部を切削するのに充分なエネルギーを透過させるために表面を滑らかにする透明性材料による透明化処理が施されている
ことを特徴とする半導体装置である。
【００２１】
請求項１に記載の発明によれば、レーザートリミングを全くまたは一部だけ実行していない半導体チップに対してアセンブリを行い、少量の半導体装置を予め作成してストックしておき、ユーザからの注文を受けた場合に、ユーザが要求する素子調整値に応じたレーザートリミングを実行するようなユーザカスタマイズ作業工程を実行し、続いて、ファイナルテストを実行し、合格した半導体装置をユーザに製品出荷やサンプル出荷することができるようになる。
【００２２】
これにより、ユーザから受注してから実際にサンプル品をユーザに納品するまでの期間を数日程度までに短縮し、ユーザからの注文に即応した迅速な製品出荷やサンプル出荷を実現し、高い顧客満足を得ることができるようになる。
【００２３】
更に、このようにユーザ先への納期の短縮を図ることにより、ユーザの要求を予想した各種の特性値のサンプル在庫を常時ストックしておく必要性を無くし、半導体装置の在庫量の縮小を図ることができるようになる。
更に、モールド材等と半導体チップとの間で発生する応力によってトリミング当初の設定値が経時変化してしまった場合であっても、再びトリミングを実行することができるようになる。
更に、パッケージ表面でレーザービームが散乱されずに半導体チップに照射することができる。
【００２４】
また請求項２は、前記透明性材料が、油または水であることを特徴とする請求項１に記載の半導体装置である。
また請求項３は、前記調整回路の一部が前記半導体チップの上面から前記透明性材料および透明性樹脂材料を介して前記調整回路に集光されたレーザービームによって切削されて、前記素子調整値が目標値に設定されていることを特徴とする請求項１または２に記載の半導体装置である。
【００２５】
請求項２および３に記載の発明によれば、請求項１に記載の効果と同様の効果を奏する。
【００２６】
また請求項４は、レーザートリミングを用いて素子調整値の変更が可能な調整回路が半導体チップ上に形成されている半導体装置の製造方法において、
所定波長範囲のレーザービームに対して前記調整回路の一部を切削するのに充分なエネルギーを透過する透明性樹脂材料を用いて前記半導体チップをパッケージ化する工程と、
前記パッケージ化する工程後に、パッケージの梨子地状の表面のレーザービームを入射する部分を透明性材料により滑らかにする透明化処理工程と、
前記透明化処理工程後に前記レーザービームを前記半導体チップの上面から前記透明性材料および透明性樹脂材料を介して前記調整回路に集光し前記調整回路の一部を切削して前記素子調整値を目標値に設定するトリミング工程と
を有することを特徴とする半導体装置の製造方法である。
【００２７】
請求項３に記載の発明によれば、請求項１に記載の効果と同様の効果を奏する。
【００２８】
【発明の実施の形態】
（第１実施形態）
初めに、本発明の半導体装置の第１実施形態を説明する。
【００２９】
図１は、本発明の半導体装置の第１実施形態を説明するための素子断面図である。
【００３０】
図１に示す半導体装置は、レーザートリミングを用いて素子調整値の変更が可能な調整回路１２が半導体チップ上に形成され、同時に、前記半導体チップが、所定波長範囲λ１〜λ２のレーザービーム１３に対して前記調整回路の一部を切削するのに充分なエネルギーを透過する透明性材料１４を用いてパッケージされている点に特徴を有している。
【００３１】
トリミングする素子調整値（特性項目）としては、検出電圧値、出力電圧値、発振周波数、出力電流等が挙げられる。
【００３２】
半導体装置としては、ボルテージレギュレータＩＣ、ボルテージディテクタＩＣ，ＤＣ／ＤＣコンバータＩＣ、定電流ＩＣ、定電圧ＩＣ等のＩＣ、温度センサー、湿度センサー、ガスセンサー、加速度センサー等が考えられる。以下の説明では、半導体装置をボルテージレギュレータ１０とし、半導体チップをボルテージレギュレータチップ１１として説明する。
【００３３】
このボルテージレギュレータ１０に内蔵されているボルテージレギュレータチップ１１には、レーザー加工用（レーザートリミング用）のヒューズ、配線又は抵抗素子が、レーザートリミングの対象として形成されている。
【００３４】
ここで、ヒューズ又は配線、抵抗は、ボルテージレギュレータチップ１１上に形成され、レーザー加工（レーザートリミング）されるものであって、レーザーにより加工されることでボルテージレギュレータチップ１１の出力電圧、出力電流、発振周波数、抵抗値、応答速度等の特性を調整できる。
【００３５】
ヒューズ又は配線、抵抗の材料としてはアルミニウム（元素記号：Ａｌ）、金（元素記号：Ａｕ）、銅（元素記号：Ｃｕ）、白金（元素記号：Ｐｔ）、チタン（元素記号：Ｔｉ）、タングステン（元素記号：Ｗ）等の金属やポリシリコン、Ｓｉ拡散層等が用いられる。
【００３６】
ヒューズ又は配線、抵抗の上層の保護膜としては、従来より用いられている酸化膜（ＳｉＯ2 ）、ＰＳＧ膜、ＢＰＳＧ膜、窒化膜（ＳｉＮ）等が適用できる。これらは通常の配線間の絶縁膜やパッシベーション膜をそのまま用いれば良い。望ましくは、これらの中の膜で硬質でない膜質のものを用い、通常と同じかやや厚めの膜厚とするのが良い。又、ポリイミド膜については、レーザビームの透過率を低下させることにつながるので、ヒューズ等の上層の保護膜としてはあまり適さないが、膜厚を薄くすれば適用できる。
【００３７】
また、このボルテージレギュレータ１０における調整回路としては、具体的には、基準電圧や基準電流の微調整を行うためのラダー抵抗網が考えられる。
【００３８】
ここでは、調整回路をラダー抵抗網１２とし、レーザートリミングでラダー抵抗網１２に対する抵抗値の微調整を行うものとする。
【００３９】
使用するレーザは、ヒューズ又は電線抵抗を加工するためのもので、ＹＡＧレーザ（基本発振波長＝１．０6μｍ）等の固体レーザやＣＯ2レーザ（基本発振波長＝１０．6μｍ）等のガスレーザを用いることができる。
【００４０】
ここでは、ＹＡＧレーザを用いる場合で説明する。ＹＡＧレーザは、基本波長がおおよそ１０６４ｎｍであり、ＹＡＧレーザの２次高調波を用いる場合は、レーザートリミング波長はおおよそ５３２ｎｍ（＝１０６４／２）であり、３次高調波を用いる場合は、レーザートリミング波長はおおよそ３５５ｎｍ（＝１０６４／３）である。このため、所定波長範囲λ１〜λ２は３００〜１１００ｎｍ程度となる。
【００４１】
次に、第１実施形態の透明性材料１４は、おおよそ３００〜１１００ｎｍ程度の所定波長範囲に対して半導体チップ上の調整回路の一部を切削するのに充分なエネルギーを透過する透過率を有している。なお、第１実施形態における透明とは、レーザートリミング波長に対して低い吸収率を有することを意味しており、実用的には、レーザートリミング波長に対して２０％以下の吸収率であればよい。ここでは、透明性材料１４としてエポキシ樹脂封止剤を用いている。
【００４２】
続いて、図１のボルテージレギュレータ１０の製造方法の第１実施形態を説明する。
【００４３】
図２は、図１のボルテージレギュレータ１０の製造方法の第１実施形態を説明するためのプロセス図である。
【００４４】
第１実施形態のパッケージの方法としては、トランスファモールド、ポッティング、ディッピング、インジェクションモールド等を用いることができる。尚、これらのパッケージ材料は、パッケージ後に、前述のヒューズ又は配線、抵抗等の上層の保護膜と密着した形態でも良いが、前記保護膜と直接に接触しない状態でパッケージされていて、その空間に不活性ガス等が充填されている形態でも良い。
【００４５】
パッケージ形態は、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ、ＱＦＰ（Ｑｕａｄ ＦｌａｔＰａｃｋａｇｅ），ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ），ＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）等を広く用いることができる。
【００４６】
第１実施形態では、先ずアセンブリ工程を行う。すなわち、ウェハーから切り出したボルテージレギュレータチップ１１をタブ１７上にマウントし、続いて、マウントされたボルテージレギュレータチップ１１とリードフレーム１６とをボンディングワイヤー１５を介してワイヤーボンド接続し、続いて、ワイヤーボンド接続の済んだボルテージレギュレータチップ１１をエポキシ樹脂封止剤１４を用いてパッケージ化までの工程を行う。
【００４７】
次に、レーザートリミングを実施してラダー抵抗網１２の抵抗値の変更を行う。
すなわち、ボルテージレギュレータ１０は、ボルテージレギュレータチップ１１上にラダー抵抗網１２が形成されており、レーザトリミングによってその一部を切断して抵抗値を調整する。
【００４８】
具体的には、ボルテージレギュレータ１０をレーザートリミングしない状態、又は一部レーザートリミングした状態でパッケージ化する。パッケージには、一般に使用されている黒色のエポキシ樹脂封止剤ではなく、透明のエポキシ樹脂封止剤１４を用いることで、組み立てた後にレーザートリミングすることが可能となる。
【００４９】
ここでパッケージ化とは、前述の所定波長範囲λ１〜λ２のＹＡＧレーザービーム１３に対して半導体チップ上の調整回路の一部を切断するのに充分なエネルギーを透過するエポキシ樹脂封止剤１４を用いてボルテージレギュレータチップ１１を所定のパッケージ形状に作製する工程である。
【００５０】
トリミング工程とは、モールド工程後に、ＹＡＧレーザービーム１３をボルテージレギュレータチップ１１の上面からエポキシ樹脂封止剤１４を介してラダー抵抗網１２に集光しラダー抵抗網１２の一部を切断してラダー抵抗網１２の抵抗値Ｐを目標値に設定する工程である。
【００５１】
トリミング工程後は、透明パッケージとして使用してもよいし、必要であれば塗装、印刷、接着、蒸着等の手法でボルテージレギュレータチップ１１を遮光してもよい。
【００５２】
第１実施形態では、従来のレーザートリミング→アセンブリ工程→ファイナルテスト工程の順番でユーザからの依頼がある度にユーザカスタマイズ作業工程をおこなう代わりに、トリミング工程を実行していないボルテージレギュレータチップ１１に対してパッケージ化工程を含むアセンブリ工程を実行してボルテージレギュレータ１０を予め作成してストックしておき、ユーザからの依頼に応じてトリミング工程→ファイナルテスト工程の順番でユーザカスタマイズ作業工程を実行する点に特徴を有している。
【００５３】
ここで、ファイナルテスト工程とは、トリミング工程を実行した後のボルテージレギュレータチップ１１が、ユーザの要求に応じたラダー抵抗網１２の抵抗値Ｐになっているか否かを試験する工程を意味する。
【００５４】
以上説明したように、上記の実施形態によれば、レーザートリミングを全くまたは一部だけ実行していないボルテージレギュレータチップ１１に対してボンディング工程を実行してボルテージレギュレータ１０を少量予め作製してストックしておき、ユーザからの注文を受けた場合に、ユーザが要求するラダー抵抗網１２の抵抗値に応じたレーザートリミングを実行するようなユーザカスタマイズ作業工程を実行し、続いて、ファイナルテスト工程を実行し、合格したボルテージレギュレータ１０をユーザに製品出荷やサンプル出荷することができるようになる。
【００５５】
これにより、ユーザから受注してから実際にサンプル品をユーザに納品するまでの期間を数日程度までに短縮した生産性の向上を実現し、ユーザからの注文に即応した迅速な製品出荷やサンプル出荷を実現し、高い顧客満足を得ることができるようになる。
【００５６】
更に、このようにユーザ先への納期の短縮を図ることにより、ユーザの要求を予想した各種の特性値のサンプル在庫を常時ストックしておく必要性を無くし、ボルテージレギュレータ１０の在庫量の縮小が可能となる。
更に、モールド材等とボルテージレギュレータチップ１１との間で発生する応力によってトリミング当初の設定値が経時変化してしまった場合であっても、再びトリミングを行うことができるようになる。
（第２実施形態）
次に、本発明のボルテージレギュレータ１０の第２実施形態を説明する。なお、第１実施形態において既に記述したものと同一の部分については、同一符号を付し、重複した説明は省略する。
【００５７】
第２実施形態のボルテージレギュレータ１０では、第１実施形態の透明性モールド材１４がパッケージ化された時に、その表面が梨子地（なしじ）状になっている点に特徴を有している。ここで、梨子地状の表面状態とは、透明性モールド樹脂１４のパッケージ化された表面が磨りガラス（曇りガラス）のようにざらざらしたきめの粗さを意味している。このようにパッケージの表面が梨子地状になっている場合、このままでは、トリミング用のＹＡＧレーザービーム１３はパッケージ表面で散乱されてしまうため、第１実施形態のようにダイレクトにＹＡＧレーザービーム１３を調整回路１２に照射することは難しい。そこで、第２実施形態では、レーザートリミングを実行する際にパッケージ表面のＹＡＧレーザービーム１３を入射する部分に油や水を塗布しパッケージ表面を滑らかにしてＹＡＧレーザービーム１３を透過できるようにする工程（以降、透明化処理工程と呼ぶことにする）を前述のトリミング工程の前に追加している。
以下の説明では、このような透明性モールド材１４を梨子地表面処理モールド樹脂１４と呼ぶことにする。
ここで、第２実施形態の梨子地表面処理モールド材１４は、前述の油や水をその表面に塗布した状態では、おおよそ３００〜１１００ｎｍ程度の所定波長範囲に対して半導体チップ状の調整回路の一部を切断するのに充分なエネルギーを透過する透明性を有している。
【００５８】
第２実施形態のパッケージの方法と、パッケージ形態については、第１実施形態と同様である。
【００５９】
また、第２実施形態のアセンブリ工程も、第１実施形態と同様である。
【００６０】
次に、アセンブリ工程を経てパッケージ化されたボルテージレギュレータ１０のパッケージ表面に油や水を塗布して、ＹＡＧレーザビーム１３を透過できるように、透明化処理工程を行う。
【００６１】
更に、その後に、第１実施形態と同様に、レーザトリミングによってラダー抵抗網１２の一部を切断して抵抗値を調整する。
【００６２】
ここで、透明化処理工程とは、パッケージ表面のＹＡＧレーザービーム１３を入射する部分に油や水を塗布して、パッケージ表面を滑らかにしてＹＡＧレーザービーム１３を透過できるようにする工程である。
【００６３】
また、トリミング工程は、ＹＡＧレーザービーム１３をボルテージレギュレータチップ１１の上面から透明化処理が施された梨子地表面処理モールド樹脂１４を介してラダー抵抗網１２に集光しラダー抵抗網１２の一部を切断してラダー抵抗網１２の抵抗値を目標値に設定する工程である。
【００６４】
これにより、第２実施形態でも、第１実施形態と同様の効果を奏する。
【００６５】
【発明の効果】
本発明にかかる半導体装置及びその製造方法によれば、半導体チップのパッケージ化後もレーザーによりヒューズや配線を加工できるため、ユーザーの要求に合った製品を短納期で供給できる。更に加えて、多種多様な特性値の製品在庫を持つ必要がなくなり、生産性が向上する。更に加えて、パッケージ材と半導体チップとの間で発生する応力によってトリミング当初の設定値が経時変化してしまった場合であっても再びトリミングを実行することができるようになる。更に加えて、パッケージ表面でレーザービームが散乱されずに半導体チップに照射することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１実施形態を説明するための素子断面図である。
【図２】図１の半導体装置の製造方法の第１実施形態を説明するためのプロセス図である。
【図３】第１従来技術を説明するための説明するための素子断面図である。
【図４】第２従来技術を説明するための説明するための素子断面図である。
【符号の説明】
１０…半導体装置
１１…半導体チップ
１２…調整回路（ヒューズ、配線）
１３…レーザービーム
１４…透明性材料（パッケージ材）
１５…ボンディングワイヤー
１６…リードフレーム
１７…タブ
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び半導体装置に関し、特に、レーザートリミングを用いて素子調整値の変更が可能な調整回路が半導体チップ上に形成されている半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来この種の半導体装置としては、例えば、実開平６−１３１４８号公報に示すようなものがある（以下、第１従来技術と呼ぶ、図３参照）。
【０００３】
すなわち、透明のプラスチックでモールドされたＩＣであって、ウェハーチップの見える部分１Ａだけ紫外光が透過するようにし、それ以外の部分が外部光を遮断するように塗装、印刷、蒸着等によって覆われた構造を有する半導体装置である。ここでは、ＥＰ−ＲＯＭ等のＩＣに紫外線を透明なプラスチックパッケージの外部から照射してＥＰ−ＲＯＭ（紫外線消去型ＲＯＭ）の記憶内容を消去することが開示されている。
【０００４】
また、従来この種の半導体装置の製造方法としては、例えば、特開平５−９４９０５号公報に示すようなものがある（以下、第２従来技術と呼ぶ、図４参照）。
【０００５】
すなわち、半導体装置２Ｂを光学的に不透明な樹脂５Ｂで被覆した後に、抵抗体３Ｂにレーザ光を照射して半導体装置２Ｂと共に基板１Ｂ上に形成された抵抗体３Ｂの一部をレーザ光でカットする抵抗体トリミング方法である。これにより、微調整済みの調整値がずれないように抵抗体３Ｂをトリミングできることが示されている。更に、レーザ光は光学的に不透明な樹脂５Ｂにより遮断され、樹脂５Ｂに覆われた半導体装置２Ｂはレーザ光の影響を受けなくなるといった効果が開示されている。
【０００６】
一方、レーザートリミングを要するＩＣ（半導体装置）では、レーザートリミングヒューズや配線をレーザーでトリミングすることで電圧、電流、周波数等を微調整している。
【０００７】
ここで、トリミングとは、一般的にヒューズや配線を切削する、即ち切断又はその一部分を削り取ることを意味するが、配線等を接続や溶接することも可能である。
【０００８】
このような半導体装置において、レーザーレーザートリミングはウェハ状態で行われ、その後、アセンブリ工程を経てパッケージに組み立てられる。
【０００９】
具体的には、レーザートリミングを用いて素子調整値の変更が可能な調整回路が半導体チップ上に形成されている半導体装置をユーザに製品出荷やサンプル出荷する場合、定電圧源の電圧値、定電流源の電流値、動作周波数等の特性値（素子調整値）のユーザ先からの指定に応じて調整回路の素子調整値を変更する作業（以降、ユーザカスタマイズ作業工程と呼ぶ）を行うことが必要となる（以下、第３従来技術と呼ぶ）。
【００１０】
このようなユーザカスタマイズ作業工程を行う場合、ウェハー上に形成されている半導体チップに対してユーザの要求に応じたレーザートリミングを実行した後、アセンブリを行い、最後にファイナルテストを実行し、合格した半導体装置をユーザに製品出荷やサンプル出荷していた。
【００１１】
ここで、アセンブリとは、半導体チップをウェハーから切り出し、切り出した半導体チップをタブ上にマウントする作業を行い、続いて、マウントされた半導体チップとリードフレームとをワイヤーボンド接続し、続いて、ワイヤーボンド接続の済んだ半導体チップをモールド材等を用いてパッケージ化する工程を意味する。
【００１２】
また、ファイナルテストとは、アセンブリ工程を行った後のパッケージ化された半導体チップが、ユーザの要求に応じた素子調整値になっているか否かを試験する工程を意味する。
【００１３】
【発明が解決しようとする課題】
しかしながら、このような第１従来技術は、ウェハーチップの見える部分１Ａだけ透過する光が紫外光であり、この紫外光を用いたＥＰ−ＲＯＭの記憶内容の消去を目的としており、素子調整値の変更が可能な調整回路が半導体チップ上に形成されている半導体装置に呈するレーザートリミングとは適用技術分野が異なる。
【００１４】
また、第２従来技術は、樹脂５Ｂは半導体装置２Ｂからレーザ光を光学的に遮断するために用いられている遮蔽物であり、このような樹脂５Ｂを介したレーザートリミングは不可能であるという問題点があった。
【００１５】
一方第３従来技術は、ユーザカスタマイズ作業工程を行う場合、レーザートリミングを実行した後、アセンブリ及びファイナルテストを実行し、合格した半導体装置をユーザに製品出荷やサンプル出荷していたため、ユーザから受注してから実際にサンプル品をユーザに納品するまでに１から３カ月程度を要してして納期が長くなってしまい、ユーザからの注文に即応した迅速な製品出荷やサンプル出荷ができず、高い顧客満足を得ることが難しいという技術的課題があった。
【００１６】
第３従来技術において、ユーザ先への納期を短くしようとした場合、ユーザの要求を予想した各種の特性値のサンプル在庫を常時ストックしておく必要が性が生じ、半導体装置の在庫量が膨大な量となってしまうという弊害があった。また、レーザートリミング→アセンブリ→ファイナルテストの順番でユーザからの依頼がある度にユーザカスタマイズ作業工程をおこなっていたのでは、アセンブリ工程での時間が長くかかるために、非常に生産性が悪いという技術的課題があった。
また、第３従来技術は、レーザートリミング後にパッケージ化を行っているため、モールド材等と半導体チップとの間で発生する応力によってトリミング当初の設定値が経時変化してしまった場合に再びトリミングを実行することができないというという技術的課題があった。
【００１７】
本発明は、このような従来の問題点を解決することを課題としており、特に、レーザートリミングを全くまたは一部だけ実行していない半導体チップに対してアセンブリを行い、少量の半導体装置を予め作成してストックしておき、ユーザからの注文を受けた場合に、ユーザが要求する素子調整値に応じたレーザートリミングを実行するようなユーザカスタマイズ作業工程を実行し、続いて、ファイナルテストを実行し、合格した半導体装置をユーザに製品出荷やサンプル出荷することにより、ユーザから受注した後にサンプル品をユーザに納品するまでの期間を数日程度までに短縮した生産性の向上を実現し、ユーザからの注文に即応した迅速な製品出荷やサンプル出荷を実現して高い顧客満足を得ることを目的としている。
【００１８】
更に、ユーザ先への納期の短縮を図ることにより、ユーザの要求を予想した各種の特性値のサンプル在庫を常時ストックしておく必要性を無くし、半導体装置の在庫量の縮小が可能となる。
【００１９】
更に、モールド材等と半導体チップとの間で発生する応力によってトリミング当初の設定値が経時変化してしまった場合であっても、再びトリミングを実行することができるようにすることを目的としている。
【００２０】
【課題を解決するための手段】
上記課題を解決するため成された請求項１は、レーザートリミングを用いて素子調整値の変更が可能な調整回路が半導体チップ上に形成されている半導体装置において、
透明性樹脂材料で封止された半導体パッケージの梨子地状の表面に、所定波長範囲のレーザービームに対して前記調整回路の一部を切削するのに充分なエネルギーを透過させるために表面を滑らかにする透明性材料による透明化処理が施されている
ことを特徴とする半導体装置である。
【００２１】
請求項１に記載の発明によれば、レーザートリミングを全くまたは一部だけ実行していない半導体チップに対してアセンブリを行い、少量の半導体装置を予め作成してストックしておき、ユーザからの注文を受けた場合に、ユーザが要求する素子調整値に応じたレーザートリミングを実行するようなユーザカスタマイズ作業工程を実行し、続いて、ファイナルテストを実行し、合格した半導体装置をユーザに製品出荷やサンプル出荷することができるようになる。
【００２２】
これにより、ユーザから受注してから実際にサンプル品をユーザに納品するまでの期間を数日程度までに短縮し、ユーザからの注文に即応した迅速な製品出荷やサンプル出荷を実現し、高い顧客満足を得ることができるようになる。
【００２３】
更に、このようにユーザ先への納期の短縮を図ることにより、ユーザの要求を予想した各種の特性値のサンプル在庫を常時ストックしておく必要性を無くし、半導体装置の在庫量の縮小を図ることができるようになる。
更に、モールド材等と半導体チップとの間で発生する応力によってトリミング当初の設定値が経時変化してしまった場合であっても、再びトリミングを実行することができるようになる。
更に、パッケージ表面でレーザービームが散乱されずに半導体チップに照射することができる。
【００２４】
また請求項２は、前記透明性材料が、油または水であることを特徴とする請求項１に記載の半導体装置である。
また請求項３は、前記調整回路の一部が前記半導体チップの上面から前記透明性材料および透明性樹脂材料を介して前記調整回路に集光されたレーザービームによって切削されて、前記素子調整値が目標値に設定されていることを特徴とする請求項１または２に記載の半導体装置である。
【００２５】
請求項２および３に記載の発明によれば、請求項１に記載の効果と同様の効果を奏する。
【００２６】
また請求項４は、レーザートリミングを用いて素子調整値の変更が可能な調整回路が半導体チップ上に形成されている半導体装置の製造方法において、
所定波長範囲のレーザービームに対して前記調整回路の一部を切削するのに充分なエネルギーを透過する透明性樹脂材料を用いて前記半導体チップをパッケージ化する工程と、
前記パッケージ化する工程後に、パッケージの梨子地状の表面のレーザービームを入射する部分を透明性材料により滑らかにする透明化処理工程と、
前記透明化処理工程後に前記レーザービームを前記半導体チップの上面から前記透明性材料および透明性樹脂材料を介して前記調整回路に集光し前記調整回路の一部を切削して前記素子調整値を目標値に設定するトリミング工程と
を有することを特徴とする半導体装置の製造方法である。
【００２７】
請求項３に記載の発明によれば、請求項１に記載の効果と同様の効果を奏する。
【００２８】
【発明の実施の形態】
（第１実施形態）
初めに、本発明の半導体装置の第１実施形態を説明する。
【００２９】
図１は、本発明の半導体装置の第１実施形態を説明するための素子断面図である。
【００３０】
図１に示す半導体装置は、レーザートリミングを用いて素子調整値の変更が可能な調整回路１２が半導体チップ上に形成され、同時に、前記半導体チップが、所定波長範囲λ１〜λ２のレーザービーム１３に対して前記調整回路の一部を切削するのに充分なエネルギーを透過する透明性材料１４を用いてパッケージされている点に特徴を有している。
【００３１】
トリミングする素子調整値（特性項目）としては、検出電圧値、出力電圧値、発振周波数、出力電流等が挙げられる。
【００３２】
半導体装置としては、ボルテージレギュレータＩＣ、ボルテージディテクタＩＣ，ＤＣ／ＤＣコンバータＩＣ、定電流ＩＣ、定電圧ＩＣ等のＩＣ、温度センサー、湿度センサー、ガスセンサー、加速度センサー等が考えられる。以下の説明では、半導体装置をボルテージレギュレータ１０とし、半導体チップをボルテージレギュレータチップ１１として説明する。
【００３３】
このボルテージレギュレータ１０に内蔵されているボルテージレギュレータチップ１１には、レーザー加工用（レーザートリミング用）のヒューズ、配線又は抵抗素子が、レーザートリミングの対象として形成されている。
【００３４】
ここで、ヒューズ又は配線、抵抗は、ボルテージレギュレータチップ１１上に形成され、レーザー加工（レーザートリミング）されるものであって、レーザーにより加工されることでボルテージレギュレータチップ１１の出力電圧、出力電流、発振周波数、抵抗値、応答速度等の特性を調整できる。
【００３５】
ヒューズ又は配線、抵抗の材料としてはアルミニウム（元素記号：Ａｌ）、金（元素記号：Ａｕ）、銅（元素記号：Ｃｕ）、白金（元素記号：Ｐｔ）、チタン（元素記号：Ｔｉ）、タングステン（元素記号：Ｗ）等の金属やポリシリコン、Ｓｉ拡散層等が用いられる。
【００３６】
ヒューズ又は配線、抵抗の上層の保護膜としては、従来より用いられている酸化膜（ＳｉＯ2 ）、ＰＳＧ膜、ＢＰＳＧ膜、窒化膜（ＳｉＮ）等が適用できる。これらは通常の配線間の絶縁膜やパッシベーション膜をそのまま用いれば良い。望ましくは、これらの中の膜で硬質でない膜質のものを用い、通常と同じかやや厚めの膜厚とするのが良い。又、ポリイミド膜については、レーザビームの透過率を低下させることにつながるので、ヒューズ等の上層の保護膜としてはあまり適さないが、膜厚を薄くすれば適用できる。
【００３７】
また、このボルテージレギュレータ１０における調整回路としては、具体的には、基準電圧や基準電流の微調整を行うためのラダー抵抗網が考えられる。
【００３８】
ここでは、調整回路をラダー抵抗網１２とし、レーザートリミングでラダー抵抗網１２に対する抵抗値の微調整を行うものとする。
【００３９】
使用するレーザは、ヒューズ又は電線抵抗を加工するためのもので、ＹＡＧレーザ（基本発振波長＝１．０6μｍ）等の固体レーザやＣＯ2レーザ（基本発振波長＝１０．6μｍ）等のガスレーザを用いることができる。
【００４０】
ここでは、ＹＡＧレーザを用いる場合で説明する。ＹＡＧレーザは、基本波長がおおよそ１０６４ｎｍであり、ＹＡＧレーザの２次高調波を用いる場合は、レーザートリミング波長はおおよそ５３２ｎｍ（＝１０６４／２）であり、３次高調波を用いる場合は、レーザートリミング波長はおおよそ３５５ｎｍ（＝１０６４／３）である。このため、所定波長範囲λ１〜λ２は３００〜１１００ｎｍ程度となる。
【００４１】
次に、第１実施形態の透明性材料１４は、おおよそ３００〜１１００ｎｍ程度の所定波長範囲に対して半導体チップ上の調整回路の一部を切削するのに充分なエネルギーを透過する透過率を有している。なお、第１実施形態における透明とは、レーザートリミング波長に対して低い吸収率を有することを意味しており、実用的には、レーザートリミング波長に対して２０％以下の吸収率であればよい。ここでは、透明性材料１４としてエポキシ樹脂封止剤を用いている。
【００４２】
続いて、図１のボルテージレギュレータ１０の製造方法の第１実施形態を説明する。
【００４３】
図２は、図１のボルテージレギュレータ１０の製造方法の第１実施形態を説明するためのプロセス図である。
【００４４】
第１実施形態のパッケージの方法としては、トランスファモールド、ポッティング、ディッピング、インジェクションモールド等を用いることができる。尚、これらのパッケージ材料は、パッケージ後に、前述のヒューズ又は配線、抵抗等の上層の保護膜と密着した形態でも良いが、前記保護膜と直接に接触しない状態でパッケージされていて、その空間に不活性ガス等が充填されている形態でも良い。
【００４５】
パッケージ形態は、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ、ＱＦＰ（Ｑｕａｄ ＦｌａｔＰａｃｋａｇｅ），ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ），ＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）等を広く用いることができる。
【００４６】
第１実施形態では、先ずアセンブリ工程を行う。すなわち、ウェハーから切り出したボルテージレギュレータチップ１１をタブ１７上にマウントし、続いて、マウントされたボルテージレギュレータチップ１１とリードフレーム１６とをボンディングワイヤー１５を介してワイヤーボンド接続し、続いて、ワイヤーボンド接続の済んだボルテージレギュレータチップ１１をエポキシ樹脂封止剤１４を用いてパッケージ化までの工程を行う。
【００４７】
次に、レーザートリミングを実施してラダー抵抗網１２の抵抗値の変更を行う。
すなわち、ボルテージレギュレータ１０は、ボルテージレギュレータチップ１１上にラダー抵抗網１２が形成されており、レーザトリミングによってその一部を切断して抵抗値を調整する。
【００４８】
具体的には、ボルテージレギュレータ１０をレーザートリミングしない状態、又は一部レーザートリミングした状態でパッケージ化する。パッケージには、一般に使用されている黒色のエポキシ樹脂封止剤ではなく、透明のエポキシ樹脂封止剤１４を用いることで、組み立てた後にレーザートリミングすることが可能となる。
【００４９】
ここでパッケージ化とは、前述の所定波長範囲λ１〜λ２のＹＡＧレーザービーム１３に対して半導体チップ上の調整回路の一部を切断するのに充分なエネルギーを透過するエポキシ樹脂封止剤１４を用いてボルテージレギュレータチップ１１を所定のパッケージ形状に作製する工程である。
【００５０】
トリミング工程とは、モールド工程後に、ＹＡＧレーザービーム１３をボルテージレギュレータチップ１１の上面からエポキシ樹脂封止剤１４を介してラダー抵抗網１２に集光しラダー抵抗網１２の一部を切断してラダー抵抗網１２の抵抗値Ｐを目標値に設定する工程である。
【００５１】
トリミング工程後は、透明パッケージとして使用してもよいし、必要であれば塗装、印刷、接着、蒸着等の手法でボルテージレギュレータチップ１１を遮光してもよい。
【００５２】
第１実施形態では、従来のレーザートリミング→アセンブリ工程→ファイナルテスト工程の順番でユーザからの依頼がある度にユーザカスタマイズ作業工程をおこなう代わりに、トリミング工程を実行していないボルテージレギュレータチップ１１に対してパッケージ化工程を含むアセンブリ工程を実行してボルテージレギュレータ１０を予め作成してストックしておき、ユーザからの依頼に応じてトリミング工程→ファイナルテスト工程の順番でユーザカスタマイズ作業工程を実行する点に特徴を有している。
【００５３】
ここで、ファイナルテスト工程とは、トリミング工程を実行した後のボルテージレギュレータチップ１１が、ユーザの要求に応じたラダー抵抗網１２の抵抗値Ｐになっているか否かを試験する工程を意味する。
【００５４】
以上説明したように、上記の実施形態によれば、レーザートリミングを全くまたは一部だけ実行していないボルテージレギュレータチップ１１に対してボンディング工程を実行してボルテージレギュレータ１０を少量予め作製してストックしておき、ユーザからの注文を受けた場合に、ユーザが要求するラダー抵抗網１２の抵抗値に応じたレーザートリミングを実行するようなユーザカスタマイズ作業工程を実行し、続いて、ファイナルテスト工程を実行し、合格したボルテージレギュレータ１０をユーザに製品出荷やサンプル出荷することができるようになる。
【００５５】
これにより、ユーザから受注してから実際にサンプル品をユーザに納品するまでの期間を数日程度までに短縮した生産性の向上を実現し、ユーザからの注文に即応した迅速な製品出荷やサンプル出荷を実現し、高い顧客満足を得ることができるようになる。
【００５６】
更に、このようにユーザ先への納期の短縮を図ることにより、ユーザの要求を予想した各種の特性値のサンプル在庫を常時ストックしておく必要性を無くし、ボルテージレギュレータ１０の在庫量の縮小が可能となる。
更に、モールド材等とボルテージレギュレータチップ１１との間で発生する応力によってトリミング当初の設定値が経時変化してしまった場合であっても、再びトリミングを行うことができるようになる。
（第２実施形態）
次に、本発明のボルテージレギュレータ１０の第２実施形態を説明する。なお、第１実施形態において既に記述したものと同一の部分については、同一符号を付し、重複した説明は省略する。
【００５７】
第２実施形態のボルテージレギュレータ１０では、第１実施形態の透明性モールド材１４がパッケージ化された時に、その表面が梨子地（なしじ）状になっている点に特徴を有している。ここで、梨子地状の表面状態とは、透明性モールド樹脂１４のパッケージ化された表面が磨りガラス（曇りガラス）のようにざらざらしたきめの粗さを意味している。このようにパッケージの表面が梨子地状になっている場合、このままでは、トリミング用のＹＡＧレーザービーム１３はパッケージ表面で散乱されてしまうため、第１実施形態のようにダイレクトにＹＡＧレーザービーム１３を調整回路１２に照射することは難しい。そこで、第２実施形態では、レーザートリミングを実行する際にパッケージ表面のＹＡＧレーザービーム１３を入射する部分に油や水を塗布しパッケージ表面を滑らかにしてＹＡＧレーザービーム１３を透過できるようにする工程（以降、透明化処理工程と呼ぶことにする）を前述のトリミング工程の前に追加している。
以下の説明では、このような透明性モールド材１４を梨子地表面処理モールド樹脂１４と呼ぶことにする。
ここで、第２実施形態の梨子地表面処理モールド材１４は、前述の油や水をその表面に塗布した状態では、おおよそ３００〜１１００ｎｍ程度の所定波長範囲に対して半導体チップ状の調整回路の一部を切断するのに充分なエネルギーを透過する透明性を有している。
【００５８】
第２実施形態のパッケージの方法と、パッケージ形態については、第１実施形態と同様である。
【００５９】
また、第２実施形態のアセンブリ工程も、第１実施形態と同様である。
【００６０】
次に、アセンブリ工程を経てパッケージ化されたボルテージレギュレータ１０のパッケージ表面に油や水を塗布して、ＹＡＧレーザビーム１３を透過できるように、透明化処理工程を行う。
【００６１】
更に、その後に、第１実施形態と同様に、レーザトリミングによってラダー抵抗網１２の一部を切断して抵抗値を調整する。
【００６２】
ここで、透明化処理工程とは、パッケージ表面のＹＡＧレーザービーム１３を入射する部分に油や水を塗布して、パッケージ表面を滑らかにしてＹＡＧレーザービーム１３を透過できるようにする工程である。
【００６３】
また、トリミング工程は、ＹＡＧレーザービーム１３をボルテージレギュレータチップ１１の上面から透明化処理が施された梨子地表面処理モールド樹脂１４を介してラダー抵抗網１２に集光しラダー抵抗網１２の一部を切断してラダー抵抗網１２の抵抗値を目標値に設定する工程である。
【００６４】
これにより、第２実施形態でも、第１実施形態と同様の効果を奏する。
【００６５】
【発明の効果】
本発明にかかる半導体装置及びその製造方法によれば、半導体チップのパッケージ化後もレーザーによりヒューズや配線を加工できるため、ユーザーの要求に合った製品を短納期で供給できる。更に加えて、多種多様な特性値の製品在庫を持つ必要がなくなり、生産性が向上する。更に加えて、パッケージ材と半導体チップとの間で発生する応力によってトリミング当初の設定値が経時変化してしまった場合であっても再びトリミングを実行することができるようになる。更に加えて、パッケージ表面でレーザービームが散乱されずに半導体チップに照射することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１実施形態を説明するための素子断面図である。
【図２】図１の半導体装置の製造方法の第１実施形態を説明するためのプロセス図である。
【図３】第１従来技術を説明するための説明するための素子断面図である。
【図４】第２従来技術を説明するための説明するための素子断面図である。
【符号の説明】
１０…半導体装置
１１…半導体チップ
１２…調整回路（ヒューズ、配線）
１３…レーザービーム
１４…透明性材料（パッケージ材）
１５…ボンディングワイヤー
１６…リードフレーム
１７…タブ
Claims (4)
- レーザートリミングを用いて素子調整値の変更が可能な調整回路が半導体チップ上に形成されている半導体装置において、
透明性樹脂材料で封止された半導体パッケージの梨子地状の表面に、所定波長範囲のレーザービームに対して前記調整回路の一部を切削するのに充分なエネルギーを透過させるために表面を滑らかにする透明性材料による透明化処理が施されている
ことを特徴とする半導体装置。 - 前記透明性材料が、油または水であることを特徴とする請求項１に記載の半導体装置。
- 前記調整回路の一部が前記半導体チップの上面から前記透明性材料および透明性樹脂材料を介して前記調整回路に集光されたレーザービームによって切削されて、前記素子調整値が目標値に設定されていることを特徴とする請求項１または２に記載の半導体装置。
- レーザートリミングを用いて素子調整値の変更が可能な調整回路が半導体チップ上に形成されている半導体装置の製造方法において、
所定波長範囲のレーザービームに対して前記調整回路の一部を切削するのに充分なエネルギーを透過する透明性樹脂材料を用いて前記半導体チップをパッケージ化する工程と、
前記パッケージ化する工程後に、パッケージの梨子地状の表面のレーザービームを入射する部分を透明性材料により滑らかにする透明化処理工程と、
前記透明化処理工程後に前記レーザービームを前記半導体チップの上面から前記透明性材料および透明性樹脂材料を介して前記調整回路に集光し前記調整回路の一部を切削して前記素子調整値を目標値に設定するトリミング工程と
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08823599A JP3968187B2 (ja) | 1998-04-01 | 1999-03-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8851898 | 1998-04-01 | ||
| JP10-88518 | 1998-04-01 | ||
| JP08823599A JP3968187B2 (ja) | 1998-04-01 | 1999-03-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345940A JPH11345940A (ja) | 1999-12-14 |
| JP3968187B2 true JP3968187B2 (ja) | 2007-08-29 |
Family
ID=26429650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08823599A Expired - Fee Related JP3968187B2 (ja) | 1998-04-01 | 1999-03-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3968187B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5165925B2 (ja) * | 2007-05-29 | 2013-03-21 | セイコーインスツル株式会社 | 半導体装置 |
| WO2010035608A1 (en) * | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2015037166A1 (ja) * | 2013-09-11 | 2015-03-19 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
-
1999
- 1999-03-30 JP JP08823599A patent/JP3968187B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11345940A (ja) | 1999-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5595934A (en) | Method for forming oxide protective film on bonding pads of semiconductor chips by UV/O3 treatment | |
| US6259151B1 (en) | Use of barrier refractive or anti-reflective layer to improve laser trim characteristics of thin film resistors | |
| KR100359535B1 (ko) | 반도체장치의 제조방법 및 반도체장치 | |
| JP4847415B2 (ja) | 低アスペクト比のウエハ貫通ホールを使用したウエハレベルのパッケージング方法 | |
| CN100539089C (zh) | 半导体装置及其制造方法 | |
| US20110215446A1 (en) | Chip package and method for fabricating the same | |
| US20060187719A1 (en) | Semiconductor package, ID generating system thereof, ID recognizing system thereof, ID recognition method thereof, semiconductor integrated circuit chip, ID generating system thereof, ID recognizing system thereof, and ID recognition method thereof | |
| CN1306300A (zh) | 半导体器件及其制造方法 | |
| US5612853A (en) | Package for a power semiconductor device | |
| JP3968187B2 (ja) | 半導体装置及びその製造方法 | |
| US11189990B2 (en) | Semiconductor laser component and method of producing a semiconductor laser component | |
| US20040183155A1 (en) | Semiconductor device and method of manufacturing the same | |
| IE54534B1 (en) | Semiconductor device package | |
| JPH0680695B2 (ja) | 半導体装置 | |
| JPS63104455A (ja) | 封止樹脂充填用フイラ−及びその製造方法 | |
| JP2839143B2 (ja) | 半導体装置用保護素子 | |
| JP3054929B2 (ja) | 半導体装置の製造方法 | |
| CN100508152C (zh) | 半导体器件制造方法 | |
| JP2508293B2 (ja) | 半導体装置及びその製造方法 | |
| CN108257884A (zh) | 半导体器件及其形成方法 | |
| Gee et al. | Stress related offset voltage shift in a precision operational amplifier | |
| JPH118337A (ja) | 樹脂封止型光半導体装置およびその製造方法 | |
| JPH0521653A (ja) | 樹脂封止型半導体装置 | |
| JPH0897512A (ja) | 半導体レーザ装置 | |
| JPH05218276A (ja) | 割れにくい半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |