JPH05218276A - 割れにくい半導体装置およびその作製方法 - Google Patents

割れにくい半導体装置およびその作製方法

Info

Publication number
JPH05218276A
JPH05218276A JP4303184A JP30318492A JPH05218276A JP H05218276 A JPH05218276 A JP H05218276A JP 4303184 A JP4303184 A JP 4303184A JP 30318492 A JP30318492 A JP 30318492A JP H05218276 A JPH05218276 A JP H05218276A
Authority
JP
Japan
Prior art keywords
lead frame
carbon
semiconductor chip
flagless
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4303184A
Other languages
English (en)
Inventor
Howard M Berg
ハワード・エム・バーグ
Sankaranarayanan Ganesan
サンカラナラヤナン・ガネサン
Gary L Lewis
ギャリー・エル・ルイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH05218276A publication Critical patent/JPH05218276A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49558Insulating layers on lead frames, e.g. bridging members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835Cleaning, e.g. removing of solder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 リード13およびフレーム12を有するフラ
グレス・リードフレーム10と、上面24aおよび底面
24bを有する半導体チップ24とを含む半導体パッケ
ージ20を提供する。 【構成】 この半導体パッケージにおいて、底面24b
の一部はフレーム12に取付けられ、上面24aおよび
底面24bの露出部分には炭素および炭素化合物が実質
的に無い。残留炭素および炭素化合物は、上面24aお
よび底面24bの露出部分から除去される。成形材料2
2は、パッケージ20から延びるリード13を除いて、
半導体チップ24およびリードフレーム10を封入す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一般に半導体パッケー
ジに関し、さらに詳しくは、熱ショックを受けても割れ
たり剥離しない半導体パッケージに関する。
【0002】
【従来の技術】半導体チップは、表面装着型のプラスチ
ック・パッケージに収容される場合が多い。このような
パッケージは、リードフレームに物理的にあるいは機械
的に取付けられた半導体チップによって構成され、リー
ドフレームのリードは半導体チップに選択的にワイヤ・
ボンディングされる。半導体チップおよびリードフレー
ムの一部は、成形材料(mold compound) によって封入さ
れる。表面装着プラスチック・パッケージの問題点は、
パッケージが水分で飽和して、熱ショックを受けると割
れやすいことである。これらのかなり爆発的な破損は、
熱を受けるとポップコーンの穀粒がはじけることに類似
しているので、「ポップコーン」破損(popcorn failure
s)という。
【0003】一般に、表面装着プラスチック・パッケー
ジは、プリント回路板に半田付けされる際に熱ショック
を受ける。通常、ポップコーン問題は、パッケージ内の
フラグ(flag)と成形材料との界面およびダイ・ボンドと
フラグとの界面の剥離から開始する。この剥離により、
パッケージは膨張し、ついには割れが生じる。この剥離
を防ぐことは、ポップコーン破損を防ぐことになる。フ
ラグと成形材料との界面またはダイ・ボンドとフラグと
の界面における接着性を改善することにより、剥離を防
ぐことができる。従って、ポップコーン問題を防ぐ鍵
は、パッケージ内のすべての界面における接着性を改善
することにより剥離を防ぐことである。
【0004】
【発明が解決しようとする課題】ポップコーン問題を解
決する試みは、これまでのところ適切な解決方法を得て
いない。これらの試みには、成形材料に対する改善,リ
ードフレーム・コーティングおよび処理に対する改善,
フラグ設計における改善およびチップ取付け材料の改善
が含まれる。これらの試みは剥離を防いでいないので、
従来の解決方法はパッケージが水分に露出されることを
防ぐことである。これには、半導体パッケージを乾燥剤
と共に乾燥パッケージ内に保存することが含まれる。半
導体パッケージは、プリント回路板に装着するまで乾燥
状態に維持しなければならない。ポップコーン問題を解
決することは、ポップコーン破損を排除することにより
大幅なコスト節減が得られる。さらに、半導体パッケー
ジを乾燥状態に保存しなくてもすむ。
【0005】
【課題を解決するための手段】本発明は、リードおよび
ダイ開口部を有するフラグレス(フラグのない)リード
フレームと、上面(upper surface) および底面(lower s
urface) を有する半導体チップとによって構成される半
導体パッケージによって実現され、底面の第1部分はリ
ードフレームに取付けられ、底面の第2部分はダイ開口
部によって露出され、かつ、炭素および炭素化合物が実
質的に無い。残留炭素および炭素化合物は、底面の露出
された部分から除去される。成形材料は、パッケージか
ら延びるリードを除いて、半導体チップおよびリードフ
レームを封入する。
【0006】
【実施例】図1は、本発明のリードフレーム10の一部
の実施例の上面図を示す。リードフレーム10は、タイ
・バー(tie bars)14と、ダイ開口部11となるべく中
央部が除去されたフレーム12とによって構成される。
複数のリード13はフレーム12を取り囲み、これらの
リードは、以下で説明する半導体装置と外部回路(図示
せず)との間で電気信号を結合するために用いられる。
この種のリードフレーム10は、「フラグレス(flagles
s)」という。リードフレーム10を利用する利点は当技
術分野において周知であり、1990年5月8日に特許
された米国特許第4,924,291号"Flagless Semi
conductor Package," Lesk et alによって開示されてお
り、これは参考として本明細書に含まれる。リードフレ
ーム10の作製方法の詳細については、利用可能な他の
実施例と共に、上記の引例で説明されている。
【0007】図2は、本発明による実施例の拡大断面図
を示す。半導体パッケージ20は、半導体チップ24を
収容する封入体22によって構成され、この半導体チッ
プ24はリードフレーム10のフレーム12に物理的に
あるいは機械的に取付けられている。成形材料はリード
フレーム10の一部のみを封入し、図1に示すリード1
3がパッケージから延びている。好適な実施例では、半
導体チップ24はエポキシまたは他のポリマー28によ
ってリードフレーム10に取付けられる。任意の適切な
ボンディング方法を利用してもよい。
【0008】本発明の方法は、図1に示すダイ開口部1
1を有していない従来のリードフレームを利用する半導
体パッケージに対しても有用であることが理解される。
以下で説明するように、本発明は、封入体22と接触す
る半導体チップ24の表面間の接着性を改善するうえで
役立つ。改善された接着性は、フラグレス・リードフレ
ーム10を用いる表面装着パッケージにおいて特に有用
であるが、改善された接着性はプラスチック・パッケー
ジに収容された半導体装置についも信頼性および耐湿性
を改善する。
【0009】半導体チップ24は、上面24aおよび底
面24bを有する。底面24bは、自然酸化物のみを有
する半導体材料からなることが好ましい。半導体チップ
24は、研磨または研削された底面24bを有する。あ
るいは、底面24bは、ニ酸化シリコン,窒化シリコン
などの無機質誘電層であってもよい。いずれにせよ、従
来の組立工程により、少なくとも底面24b上に残留が
生じることが判明している。この残留は、主に、ウェー
ハ処理,ソーイング(sawing)およびダイ・ボンディング
工程において堆積する炭素および炭素化合物からなる。
特に、半導体チップ24は、ダイ・ボンディングの前の
ソーイング工程において接着テープに取付けられるのが
一般的である。この接着テープは、底面24b上にかな
りの量の炭素および炭素化合物を堆積すると考えられて
いる。
【0010】底面24bの第1部分は、前述のように、
エポキシ28によってリードフレーム10のフレーム1
2に物理的にあるいは機械的に取付けられる。底面24
bの第2部分はダイ開口部11によって露出され、封入
体22と物理的に接触している。封入体22と底面24
bとの間の界面における不純物、特に炭素および炭素化
合物により、この界面における接着性が低下し、これは
「ポップコーン」破損の主な原因となる。従って、従来
の半導体パッケージ部材とは異なり、本発明によるパッ
ケージ部材は、炭素および炭素化合物が実質的に無い表
面24bを有する。さらに、上面24aと封入体22と
の間の剥離は「ポップコーン」破損と密接な関連はない
が、上面24aを炭素および炭素化合物が無いようにす
ることにより、改善された性能が得られると思われる。
【0011】フラグレス・リードフレーム10と、炭素
残留物が実質的に無い表面24bとを組み合わせて利用
することにより、本発明の利点が得られる。しかし、フ
ラグレス・リードフレーム利用しなくても、上面24a
やエッジ面などの露出面から炭素残留物を除去すること
により、露出面と封入体22との間の接着性が改善され
ると思われる。表面24bから炭素および炭素化合物を
除去する一つの方法として、十分な時間で表面24bを
水素炎に露出することにより、炭素残留物を除去する方
法がある。封入を行う際にきれいな表面を確保するた
め、水素炎への露出は封入する直前に行わなければなら
ない。
【0012】炭素残留物を除去する好適な方法は、酸素
およびオゾン雰囲気中で表面24bを紫外線(UV)放
射に曝すことによって行う。この方法(以下、UV/オ
ゾン・クリーニング法という)は、光増感酸化(photose
nsitized oxidation) 方法である。炭素残留物の酸化は
熱エネルギではなく光エネルギによって向上されるの
で、UV/オゾン・クリーニングは水素炎クリーニング
に比べはるかに低い温度において有効である。低温度
は、装置の設計および処理を簡単にする。また、低温処
理は、半導体チップの電気特性に対するクリーニングの
影響を最小限に押さえる。UV/オゾン・クリーニング
は、炭素残留物を除去するのに十分な時間で行われる。
典型的な処理では、クリーニング時間は約2〜3分であ
るが、この時間は除去すべき残留物の量に応じて大幅に
変わることがある。
【0013】UV/オゾン・クリーニングは、UV放射
源として水銀(Hg)放電ランプを利用する。Hg放電
ランプは、184.9ナノメータ(nm)および25
3.7nmの主放射出力を有する。184.9nm出力
はO2 分子によって吸収され、酸素原子およびオゾンを
生成する。従って、184.9nm出力は、UV/オゾ
ン・クリーニング処理で利用される酸素/オゾン雰囲気
を作ることに主に寄与する。253.7nm出力は不純
物分子の分子結合を分解し、それにより不純物分子と酸
素・オゾン雰囲気との相互作用を促す働きをする。ま
た、UV/オゾン・クリーニングは底面24b上の燐や
窒素などの不純物を除去することが知られているが、一
般にこれらの不純物は底面24b上では濃度が低いの
で、これらの不純物は封入体22と表面24bとの間の
接着性に影響しないと考えられる。
【0014】フラグレス・リードフレームと、封入する
前に半導体チップの底面から炭素および炭素化合物を除
去するクリーニング方法との組み合わせを利用すること
により、割れにくい半導体パッケージを作製できること
を説明してきた。この組み合わせにより、成形材料に対
する優れた接着性が得られ、それにより熱ショックにお
ける半導体パッケージの割れを防ぐことができる。ま
た、改善された接着性は、不純物が半導体パッケージに
進入することを防ぎ、フラグレス・リードフレームを用
いない場合でも、半導体装置の耐湿性および耐久性を向
上させる。
【図面の簡単な説明】
【図1】本発明で利用されるリードフレームの一部の上
面図を示す。
【図2】本発明の実施例の拡大断面図を示す。
【符号の説明】
10 リードフレーム 11 ダイ開口部 12 フレーム 13 リード 14 タイ・バー 20 半導体パッケージ 22 封入体 24 半導体チップ 24a上面 24b底面 28 エポキシ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 サンカラナラヤナン・ガネサン アメリカ合衆国アリゾナ州スコッツデー ル、ナンバー1117、イースト・マウンテ ン・ビュー・ロード8787 (72)発明者 ギャリー・エル・ルイス アメリカ合衆国アリゾナ州ペオリア、ウエ スト・ウィリアムス・ロード9021

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 割れにくい半導体パッケージを作製する
    方法において、 リード(13)およびダイ開口部(11)を有するフラ
    グレス・リードフレーム(10)を設ける段階と、 上面(24a)および底面(24b)を有する半導体チ
    ップを設ける段階であって、少なくとも前記底面(24
    b)はその上に残留炭素および炭素化合物を有する段階
    と、 前記半導体チップの前記底面(24b)の第2部分が露
    出されるように、前記半導体チップの前記底面(24
    b)の第1部分を前記フラグレス・リードフレーム(1
    0)に取付ける段階と、 少なくとも前記底面から前記残留炭素および炭素化合物
    を除去する段階と、 前記半導体チップ(24)および前記リードフレーム
    (10)を、そこから延びているリード(13)を除い
    て、封入する段階と、 によって構成されることを特徴とする方法。
  2. 【請求項2】 前記残留炭素および炭素化合物を除去す
    る前記段階は、紫外線(UV)放射源を設ける段階と、
    前記半導体チップ(24)が取付けられた前記フラグレ
    ス・リードフレーム(11)を前記UV放射源から所定
    の距離離れて配置する段階と、少なくとも前記底面を酸
    素およびオゾン雰囲気で包囲する段階とをさらに含んで
    構成されることを特徴とする請求項1記載の方法。
  3. 【請求項3】 上面(24a),底面(24b)および
    複数のエッジ面を有する半導体チップ(24)と、リー
    ド(13)およびダイ開口部(11)を含むフラグレス
    ・リードフレーム(10)とによって構成される半導体
    装置において、このリードフレーム(10)は前記底面
    (24b)の第1部分に機械的に結合され、前記ダイ開
    口部(11)は前記底面(24b)の第2部分を露出し
    ており、前記底面(24b)のこの露出された第2部分
    には炭素および炭素化合物が実質的に無いことを特徴と
    する半導体装置。
JP4303184A 1991-11-12 1992-10-16 割れにくい半導体装置およびその作製方法 Pending JPH05218276A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US79084591A 1991-11-12 1991-11-12
US790845 1991-11-12

Publications (1)

Publication Number Publication Date
JPH05218276A true JPH05218276A (ja) 1993-08-27

Family

ID=25151904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4303184A Pending JPH05218276A (ja) 1991-11-12 1992-10-16 割れにくい半導体装置およびその作製方法

Country Status (3)

Country Link
JP (1) JPH05218276A (ja)
KR (1) KR930011180A (ja)
GB (1) GB2261548A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216175A (ja) * 1993-01-15 1994-08-05 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JPH09123206A (ja) * 1995-10-30 1997-05-13 Towa Kk 電子部品の樹脂封止成形装置
US7479653B2 (en) 2003-12-04 2009-01-20 Henkel Ag & Co Kgaa UV curable protective encapsulant

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3426423A (en) * 1965-07-08 1969-02-11 Molectro Corp Method of manufacturing semiconductors
US3606673A (en) * 1968-08-15 1971-09-21 Texas Instruments Inc Plastic encapsulated semiconductor devices
US5024968A (en) * 1988-07-08 1991-06-18 Engelsberg Audrey C Removal of surface contaminants by irradiation from a high-energy source

Also Published As

Publication number Publication date
GB2261548A (en) 1993-05-19
GB9222173D0 (en) 1992-12-02
KR930011180A (ko) 1993-06-23

Similar Documents

Publication Publication Date Title
US5595934A (en) Method for forming oxide protective film on bonding pads of semiconductor chips by UV/O3 treatment
US5756380A (en) Method for making a moisture resistant semiconductor device having an organic substrate
TW544889B (en) Image sensor semiconductor package with castellation
US5483098A (en) Drop-in heat sink package with window frame flag
JPH05190584A (ja) 接着性を改善したトランスファ成形された半導体パッケージ
KR970072358A (ko) 반도체패키지의 제조방법 및 구조
US20050184404A1 (en) Photosensitive semiconductor package with support member and method for fabricating the same
US5612853A (en) Package for a power semiconductor device
JPH1154692A (ja) 半導体素子および製造方法
US6713864B1 (en) Semiconductor package for enhancing heat dissipation
JPH05218276A (ja) 割れにくい半導体装置およびその作製方法
US6383842B1 (en) Method for producing semiconductor device having increased adhesion between package and semiconductor chip bottom
JPS63216352A (ja) 半導体装置の製造方法
US6737739B2 (en) Method of vacuum packaging a semiconductor device assembly
JPH04206855A (ja) 半導体装置
JPH09330992A (ja) 半導体装置実装体とその製造方法
JPH06120406A (ja) 半導体装置
JP2674144B2 (ja) 半導体装置の製造方法
JP2000228413A (ja) 半導体パッケージの製造方法
JPH08148620A (ja) 半導体パッケージ及びその実装方法
JPS63272042A (ja) 半導体装置
JPH06349814A (ja) 半導体集積回路装置
JPH0521693A (ja) 電子装置用部材およびその作製方法
JPH04233255A (ja) 強誘電体装置パッケージ技術
JPH01283855A (ja) 半導体装置