JPH04233255A - 強誘電体装置パッケージ技術 - Google Patents

強誘電体装置パッケージ技術

Info

Publication number
JPH04233255A
JPH04233255A JP3172778A JP17277891A JPH04233255A JP H04233255 A JPH04233255 A JP H04233255A JP 3172778 A JP3172778 A JP 3172778A JP 17277891 A JP17277891 A JP 17277891A JP H04233255 A JPH04233255 A JP H04233255A
Authority
JP
Japan
Prior art keywords
die
mounting base
lid
circuit die
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3172778A
Other languages
English (en)
Inventor
David E Fisch
デイビッド イー. フィッチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH04233255A publication Critical patent/JPH04233255A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、大略、電子装置パッケ
ージ化方法及び装置に関するものであって、更に詳細に
は、微小電子強誘電体部品をパッケージ化する技術に関
するものである。
【0002】
【従来の技術】マイクロエレクトロニクス、即ち微小電
子装置のパッケージ化技術は高度に専門化した分野に発
展している。従って、多数の条件、明細及び必要性を満
足させるために、マイクロエレクトロニクス及び集積回
路をパッケージするためにかなりの努力及び費用が費消
されていることは驚くべきことに当たらない。
【0003】超小型電子回路のパッケージングでは、チ
ップ乃至は回路ダイを機械的に保護すると共に環境から
保護し、同時に、外部回路のアクセスのための外部接続
を可能とする保護的な封止化乃至は囲い込みが行なわれ
る。パッケージの選択又は開発は、多数の検討事項が関
与し、例えば、熱伝達、機械的衝撃能力、湿度、電気的
抵抗、密封封止、ラディエーション抵抗などがある。集
積回路のパッケージングは極めて重要な側面を有してい
るので、例えばEIA/JEDECなどのような専門委
員会によって基準が確立されている。
【0004】集積回路パッケージング技術の例としては
、プラスチックデュアルインラインパッケージがあり、
その場合、集積回路ダイは非導電性のプラスチック化合
物内に封止化される。該化合物は半田の温度に耐えるこ
とが可能であり且つ変形を発生することがなく、且つ回
路動作は高湿度条件において安定状態を維持する。 この様なパッケージ技術は低コストであるが、プラスチ
ック物質の封止能力は悪条件下においては障害を発生す
る場合がある。
【0005】その他のタイプのデュアルインラインパッ
ケージとしては、セラミックパッケージ物質があり、そ
れは、セラミックベースと、セラミックカバーとを有し
ており、外部電気接続を与える導電性のリードフレーム
が設けられている。これらのセラミックベースとカバー
とはガラス化合物で密封封止される。この様なパッケー
ジは例えば「cerdip.」として市販されているも
のがある。
【0006】別のセラミックパッケージ技術としては、
セラミックベースと金メッキした金属キャップ乃至は蓋
であってセラミックへ半田付けされており、その際に高
品質の密封封止を与えるものがある。この様な装置は側
部ろう付け型セラミックパッケージとして知られている
。このタイプのパッケージは極めて高い品質の封止能力
を有しており、且つ厳格な軍隊の明細を充足している。
【0007】セラミックフラットパッケージは、デュア
ルインラインパッケージとは異なる外部ピン形態を有す
る密封封止され且つ電気的に非導電性のベースを与えて
いる。LSI及びVLSIチップ用のポピュラで次第に
広く使用されているパッケージはリードなしのセラミッ
クチップキャリアである。このタイプのパッケージは、
多数のこの様なチップキャリアをプリント回路基板上に
高密度で配列させることを可能とする独特の電気的端子
形態を有している。
【0008】新しいタイプの回路及び回路技術の開発に
おいて、通常の方法は、この様な装置を、現在使用可能
な公知の技術を使用してパッケージすることである。一
つの新たな且つ頭角を表わしつつある技術は、強誘電体
物質を使用する非揮発性回路の開発である。この様な物
質は、デジタル信号を格納するためにある一つの状態又
は別の状態に分極させることが可能である。その分極状
態は、回路から電力を取去った後においても残存し、そ
の際に非揮発性の格納を与えている。メモリ回路におい
て使用するための強誘電体物質の調製は、本願出願人に
譲渡されている米国特許第4,759,823号に記載
されている。
【0009】非揮発性格納回路において使用するための
強誘電体物質の開発は長年に亘って行なわれているが、
この様な回路が市場に出され且つ市販されるようになっ
たのはつい最近のことである。従来のパッケージング技
術は強誘電体物質及びそれと同様な部品に対して使用す
るのには不向きであるということを最初に知得したのは
本発明者であると思われる。より詳細に説明すると、従
来のパッケージ化プロセス期間中に強誘電体物質を水素
に露呈させると、強誘電体物質の分極状態を維持する能
力に著しく悪影響を与えるということが判明した。換言
すると、強誘電体物質の残留特性は強誘電体物質との水
素の化学的還元性作用によって劣化される。コンデンサ
を製造するために処理された場合、強誘電体物質の残留
特性は著しく劣化されて、該コンデンサが分極状態を格
納する能力を全く欠如するし、従ってリニアなコンデン
サと同様の機能をする場合がある。この様な強誘電体物
質に与える水素の還元性効果は、格納用の回路を全く揮
発性のものとさせ、従って意図した目的のために使用す
るのには不向きなものとする場合がある。
【0010】
【発明が解決しようとする課題】前述したことから明ら
かな如く、強誘電体部品をパッケージするための改良し
た技術を提供することが望まれている。更に、従来のパ
ッケージ化用装置及び物質を使用して、高品質の部品を
提供するために強誘電体部品をパッケージ化する技術を
提供することが要望されている。
【0011】
【課題を解決するための手段】本発明によれば、強誘電
体物質の残留特性が劣化されることがないか、又はある
処理ステップ期間中に劣化されたとしても、その後に回
復させるように強誘電体回路をパッケージ化する技術が
提供される。従って、本発明技術は、従来のパッケージ
化技術に関連する欠点を実質的に減少させるか又は除去
するものである。
【0012】本発明の一つの重要な特徴によれば、強誘
電体部品を具備する半導体チップ又はダイを水素を有す
ることがないか又はほとんど有することのない環境内に
おいてパッケージ化させる。本発明の好適実施形態によ
れば、強誘電体回路ダイを、セラミック装着用ベースの
凹所乃至は空洞内に形成したダイ取付け島状部へ物理的
に取付ける。そのダイボンドパッドを、ワイヤによって
、セラミック装着用ベースリードフレームへ取付ける。 セラミック物質自身は水素含有量が低いものであり、従
って、強誘電体ダイをパッケージ化する場合に使用する
のに適している。次いで、セラミックのカバーをセラミ
ックベース上にセットし、且つその複合構成体をプリベ
ーク温度に露呈させ、その場合、何れかの物質における
水素をガス放出させ、従ってセラミックベースの空洞か
ら除去すると共に、強誘電体回路ダイの環境から除去す
る。次いで、このプリベーク温度を封止用温度へ増加さ
せるか又はランプ動作により上昇させ、その場合に、セ
ラミック装着用ベースとセラミックカバーとの間のガラ
スフリットが溶融して一体化しハーメチックシール、即
ち密封封止を与える。この封止用温度は、強誘電体物質
のキューリ温度よりも高く、従って、製造過程中に部品
の強誘電体特性が劣化した場合には、この高温が該物質
を「回復」する傾向となる。重要なことであるが、前述
したことは酸素が豊富な環境において行なわれ、従って
、強誘電体回路ダイの周囲に水素が残存する場合であっ
ても、その残留特性が悪影響を受けることはない。
【0013】本発明の別のパッケージ化技術によると、
側部ろう付け型セラミックパッケージ化技術を使用して
、強誘電体回路ダイをパッケージ化する。このパッケー
ジ化プロセスにおいて、従来の金メッキした蓋が、高温
封止ステップ期間中に、水素の発生に著しく貢献するこ
とが判明した。更に、この技術の場合、結果的に発生す
る酸化が金メッキした蓋とセラミック装着用ベースとの
間の半田シールに悪影響を与えるので、酸素が豊富な環
境は効果的に使用することができないことが判明した。 本発明によれば、幾つかのオプションを使用することが
可能である。第一に、金メッキした蓋を使用することが
可能であるが、それはエポキシ又はその他の接着剤によ
りセラミック装着用ベースに接着される。この技術の場
合、何らかの水素の発生をオフセットするために酸素が
豊富な環境を有効に使用することが可能であり、且つ、
半田による封止が使用されていないので、何らの悪影響
が発生することはない。第二に、例えばニッケルなどの
ような非メッキ型の金属性の蓋であって、金メッキして
いないものをエポキシ又はその他の接着剤によりセラミ
ック装着用ベースへ接着させることが可能である。 更に、セラミック物質で構成した蓋を、エポキシなどに
よってセラミックケースへ接着させることが可能である
。好適には、エポキシによる封止ステップは、酸素が豊
富な環境において実施し、何らかの水素の存在を相殺さ
せ、高品質の密封封止を維持するようにすることが可能
である。本発明によって更に別の方法が提供される。 例えばニッケル物質などのような非金メッキ型の蓋をセ
ラミック装着用ベースへ半田付け又は側部ろう付けさせ
ることが可能である。メッキは使用されないので、水素
の発生は最小とされる。
【0014】本発明は、更に、リードフレームに取付け
た強誘電体部品ダイのプラスチック封止においても有効
に使用することが可能である。好適には、リードフレー
ム及びそれに取付けた強誘電体ダイがプラスチック封止
の前に、キューリ温度を超えた温度においてプリベーク
が行なわれる。この高温のプリベークは、好適には、酸
素が豊富な環境において行なわれ、その前の処理ステッ
プ期間中に強誘電体物質から失われた酸素分子と置換さ
せる。この処理ステップは、より低い温度でのプラスチ
ックモールドステップの前に、強誘電体部品を回復させ
る。水素のガス放出を行なうことのないプラスチックを
使用することは、本発明において好適である。更に、低
温のモールドした後の硬化ステップは、パッケージ内で
の著しい水素のガス放出を発生することなしに、プラス
チックが硬化することを可能とする。
【0015】本発明の更に別の特徴によれば、強誘電体
ダイがその上に形成される半導体ウエハを処理して、そ
の水素に対する露呈を最小とさせることが可能である。 従来の水冷却型ウエハ切断装置を使用する代わりに、こ
の半導体ウエハをダイヤモンドブレードでスクライブし
且つ個々の回路ダイに分断乃至は破断させることが可能
である。この様に、この実施形態においては水を使用す
ることが回避されているが、水の使用は、しばしば、水
素の発生原因となっている。
【0016】
【実施例】水素の強誘電物質に与える影響を減少させる
か又は実質的に除去するための種々の強誘電体部品のパ
ッケージ化技術が提供されている。理解すべきことであ
るが、高品質集積回路パッケージングにおける現在の技
術状態は側部ろう付け型セラミックパッケージを使用す
ることである。この様なタイプのパッケージは、軍隊の
明細基準を充足するものであり、従って高品質の装置を
提供する。標準的な側部ろう付け型パッケージング技術
によると、パッケージ部品の温度が低酸素雰囲気中で上
昇されて種々の生成物をガス放出させる。この雰囲気の
酸素含有量は、0又は非常に低いレベルに維持されて酸
化及び金メッキ型蓋の半田シールに与える悪影響を減少
させている。一方、水素還元性効果は半田シールを向上
させる。この水素環境は、強誘電体部品をパッケージ化
するのには極めて好ましからざるものであり、金メッキ
型蓋のガス放出により、かなりの量の水素が発生し、且
つ低酸素雰囲気はこの様にして発生された酸素の強誘電
体物質に与える影響を相殺させることは不可能である。 上述した如く、強誘電体物質に与える水素の悪影響を最
初に認識したのは本発明者であり、且つ以下に説明する
パッケージ化技術によってこの問題を最初に解消したの
は本発明者であると確信する。
【0017】図1及び2は、それぞれ、本発明の原理及
び概念に従って、強誘電体回路ダイをパッケージ化する
のに適したcerdip及び側部ろう付け型セラミック
パッケージを示している。図1を参照すると、本発明の
好適実施例に基づいて構成されたcerdipパッケー
ジが示されている。このパッケージの種々の部品は、セ
ラミック装着用ベース10を包含しており、該ベースは
セラミック物質内に形成された蜘蛛形状型の導電性リー
ドフレーム12を有している。リードフレーム12は、
パッケージに対して半田接続又はその他のタイプの接続
を与えるための多数の外部端子14を有している。リー
ドフレーム12は、更に、パッケージ内に導体終端部1
6を有しており、それらの全てはダイ取付け島状部18
の周りに形成されている。内部リードフレーム終端部1
6、及びダイ取付け島状部18は、セラミック装着用ベ
ース10の空洞乃至は凹設区域20内においてアクセス
可能である。重要なことであるが、リードフレーム12
及びダイ取付け島状部18は、共晶金又は水素含有量が
非常に低いその他の適宜の導電性物質で被覆させること
が可能である。メッキした金ではなく共晶金は水素をガ
ス放出することはなく従って強誘電体物質に悪影響を与
えることがないことが判明した。
【0018】例えばコンデンサなどのような強誘電体部
品を具備するモノリシック回路ダイ22は、パッケージ
部品とは独立的に製造される。回路ダイ22は、該ダイ
の回路への電気的アクセスを与えるために多数の表面ボ
ンドパッド24を有している。実際上、約20平方mm
の面積を持った回路ダイは、その上に、例えばメモリセ
ルなどのような数百万個の回路部品を形成することが可
能である。そのために、強誘電体物質における最近の開
発は、非揮発性メモリセルを達成するための強誘電体コ
ンデンサを具備する揮発性のスタチック及びダイナミッ
クメモリセルの集積化を行なうことを可能としている。
【0019】回路ダイ22は、種々の導電性又は非導電
性物質によって、ダイ取付け島状部18へボンディング
されている。回路ダイ22をダイ取付け島状部18から
絶縁することが望まれる場合には、ポリイミド接着剤を
使用することが可能である。このポリイミド接着剤は、
その接着剤の製造業者によって推奨される温度分布に従
って、セラミック装着用ベース10及びそれに接着され
ているダイ22を露呈させることによって硬化される。 好適には、該ポリイミドは、そのパッケージを封止する
温度よりも少なくともより高い温度で硬化される。この
ことは、そのパッケージが閉塞され且つ封止される前に
、何らかの水素をガス放出させ且つ強誘電体物質を回復
させる。回路ダイ22の基板と島状部18との間に導電
性経路を与えることが所望される場合、導電性銀充填ガ
ラス乃至は金共晶体を使用することが可能である。回路
ダイ22の島状部18への導電性ボンディングは、ダイ
22の背面接触が内部リードフレームコンタクトの一つ
に対して必要とされる場合に使用することが可能である
。回路ダイ22をダイ取付け島状部18に取付けた後に
、金共晶導体(不図示)を、ダイボンドパッド24とリ
ードフレーム12の内側終端部16との間にボンドさせ
る。この様に、ダイ22の回路は、外部端子14への電
気的接続によってアクセスすることが可能である。
【0020】セラミックカバー26は、セラミック装着
用ベース10の空洞20を閉塞することが可能である。 セラミックカバー26は、カバー26の下側表面上か又
は装着用ベース10の上側表面上か又はその両方に付着
させた半田ガラスフリット28を使用することにより、
セラミック装着用ベース10へ固着される。ガラスフリ
ット28は、好適には、失透型のものであり、それは、
容易にウェットされ、且つガラス、金属及びセラミック
に対してシール(封止)を形成する。この様なガラスフ
リットは、500℃以下の温度でシール即ち封止を形成
し、高い機械的強度を有し、良好な電気的絶縁特性を有
すると共に、許容可能な熱伝導率を保持する。この様な
パッケージング技術及び物質を使用することにより、湿
気及びガスに対して不透過性のパッケージで、且つ極め
て厳しい機械的及び環境条件に適うパッケージが提供さ
れる。プラスチックパッケージは経済的であり且つ容易
に製造可能なものであるが、この様な厳しい条件に適う
ものではない。
【0021】図3に関連して図1をも参照すると、本パ
ッケージング技術のステップがより詳細に示されている
。注意すべきことであるが、これらのパッケージング物
質及び処理装置ステップは、従来の装置及び容易に入手
可能な物質を使用することにより本発明の利点を得るた
めに実施することが可能である。図3に示したパッケー
ジングステップは、パッケージ部品を一つのステーショ
ンから別のステーションへ搬送する従来の回路パッケー
ジングコンベア装置上で実施することが可能であり、且
つ自動ハンドラが部品を一体的に組立て、該部品を種々
の温度で且つ種々の環境において処理し密封封止状態と
し且つ機械的に保護された強誘電体回路ダイを得ること
が可能である。
【0022】パッケージ用コンベアは、典型的に、幅方
向に約10個乃至12個のパッケージで長手方向に約1
インチ離隔した状態でパッケージを担持することが可能
である。従って、一つのバッチにおいてかなりの数のパ
ッケージ化した部品を生産することが可能である。図3
のステップ30に示した如く、水冷却型鋸引き技術では
なくスクライブし且つ破断することによりウエハから各
回路ダイを取ることにより強誘電体ダイの水素汚染を最
小とすることが可能である。この鋸引きプロセスにおい
て使用されるウエハは、後に、パッケージングの処理ス
テップの期間中における水素発生用のメカニズムとする
ことが可能である。何れの場合においても、ダイヤモン
ドブレード又はその他の同様の工具によって、ウエハ上
の各ダイの周りにスクライブ乃至はスコアラインを形成
する。次いで、該ウエハを、そのスクライブラインに沿
って破断することにより個々のダイを形成する。このス
テップは、ダイ上に使用される強誘電体部品の水素汚染
の機会を減少させている。
【0023】ステップ32において、パッケージ用装置
にセラミック装着用ベースと、装着用カバーと回路ダイ
とをロード、即ち積載させる。リードフレーム12とダ
イ取付け島状部18とが設けられているセラミック装着
用ベースは、完成した副組立体として、容易に入手する
ことが可能である。ステップ34に示した如く、島状部
18に対する回路ダイ22の取付けは上述した態様で実
施される。同様に、回路ダイ22と内側リードフレーム
終端部16との間の電気的接続は、自動装置で実施する
ことが可能である(ステップ36)。cerdipパッ
ケージング技術を使用する場合の臨界的なパッケージン
グステップは、回路ダイ22上の強誘電体部品が水素に
露出されることを最小とするために、装着用ベース10
に対するカバー26のシールを密封封止するステップで
ある。
【0024】ステップ38において、セラミックカバー
26及び回路ダイ22が取付けられたセラミック装着用
ベース10などを包含するパッケージ部品は、プリベー
クが行なわれて、種々のパッケージ部品内にトラップさ
れている場合のある水素をガス放出させる。パッケージ
部品から水素をガス放出させるためには、10分間の間
約400℃のプリベーク温度が適切である。プリベーク
ステップ38は奇麗な乾燥空気(CDA)環境において
実施することが可能であるか、これらのパッケージ部品
を窒素又は酸素雰囲気中か、又はこれらの両方の元素を
混合させた雰囲気中に浸漬させることがより好適である
。強誘電体部品をパッケージする場合には、CDA環境
は、十分な湿気がパッケージの空洞内にトラップされ且
つ水素を発生し、その水素が強誘電体物質を劣化させる
可能性がある。
【0025】プリベークされ且つガス放出されたパッケ
ージ部品は、次いで、コンベア機構上で搬送されて、封
止ステーションへ移動され、そこで、セラミックカバー
26がセラミック装着用ベース10に対して密封封止さ
れる。約440乃至460℃の封止温度が、ガラスフリ
ット境界面においてセラミック部品を一体的に溶着させ
る上で効果的である。重要なことであるが、この封止温
度は例えば270℃である強誘電体物質のキューリ温度
よりも高く、従って強誘電体部品は回復状態とされる。 上述した如く、高品質の湿気及びガス封止を与えるため
には、典型的に、ガラスフリット20が使用される。理
解すべきことであるが、密封封止拘束条件が軍隊基準ほ
ど厳格でない場合には、その他のボンディング又はシー
リング剤、例えばエポキシなどを使用することも可能で
ある。
【0026】セラミック装着ベース上の側部ろう付け用
の金メッキした蓋とは対照的に、ガラスフリット又はエ
ポキシを使用したセラミックパッケージ部品の封止は、
その封止プロセスが行なわれる酸素が豊富な雰囲気によ
って悪影響を受けることはない。ステップ40は、特に
、cerdipパッケージ封止ステップを示している。 セラミック部品間の密封封止は、約440−460℃の
温度で達成され、その温度においては、ガラスフリット
28は液状化し且つセラミック部品26及び10の両方
の表面をウェットさせる。重要なことであるが、この封
止ステップは、水素が閉塞された空洞20内において発
生されるか又はその中に捕獲された場合に、その影響が
酸素によって相殺されることを確保するために、酸素が
豊富な環境において実施される。
【0027】本発明の重要な特徴によれば、水素も強誘
電体部品へ露呈させることが可能であるが、十分な酸素
が存在することは、強誘電体物質が劣化することを防止
することが可能であることが判明した。封止環境が、重
量において約1%を超える酸素を包含するものであるこ
とが望ましい。十分な酸素が存在すると、各々が500
0ppm未満の量である例えばH2 及びH2Oなどの
ような水素成分は、回路ダイ22の強誘電体物質に悪影
響を与えることがないものと考えられる。上述した如く
、水素成分は水素原子であっても、又は水(H2 O)
の中に存在するものであってもよい。1%の酸素は約1
0,000ppmを構成するので、この様な数の酸素分
子は、10,000ppmの水素成分の還元性効果に起
因して強誘電体物質において失われた均等の量の酸素分
子を置換することが可能である。従って、どの程度の水
素が強誘電体部品に露呈されようとも、水素還元性効果
に起因して強誘電体物質によって失われた数の酸素分子
に少なくとも対応する酸素濃度を導入することにより、
その劣化を最小とすることが可能であると推測される。
【0028】図2を参照すると、側部ろう付け型セラミ
ックパッケージが示されている。この様なパッケージは
、セラミック装着用ベース50を有しており、該ベース
の中にはリードフレームが形成されており、該リードフ
レームは外部電気端子52と内部終端部54とを有して
いる。リードフレームの内側終端部54は、ダイ取付け
島状部56の周りに配設されており、ダイ取付け島状部
56にはモノリシック回路ダイ58がボンディングされ
ている。このダイ取付け島状部56及び内側リードフレ
ーム終端部54は、装着用ベース50の上表面内に形成
した空洞60内においてアクセス可能である。図示して
いないが、電気的絶縁性物質からなるシートを、金属の
蓋64と回路ダイ58及びリードフレーム終端部54と
の間に配設し、金属の蓋が部品と短絡回路を形成するこ
とを防止することが可能である。封止剤62が空洞60
の周辺部周りに設けられ、且つ蓋64が構成される物質
のタイプに依存して特定のタイプのものとすることが可
能である。例えば、蓋64が典型的な構成である金メッ
キされている場合には、封止剤62はエポキシのビード
を有することが可能である。更に、セラミックからなる
蓋をエポキシによってセラミック装着用ベース50へ封
止させることが可能である。一方、蓋64が例えばニッ
ケルなどのようなメッキされていない金属から構成され
る場合には、封止剤62を半田とすることが可能である
。メッキされていない蓋64をセラミック装着用ベース
へ半田付けすることにより、ほとんど又は全く水素が発
生されることがなく、従って回路ダイ58上の強誘電体
部品は酸素の欠乏に起因して劣化されることはない。 このメッキプロセスは、溶液と電位とを必要とする。該
溶液がイオン化すると、水素イオンが形成され、そのイ
オンはガス放出させ、且つ上述した悪影響を発生する場
合がある。従って、一般的には、強誘電体部品のパッケ
ージングにおいては、メッキした蓋又はその他のメッキ
した物質を使用すべきではない。
【0029】再度図3を参照すると、パッケージングス
テップ30−38の多くが図2に示したものと同様なセ
ラミック装置のパッケージングにおいても適用可能なも
のである。ステップ30−38については上に説明した
ので、側部ろう付け型又はエポキシ型の蓋64に関連し
て更に説明を繰返す必要はない。何れの場合においても
、ステップ70及び72は、蓋構成体64を有する高品
質の密封封止を持ったセラミックパッケージにおいて強
誘電体部品回路ダイをパッケージングするために適用可
能である。セラミック装着用ベース50と蓋64との間
に半田又は同様のタイプのボンドを設けることがガラス
又はエポキシの何れよりも良好な密封封止を与えるもの
であることが判明した。しかしながら、上述した如く、
金メッキした蓋及び酸素が豊富な環境を使用するパッケ
ージング技術は、損傷を受けることのない強誘電体物質
及び良好な密封半田シールの両方を有する装置を形成す
るものではない。
【0030】図示した如く、処理ステップ70において
、金メッキされていない蓋が使用され、従って、ボンデ
ィングプロセス期間中におけるその加熱は、回路ダイ2
2の強誘電体物質に対して有害な水素をガス放出させる
ものではない。この金メッキされていない蓋は、半田シ
ールを使用することにより、装着用ベース50へ側部ろ
う付けされる。装着用ベース50に対して蓋64を側部
ろう付けすることにより、上述した如く、高品質のシー
ル、即ち封止が提供される。好適には、空洞60の周辺
部周りに半田のリード62(図2)を形成し、従って、
該部品が高温度に加熱された場合に、蓋64がベース5
0へシール、即ち封止される。この様な蓋に対して適切
な物質は、例えばニッケルなどのような水素含有量の低
いメッキされていない金属が好適である。高品質のシー
ル(封止)を与えるために、装着用ベース50に対して
容易に半田付け、ろう付け又はその他の方法で接着する
ことの可能なその他の金属を使用することも可能である
【0031】パッケージ用のステップ74及び76は、
側部ろう付け型のパッケージにおいて回路ダイ58をパ
ッケージングするための更に別の態様を示している。こ
のパッケージング技術によれば、蓋64は接着剤によっ
てセラミック装着用ベース50へ接着され、従って封止
剤62は例えばエポキシなどのような接着剤を有してい
る。この場合の蓋64の物質は、セラミックか又は従来
の金メッキした蓋とすることが可能である。接着剤の硬
化は、半田によるボンディングよりもかなり低い温度で
実施されるので、それがメッキ型のものであっても、蓋
からガス放出される水素の量は少ない。しかしながら、
パッケージ用のステップ76において注記した如く、接
着剤封止ステップは、酸素を有する奇麗な乾燥空気雰囲
気中において実施され、従って、存在する場合に、少な
くとも酸素と水素との組合わせが空洞60内に封止され
る。上述した如く、十分な量の酸素が存在すると、水素
の存在は強誘電体物質にとって問題となることはないも
のと考えられる。一般的には、エポキシは半田付け又は
ろう付けの品質を達成する密封封止を与えるものではな
いが、接着剤のアプローチは経済的であり、容易に実施
することが可能であり、且つ何ら特別の物質を必要とす
ることはない。テキサス州ダラスにあるセミアロイイン
コーポレイテッド(Semi−Alloy  Inc.
)から入手可能なエポキシは、蓋64をセラミック装着
用ベース50へ接着させる場合に使用するのに適切なも
のである。エポキシ封止の場合にはセラミック及びメッ
キ型蓋が好適であるが、本発明のこの実施例において使
用するために、適宜のパッケージング特性を持ったその
他の物質を使用することも可能である。
【0032】回路ダイ22又は58が上述した態様でパ
ッケージ化された後に、本装置をテストステーションへ
搬送し、そこでステップ78に示した如く、電気的なテ
ストを行なう。回路ダイの電気的テストは、パッケージ
化した装置を、動作性を決定するために完全な機能テス
トを実施するべく適合されたタイプの自動ハンドラ内に
接続することによって実施される。一般的な電気的テス
トは当該技術分野において公知であり且つダイ内に形成
されている特定の回路に対して特定化される。
【0033】更に、且つステップ80に示した如く、回
路ダイ22又は58の強誘電体部品もテストし、パッケ
ージングプロセス期間中に水素へ露呈させた結果として
強誘電体物質が劣化されているか否かを決定する。前述
した如く、強誘電体物質は水素の存在下において非常に
迅速に劣化し、且つ強誘電体部品を電気的にテストする
ことによりそのことを容易に決定することが可能である
。パッケージ化した装置の外部端子を介して、回路ダイ
の強誘電体部品に関してアナログテストを実施すること
が可能である。強誘電体物質の残留特性をテストして、
その物質の分極状態を格納する能力が所定の基準を充足
するものであるか否かを決定することが可能である。例
えば、第一分極状態を格納するために、ダイ上に形成さ
れた強誘電体コンデンサを横断して電圧を印加させるこ
とが可能である。次いで、その電圧を除去し、且つその
分極量を該コンデンサから読取ることが可能である。次
いで、その強誘電体コンデンサを横断して印加される電
圧の極性を反転させることが可能であり、且つ他の分極
状態の量を読取ることが可能である。強誘電体物質の残
留特性を表わす分極状態が著しく劣化している場合には
、その回路ダイが水素に露呈されたものと仮定すること
が可能である。
【0034】図4は強誘電体部品を封止化するための本
発明のプラスチックパッケージング技術を示している。 図4には、他の同様なリードフレームへ接続されたスパ
イダ(蜘蛛)形状のリードフレーム90が示されている
。リードフレーム90は、ダイ取付け島状部96の周り
の周辺部に配設した内側端部を有する複数個の外部接触
脚部94を与えるパターンにスタンプした金属から構成
されている。ダイ取付け島状部96は、二つの支持脚部
98及び100によって接続されており、それらの脚部
はフレーム92に関してダイ取付け島状部96を支持し
ている。支持を与えるために、各接触脚部94は、更に
、支持相互接続部102によって一時的に一体的に接続
されている。封止化した後に、相互接続用の脚部支持体
102は、フレーム92と共に、除去される。従って、
各脚部94は、互いに電気的に分離されると共に、ダイ
取付け島状部96から電気的に分離されている。
【0035】次いで、1個又はそれ以上の強誘電体部品
を持った回路ダイ104を、リードフレーム90のダイ
取付け島状部96へボンディングさせる。上述したセラ
ミックタイプのパッケージの場合における如く、回路ダ
イ104のボンドパッド106が接触脚部94の内側端
部と接触される。更に、上述した如く、回路ダイ104
を、ダイ取付け島状部96に半田付けするか又はその他
の態様で接着剤によりボンディングさせることが可能で
ある。本発明の場合には、高温ポリイミド接着剤が適し
ており、従って、リードフレーム90とそれに取付けた
回路ダイ104をキューリ点より高い温度にプリベーク
することにより、ダイ取付けボンドの品質を劣化させる
ことなしに強誘電体部品を回復状態とさせることが可能
である。
【0036】種々のパッケージ部品から水素をガス放出
させるためのプリベークステップの後に、回路ダイ10
4を取付けたリードフレーム90をプラスチックモール
ド内に配置させる。そのプラスチックモールドの下半分
を参照番号110として示してある。同様な上半分のモ
ールドは簡単化のために図示していない。何れの場合に
おいても、デュアルインラインパッケージ用のプラスチ
ック封止化用モールドは従来公知である。該モールドは
、リードフレーム接触脚部94をその中に収納するため
に多数のチャンネル112を有している。接触脚部94
の間の相互接続用支持体102は、モールドの外側に配
置され、その際にモールド110内に形成された空洞1
14に関して、ダイ取付け島状部96及び回路ダイ10
4の中心位置決め作用を行なう。上側のモールド半割り
と下側のモールド半割りとを圧接させ、接触脚部94を
チャンネル112内に配設させて、その際に内部の密封
した室を与える。図示していないが、溶融プラスチック
を、リードフレーム90及び回路ダイ104の上側及び
下側の内部室114内に注入し、その際にこれらの部品
を封止化する。好適には、湿気に対する透過性が低い高
品質のモールド用プラスチックを使用することが望まし
い。更に、水素のガス放出の可能性を減少させるために
水素の含有量の低いプラスチックを使用することが望ま
しい。
【0037】プラスチックパッケージング構成について
説明したので、次に本発明に基づく主要なプラスチック
パッケージ化ステップを示したフローチャートである図
5を参照して説明する。しかしながら、パッケージング
の前であっても、強誘電体ダイを水又は湿気に対して露
呈されることを最小とするための手段を講じることが可
能である。例えば、ウエハ全体の表面上に窒化シリコン
のパッシベーション層を付着形成することが可能である
。この様な層は、湿気に対して密封封止且つ障壁を提供
する。更に、又はそれの代わりに、湿気バリア特性を達
成するために、ウエハ上にポリイミド物質又は疎水性層
をスピンオンさせることが可能である。次いで、該ウエ
ハをスクライブし且つ破断して個々のダイとさせること
が可能である。
【0038】ステップ120は、共晶金又は高温接着剤
で回路ダイ104を島状部96に取付ける処理を示して
いる。強誘電体物質のキューリ温度である270℃より
高い温度に耐えることの可能なポリイミド型の接着剤を
使用することが可能である。同時に、湿気に対するバリ
アを提供するために、該ダイの表面上にポリイミド接着
剤の粒滴を滴下させることが可能である。その他の疎水
性物質も同様の効果性を持って使用することが可能であ
る。
【0039】次に、リードフレーム90及びそれに取付
けた回路ダイ104に対してプリベークステップを行な
うが、その場合に、温度を270℃を超えて上昇させ、
物質内に存在する水素をガス放出させ、且つ強誘電体物
質を回復状態とさせる(ステップ122)。上述した如
く、強誘電体物質の回復動作は、その前の処理ステップ
においてかなりのエージングが発生したとしても、それ
を回復する効果を与える。更に、上述した理由により、
このプリベークステップは、好適には、酸素が豊富な環
境において行なわれる。
【0040】ステップ124は、プリベークしたリード
フレームをモールド半割りの間に位置させ、従って回路
ダイ104及びリードフレーム90の内側部品の周りに
プラスチックを射出成型することが可能であるパッケー
ジングステップを示している。注入したプラスチックが
固化した後に、モールド半割りを除去し、且つモールド
成型したプラスチックを有するリードフレームが炉内を
進行し、その際に、ステップ126に示した如く、プラ
スチックに対して低温硬化が行なわれる。好適には、そ
の温度は封止済みのプラスチックパッケージ内での水素
のガス放出を防止するために約175℃である。この硬
化ステップは、約6時間に亘り実施することが可能であ
る。製造プロセスにおける次のステップは、リードフレ
ーム部品の分離及びそのトリミングであり、それはステ
ップ128に示してある。更に、接触脚部94は、従来
のリード形成装置を使用して、封止した本体に関し所定
の角度で屈曲される。次いで、完成したパッケージ済み
の強誘電体部品を上述した態様で機能テストを行なう。 この機能テストはステップ130において行なわれる。 前述したプロセスによってパッケージ化されたプラスチ
ックパッケージ型強誘電体回路ダイ又はその他のタイプ
の部品は、高品質且つ高信頼性の回路を提供する。これ
らの処理ステップは、水素が強誘電体部品を汚染する蓋
然性を減少させる条件において実施される。
【0041】前述したことから明らかな如く、信頼性の
あり且つ高品質のパッケージ化した装置を得るために強
誘電体部品回路ダイをパッケージ化する種々の技術につ
いて説明した。本発明の重要な技術的利点は、特別のパ
ッケージング上の注意を払うことにより、高品質で且つ
水素含有量が0であるか非常に低いシール(封止)を特
別の装置乃至は物質を使用することなしにうることが可
能であるという点である。本発明の主要な技術的利点は
、強誘電体物質にとって有害なメカニズムが認識され、
且つその悪影響を解消するための対処策が提供されてい
るということである。
【0042】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
【図面の簡単な説明】
【図1】  強誘電体回路ダイをパッケージ化するため
のcerdipパッケージの概略分解斜視図。
【図2】  強誘電体回路ダイをパッケージ化するため
の側部ろう付け型セラミックパッケージの概略分解斜視
図。
【図3】  本発明の種々の実施例に基づいて強誘電体
回路ダイをパッケージ化するための処理ステップを示し
たフローチャート図。
【図4】  強誘電体回路ダイが関与するプラスチック
パッケージ化操作の概略分解斜視図。
【図5】  プラスチックパッケージ化強誘電体部品を
製造する主要なステップを示したフローチャート図。
【符号の説明】
10  セラミック装着用ベース 12  リードフレーム 18  ダイ取付け島状部 22  回路ダイ 24  表面ボンドパッド 26  セラミックカバー(蓋) 28  半田ガラスフリット

Claims (33)

    【特許請求の範囲】
  1. 【請求項1】  強誘電体部品をパッケージする方法に
    おいて、強誘電体部品を具備する半導体ダイを装着用ベ
    ースへ取付け、前記装着用ベースのリードフレームと前
    記回路ダイのボンドパッドとの間に電気的導体を取付け
    、前記装着用ベース及び前記回路ダイの周囲温度を上昇
    させてそれらから水素をガス放出させ、酸素雰囲気中に
    おいて前記装着用ベース内の前記回路ダイを密封封止す
    る、上記各ステップを有することを特徴とする方法。
  2. 【請求項2】  請求項1において、前記酸素雰囲気が
    、重量において約1%以上の酸素を有することを特徴と
    する方法。
  3. 【請求項3】  請求項1において、更に、半導体ウエ
    ハを強誘電体部品を具備する個々の回路ダイへスクライ
    ブし、且つ前記ウエハをスクライブ線に沿って破断して
    各ダイを画定する上記各ステップを有することを特徴と
    する方法。
  4. 【請求項4】  請求項1において、更に、接着技術に
    よって前記装着用ベースに対し蓋を固定するステップを
    有することを特徴とする方法。
  5. 【請求項5】  請求項4において、更に、前記蓋をエ
    ポキシをベースとした接着剤で接着させるステップを有
    することを特徴とする方法。
  6. 【請求項6】  請求項5において、更に、前記エポキ
    シ接着剤を高温で硬化させるステップを有しており、前
    記高温が前記水素のガス放出を行なわせるのにも有効で
    あることを特徴とする方法。
  7. 【請求項7】  請求項1において、更に、ガラスフリ
    ットシールで前記装着用ベースに蓋を固着させるステッ
    プを有することを特徴とする方法。
  8. 【請求項8】  請求項1において、更に、前記回路ダ
    イに対し密封封止を形成するために接着剤で前記装着用
    ベースに対しメッキしていない蓋を固着するステップを
    有することを特徴とする方法。
  9. 【請求項9】  請求項1において、前記密封封止が酸
    素雰囲気中において実施され、その場合、H2 O及び
    H2 の組合わせが5000ppm未満であり且つ酸素
    が1%を超えていることを特徴とする方法。
  10. 【請求項10】  請求項1において、前記密封封止ス
    テップが、酸素濃度がH2 Oにおけるものを包含する
    全水素含有量を超える雰囲気中において実施されること
    を特徴とする方法。
  11. 【請求項11】  請求項1において、更に、前記回路
    ダイをセラミック装着用ベースへボンディングさせるス
    テップを有することを特徴とする方法。
  12. 【請求項12】  請求項11において、更に、ポリイ
    ミド型接着剤で前記回路ダイを前記セラミックベースへ
    ボンディングさせるステップを有することを特徴とする
    方法。
  13. 【請求項13】  請求項12において、更に、前記回
    路ダイを前記装着用ベース内に密封封止する温度よりも
    高い温度で前記ポリイミド接着剤を硬化するステップを
    有することを特徴とする方法。
  14. 【請求項14】  請求項1において、前記ダイがプラ
    スチックで密封封止されることを特徴とする方法。
  15. 【請求項15】  請求項1の方法に従って製造される
    ことを特徴とするパッケージ化した回路ダイ。
  16. 【請求項16】  側部ろう付け型パッケージにおいて
    強誘電体部品を具備する半導体ダイをパッケージする方
    法において、強誘電体部品を具備する半導体ダイを装着
    用ベースへ取付け、前記装着用ベースのリードフレーム
    と前記回路ダイのボンドパッドとの間に電気的導体を取
    付け、前記回路ダイに対し密封封止を与えるために接着
    剤でパッケージケースへ蓋を接着させる、上記各ステッ
    プを有することを特徴とする方法。
  17. 【請求項17】  請求項16において、更に、水素含
    有量の低い非金属の蓋を前記装着用ベースへ接着させる
    ステップを有することを特徴とする方法。
  18. 【請求項18】  請求項17において、更に、セラミ
    ックの蓋を前記装着用ベースへ接着させるステップを有
    することを特徴とする方法。
  19. 【請求項19】  請求項17において、更に、メッキ
    していない蓋を前記装着用ベースへ接着させるステップ
    を有することを特徴とする方法。
  20. 【請求項20】  請求項16において、更に、エポキ
    シをベースとした接着剤で前記蓋を前記装着用ベースへ
    接着させるステップを有することを特徴とする方法。
  21. 【請求項21】  請求項16において、更に、前記回
    路ダイをセラミック装着用ベースへ装着するステップを
    有することを特徴とする方法。
  22. 【請求項22】  請求項16において、更に、ポリイ
    ミド型接着剤で前記ダイを前記装着用ベースへ取付ける
    ステップを有することを特徴とする方法。
  23. 【請求項23】  請求項16の方法に従ってパッケー
    ジ化したことを特徴とする回路ダイ。
  24. 【請求項24】  強誘電体部品を具備する半導体ダイ
    をパッケージ化する方法において、半導体ダイを装着用
    ベースの共晶金ダイ取付け島状部へボンディングし、前
    記回路ダイのボンドパッドと前記装着用ベースの共晶金
    リードフレーム導体との間に共晶金ワイヤを接続し、パ
    ッケージケースとメッキしていない蓋とを加熱してそれ
    らから水素をガス放出させ、前記メッキしていない蓋を
    前記装着用ベースの開口に取付けてその際に前記強誘電
    体部品が悪影響を受ないように非還元性雰囲気中に前記
    回路ダイを密封封止させる、上記各ステップを有するこ
    とを特徴とする方法。
  25. 【請求項25】  請求項24において、更に、接着剤
    によって前記メッキしていない蓋を取付けるステップを
    有することを特徴とする方法。
  26. 【請求項26】  請求項25において、更に、水素含
    有量が低いエポキシをベースとした接着剤で前記メッキ
    していない蓋を取付けるステップを有することを特徴と
    する方法。
  27. 【請求項27】  請求項24において、更に、酸素が
    豊富な雰囲気中で前記蓋取付けステップを実施すること
    を特徴とする方法。
  28. 【請求項28】  請求項27において、前記酸素雰囲
    気が重量において酸素が1%を超えるものであることを
    特徴とする方法。
  29. 【請求項29】  請求項24において、更に、各ダイ
    の周りにスクライブラインを設けることによってウエハ
    を個々の回路ダイに区画化し、且つ該スクライブライン
    に沿って前記ウエハを破断させる上記各ステップを有す
    ることを特徴とする方法。
  30. 【請求項30】  請求項24の方法に従って製造した
    パッケージ化回路。
  31. 【請求項31】  強誘電体部品を具備する半導体ダイ
    をパッケージ化する方法において、リードフレームのダ
    イ取付け島状部へ半導体ダイをボンディングし、前記リ
    ードフレーム及び取付けたダイを強誘電体部品のキュー
    リ温度を超えた温度へプリベークし、前記ダイをプラス
    チック物質で封止し、前記プラスチック封止体を硬化さ
    せる、上記各ステップを有することを特徴とする方法。
  32. 【請求項32】  請求項31において、更に、ポリイ
    ミド接着剤で前記ダイを前記ダイ取付け島状部へ接着さ
    せるステップを有することを特徴とする方法。
  33. 【請求項33】  請求項31において、更に、メッキ
    していない共晶金を使用して前記ダイを前記ダイ取付け
    島状部へボンディングするステップを有することを特徴
    とする方法。
JP3172778A 1990-07-23 1991-07-12 強誘電体装置パッケージ技術 Pending JPH04233255A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US55682190A 1990-07-23 1990-07-23
US556821 1990-07-23

Publications (1)

Publication Number Publication Date
JPH04233255A true JPH04233255A (ja) 1992-08-21

Family

ID=24223000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3172778A Pending JPH04233255A (ja) 1990-07-23 1991-07-12 強誘電体装置パッケージ技術

Country Status (3)

Country Link
EP (1) EP0472866A3 (ja)
JP (1) JPH04233255A (ja)
KR (1) KR920003481A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200100828A (ko) * 2018-01-30 2020-08-26 제이에프이 스틸 가부시키가이샤 Fe-Cr 합금 및 그 제조 방법, 그리고 저항 발열체

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3192507B2 (ja) * 1992-12-18 2001-07-30 三菱電機株式会社 樹脂シール中空型半導体装置の製造方法
US5525528A (en) * 1994-02-23 1996-06-11 Ramtron International Corporation Ferroelectric capacitor renewal method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139859A (en) * 1975-06-30 1979-02-13 Burroughs Corporation Semiconductor device package
JPS59208860A (ja) * 1983-05-13 1984-11-27 Hitachi Micro Comput Eng Ltd 半導体装置
US4622433A (en) * 1984-03-30 1986-11-11 Diacon, Inc. Ceramic package system using low temperature sealing glasses
US4843695A (en) * 1987-07-16 1989-07-04 Digital Equipment Corporation Method of assembling tab bonded semiconductor chip package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200100828A (ko) * 2018-01-30 2020-08-26 제이에프이 스틸 가부시키가이샤 Fe-Cr 합금 및 그 제조 방법, 그리고 저항 발열체

Also Published As

Publication number Publication date
EP0472866A3 (en) 1994-09-07
EP0472866A2 (en) 1992-03-04
KR920003481A (ko) 1992-02-29

Similar Documents

Publication Publication Date Title
US4897508A (en) Metal electronic package
US6693349B2 (en) Semiconductor chip package having a leadframe with a footprint of about the same size as the chip
US4079511A (en) Method for packaging hermetically sealed integrated circuit chips on lead frames
US5458716A (en) Methods for manufacturing a thermally enhanced molded cavity package having a parallel lid
US5756380A (en) Method for making a moisture resistant semiconductor device having an organic substrate
US5362679A (en) Plastic package with solder grid array
US7830006B2 (en) Structurally-enhanced integrated circuit package and method of manufacture
US6602740B1 (en) Encapsulation of microelectronic assemblies
EP0642156A2 (en) Improved encapsulated semiconductor chip module and method of forming the same
US20050184404A1 (en) Photosensitive semiconductor package with support member and method for fabricating the same
JPS59123248A (ja) 半導体容器
US6191492B1 (en) Electronic device including a densified region
JP2000040775A (ja) 半導体装置及びその製造方法
JP3151241B2 (ja) 低価格消去可能なプログラム可能読みとり専用記憶装置ならびに製造方法
US6331728B1 (en) High reliability lead frame and packaging technology containing the same
JPH04233255A (ja) 強誘電体装置パッケージ技術
KR0183009B1 (ko) 직접회로용 내부 댐바를 갖고 있는 포스트 성형 캐비티 패키지 및 이의 제조 방법
US5045639A (en) Pin grid array package
JPH0964080A (ja) 半導体装置及びその製造方法
JPS6389313A (ja) 電子部品の金型樹脂成形法
JP3143081B2 (ja) 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
KR0168841B1 (ko) 금속전자 패키지 및 그 제조공정
JPS5851424B2 (ja) 半導体装置
JP3070929B2 (ja) パッケージの組立方法とパッケージ
JPH10189792A (ja) 半導体パッケージ