JP2508293B2 - 半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、薄膜抵抗体に電流を流すことによりトリミ
ングした記憶部を有する半導体装置及びその製造方法に
関するものである。

［従来の技術］ 従来、この種の半導体装置として、シリコン基板上に
ポリシリコン抵抗体からなる薄膜抵抗体を形成し、この
薄膜抵抗体及びこれに接続される配線を窒化シリコンか
らなるパッシベーション膜（保護膜）で覆った構成を有
し、配線及び薄膜抵抗体に電流を流すことにより、薄膜
抵抗体を溶断し、ディジタル情報を記憶する、いわゆる
フューズROMが広く用いられている。

［発明が解決しようとする課題］ しかし、このフューズROMでは、溶断時の熱衝撃によ
り、パッシベーション膜にクラックが発生し、このクラ
ック部分から水分や汚染物等が侵入して不具合を生じる
ことがあり、特に高密度の半導体集積チップでは大きな
問題となっていた。

本発明は、上記従来の技術の問題点を解決することを
課題とし、薄膜抵抗体を酸化膜で挟むことにより、窒化
シリコンのパッシベーション膜へのクラックの発生を防
止して、信頼性の高い半導体装置及びその製造方法を提
供することを目的とする。

［課題を解決するための手段］ 上記課題を解決するためになされた本発明のうち、 半導体装置は、半導体基板と、該半導体基板上に形成
され、シリコンを含有した第１の酸化膜と、該第１の酸
化膜上に形成された薄膜抵抗体と、この薄膜抵抗体上に
形成され、その膜中にシリコンを含んだ第２の酸化膜
と、該第２の酸化膜上に形成され、上記半導体基板上の
形成物を保護するためのパッシベーション膜とを備え、 上記薄膜抵抗体は、昇華物質を含み、所定量の電流が
流れると溶解及び昇華して第１の酸化膜及び第２の酸化
膜中に入って溶断されるように形成し、 上記第１の酸化膜及び第２の酸化膜のうち、少なくと
も第２酸化膜の膜厚が、上記薄膜抵抗体の膜厚の5.2倍
以上に形成されていることを特徴としている。

本発明の半導体装置の製造方法は、半導体基板上に、
シリコンを含んだ第１の酸化膜を形成する工程と、該第
１の酸化膜上に、昇華物質を含む薄膜抵抗体を形成する
工程と、該薄膜抵抗体上に、シリコンを含んだ第２の酸
化膜を形成する工程と、該第２の酸化膜上に、上記半導
体基板上の形成物を保護するためのパッシベーション膜
を形成する工程と、上記薄膜抵抗体に所定の電流を流す
ことにより抵抗体をトリミングする工程とを備え、 上記第１の酸化膜及び第２の酸化膜のうち、少なくと
も第２の酸化膜の膜厚を上記薄膜抵抗体の膜厚の5.2倍
以上に形成することを特徴としている。

［作用］ 本発明の半導体装置においては、薄膜抵抗体が、昇華
物質にて形成され、第１の酸化膜と第２の酸化膜との間
に介在されている。そして、この薄膜抵抗体に電流を流
すと、薄膜抵抗体を形成する昇華物質が熱により溶解ま
たは昇華して、薄膜抵抗体が溶断される。この時、溶解
または昇華した昇華物質は、シリコンを含んだ第１の酸
化膜及び第２の酸化膜に容易に入り込み拡散される。な
お、通電により溶解または昇華した昇華物質は、薄膜抵
抗体の膜厚の5.2倍以下の範囲に分散される。このた
め、膜厚が、薄膜抵抗体の膜厚の5.2倍以上に形成され
た第２の酸化膜では、溶解または昇華した昇華物質は、
その膜中だけで拡散されるため、パッシベーション膜に
達することがない。その結果、薄膜抵抗体の溶断時に、
その熱的影響がパッシベーション膜に及んでしまうこと
がなく、パシベーション膜でのクラックの発生が防止さ
れる。

また、本願発明の半導体装置の製造方法によれば、請
求項１に記載された構成を有する半導体装置を構成でき
る。

［実施例］ 以下、本発明の一実施例について図面に従って説明す
る。

第１図は本実施例に係る半導体装置としてのフューズ
ROMの断面を示したものである。

このフューズROMの構造を製造工程順に説明すると、
まず、シリコン基板１上に酸化シリコン膜２を熱酸化法
及びCVD法によって膜厚12800Åで形成し、その後、この
スパッタリング法を用いてCr−Si系材料により所定の膜
厚で薄膜抵抗体３を形成する。そして、ホトエッチング
により、不要部分を除去して所定のパターンに形成す
る。薄膜抵抗体３のCr−Si系材料としては、SiCr、NiCr
を用いることが適切である。これは、所定以上の抵抗値
を示すと共に、後述するトリミング工程により昇華しや
すい物質特性の一条件である低融点を満たすからである
（第１表参照）。

また、薄膜抵抗体３の膜厚は、150Åであり、これは
トリミング時における体積膨張を小さくするために極力
薄膜化することが望ましい。

続く工程では、常圧法又はプラズマCVD法を用いてPSG
膜（リンガラス）５を形成する。このPSG膜５の膜厚は4
000Åである。

その後の工程として、プラズマCVD法を用いて窒化シ
リコン膜（Ｐ−SiN）７を形成する。この膜厚は、耐湿
性保持のため2000Å以上である。

次に、PSG膜５及び窒化シリコン膜７の一部をエッチ
ングすることにより、開口部9a,9bを形成し、さらにス
パッタリング法を用いてアルミニウム配線層11を形成す
る。その後、ホトエッチングにより不要部分を除去して
所定のパターンにした後に、アルミシンターを行なう。
この後所定のパッケージをして未記憶状態のフューズRO
Mを完成する。

次に、完成後のフューズROMに記憶パターンを形成す
る工程について説明する。

アルミニウム配線層11及び薄膜抵抗体３に所定値以上
の電流を流すと、薄膜抵抗体３の一部が融解し、そのう
ち一部が昇華し、PSG膜５及び酸化シリコン膜２に入り
込み、薄膜抵抗体３が溶断する。

このような工程において、本実施例では薄膜抵抗体３
の膜厚を150Åにし、この膜の下側に接する酸化シリコ
ン膜１の膜厚を12800Å、またこの膜の上側に接するPSG
膜５の膜厚を4000Åに設定しており、これにより溶断時
に薄膜抵抗体材料がこの中だけで分散しやすくなり、窒
化シリコン膜７に熱的影響を与えないでクラックが生じ
にくくなるという効果がある。

以下、この効果が生じる理由について説明する。

上記トリミング工程により薄膜抵抗体材料は、溶断さ
れた部分と溶断されていない部分との境界付近において
は粒状になっており、1000Å程度の範囲に分散してお
り、また、ほぼ完全に溶断された部分においては1700Å
の範囲にまで分散している。なお、それらの状態を観察
したところ、広い範囲に分散した部分では薄膜抵抗体材
料の粒径は細かくなっており、狭い範囲に分散した部分
では粒径は大きくなっていた。

すなわち、膜厚150Åの薄膜抵抗体３に対して通電に
よりトリミングした場合には薄膜抵抗体材料が全体とし
て750〜1700Åの範囲に分散していることがわかる。し
たがって、薄膜抵抗体３の上側と下側には少なくとも78
0Åのシリコンを含んだ酸化シリコン膜２及びPGS膜５が
接しておれば、PGS膜５に接する窒化シリコン膜７が影
響を受けることなく、トリミング時に薄膜抵抗体材料が
十分に分散されることになる。つまり、薄膜抵抗体３の
膜厚に対して5.2倍以上の膜厚を有する膜を薄膜抵抗体
３の上側と下側に形成すればよいのであり、少なくとも
上側の酸化膜（PGS膜５）をこのような膜厚に形成すれ
ば、窒化シリコン膜７にクラックが発生することがなく
良好な溶断が可能となる。

こうしたことに鑑み、上記実施例では各膜の膜厚がそ
のような関係にあるために溶断時に窒化シリコン膜７に
クラックが発生しないのである。したがって、このよう
にクラックが発生しないから、外部から水分や不純物の
侵入を防止することができ、よって信頼性を向上させる
ことができる。

以上本発明を上述した実施例を用いて説明したが、本
発明はそれに限定されることなく、その主旨を逸脱しな
い限り、例えば以下に示すように種々変形可能である。

上記実施例では、薄膜抵抗体を一様な断面に形成し
たが、第２図に示すように薄膜抵抗体３の中央部付近
に、電界集中を防止するよう鋭角部とならない細い溶断
部3aを形成することにより、この部分でのトリミングを
容易にしてもよい。

また、上記実施例では、溶断によるトリミング（デ
ィジタルトリミング）だけを行っているが、これに限ら
ず、ウエハーの状態にて薄膜抵抗体に対して粗いレーザ
トリミング（アナログトリミング）を行ない、それを組
み付けた後に、ディジタルトリミングを行ってもよい。
このような２段階のトリミングを行なうことにより以下
のような作用・効果が得られる。

つまり、第３図に示すように、ディジタルトリミング
によるフューズROMでは、ディジタルメモリ部に対して
抵抗体を接続してアナログ出力を取り出す構成であり、
パッケージ後の製品状態でもトリミングが可能であると
いう特長があるが、上述した抵抗体により回路面積が大
きくなるという欠点がある。

一方、アナログトリミングによるフューズROMでは、
加熱溶解した長さにより抵抗値が調節可能であり、ディ
ジタルトリミングと比べて抵抗体を用いる必要がないと
いう特長があるが、薄膜抵抗体に外部からレーザ光が照
射できる条件でないとトリミングができないし、ウエハ
ーより後の工程での特性変動に対応できないという欠点
がある。

このような２つの手法による長所を活かしつつ欠点を
解消する構成が本実施例である。すなわち、第４図に示
すように、アナログトリミングをした部分（抵抗体で示
す）と、２ビット分のディジタルメモリ部とを組み合わ
せたものであり、ウエハー状態で一度アナログトリミン
グを行ない、パッケージ後に特性が変動した分だけディ
ジタルトリミングを行なう。

したがって、このような２段階の工程による本実施例
では、レーザによるトリミングとフューズによるディジ
タルトリミングによりトリミング部の面積を小さくでき
ることから高集積化ができ、さらに溶断によるトリミン
グにより所望の抵抗値への調整を確実に行える。

上記実施例においては、本発明がいう第１の酸化膜
として酸化シリコン膜を用いたが、PSG膜やBPSG膜であ
ってもよく、またこれらを組み合わせてもよい。なお、
このことは第２の酸化膜についても同様である。

薄膜抵抗体の材料としては、Cr−Si系材料の他に、
Ni−Cr系材料、Ni−Cr−Si系材料、Ta−Ｎ系材料等も用
いることができる。

第１図に示す構造においては、開口部9a、9bを介し
てアルミニウム配線11を形成するようにしているが、ア
ルミニウム配線11を予め酸化シリコン膜２上にパターン
形成しておき、この上にPSG膜５及び窒化シリコン膜７
を形成することにより、薄膜抵抗体３とアルミニウム配
線11とでパッシベーション膜を兼ねるようにしてもよ
い。

［発明の効果］ 以上説明したように、本発明の半導体装置によれば、
薄膜抵抗体への通電時に溶解または昇華した薄膜抵抗体
材料（昇華物質）が拡散される第１の酸化膜及び第２の
酸化膜のうち、少なくとも、薄膜抵抗体とパッシベーシ
ョン膜との間に形成される第２の酸化膜の膜厚が、薄膜
抵抗体の膜厚の5.2倍以上、即ち、溶解または昇華した
昇華物質がパッシベーション膜に達することがないよう
に形成されているので、薄膜抵抗体の通電による溶断時
に、その熱的影響がパッシベーション膜に及ぶことがな
く、パッシベーション膜でのクラックの発生を確実に防
止できる。また、このようにパッシベーション膜にクラ
ックが生じないので、外部から水分や不純物の侵入を防
止することができ、よって装置の信頼性を向上させるこ
とができる。

また、本発明の半導体装置の製造方法によれば、この
ような半導体装置を製造することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の半導体装置を示す断面図、
第２図は他の実施例を示す説明図、第３図はフューズRO
Mを説明する説明図、第４図は他の実施例を示す説明図
である。 １……シリコン基板、２……酸化シリコン膜 ３……薄膜抵抗体、3a……溶断部、５……PSG膜 ７……窒化シリコン膜、9a、9b……開口部 11……アルミニウム配線膜

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】半導体基板と、 該半導体基板上に形成され、シリコンを含有した第１の
   酸化膜と、 該第１の酸化膜上に形成された薄膜抵抗体と、 この薄膜抵抗体上に形成され、その膜中にシリコンを含
   んだ第２の酸化膜と、該第２の酸化膜上に形成され、上
   記半導体基板上の形成物を保護するためのパッシベーシ
   ョン膜と、 を備え、 上記薄膜抵抗体は、昇華物質を含み、所定量の電流が流
   れると溶解及び昇華して第１の酸化膜及び第２の酸化膜
   中に入って溶断されるように形成し、 上記第１の酸化膜及び第２の酸化膜のうち、少なくとも
   第２酸化膜の膜厚が、上記薄膜抵抗体の膜厚の5.2倍以
   上に形成されていることを特徴とする半導体装置。
2. 【請求項２】半導体基板上に、シリコンを含んだ第１の
   酸化膜を形成する工程と、 該第１の酸化膜上に、昇華物質を含む薄膜抵抗体を形成
   する工程と、 該薄膜抵抗体上に、シリコンを含んだ第２の酸化膜を形
   成する工程と、 該第２の酸化膜上に、上記半導体基板上の形成物を保護
   するためのパッシベーション膜を形成する工程と、 上記薄膜抵抗体に所定の電流を流すことにより抵抗体を
   トリミングする工程とを備え、 上記第１の酸化膜及び第２の酸化膜のうち、少なくとも
   第２の酸化膜の膜厚を上記薄膜抵抗体の膜厚の5.2倍以
   上に形成することを特徴とする半導体装置の製造方法。