JP3071968B2 - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JP3071968B2 JP3071968B2 JP4303898A JP30389892A JP3071968B2 JP 3071968 B2 JP3071968 B2 JP 3071968B2 JP 4303898 A JP4303898 A JP 4303898A JP 30389892 A JP30389892 A JP 30389892A JP 3071968 B2 JP3071968 B2 JP 3071968B2
- Authority
- JP
- Japan
- Prior art keywords
- organic film
- integrated circuit
- photosensitive organic
- semiconductor integrated
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体集積回路の製造
方法に関するものである。
方法に関するものである。
【０００２】
【従来の技術】半導体集積回路は年々、微細化が図られ
高集積化されており、メモリーの半導体集積回路ではメ
モリー容量の高容量化が図られている。微細化された素
子や配線から成る半導体集積回路は、シリコンガラス膜
や窒化シリコン膜の保護絶縁膜で水分やアルカリイオン
の侵入から保護されている。半導体集積回路は通常樹脂
封止されることが多く、封止樹脂に含まれている酸化シ
リコンのフィラーが微細素子や配線に悪影響を与えるよ
うになってきた。すなわち、無機の保護絶縁膜で表面を
保護していても封止樹脂に含まれている酸化シリコンの
フィラーにより素子や配線に部分的に大きな加重が加わ
り、素子特性の変動が発生したりポリシリコンやシリサ
イドやアルミニウムの微細な配線の断線が発生する。こ
れを防止するため、半導体集積回路のチップの無機の保
護絶縁膜で保護した表面にポリイミド等の有機膜を形成
し、封止樹脂に含まれている酸化シリコンのフィラーに
よる加重が半導体集積回路に悪影響を与えないようにし
ていた。
高集積化されており、メモリーの半導体集積回路ではメ
モリー容量の高容量化が図られている。微細化された素
子や配線から成る半導体集積回路は、シリコンガラス膜
や窒化シリコン膜の保護絶縁膜で水分やアルカリイオン
の侵入から保護されている。半導体集積回路は通常樹脂
封止されることが多く、封止樹脂に含まれている酸化シ
リコンのフィラーが微細素子や配線に悪影響を与えるよ
うになってきた。すなわち、無機の保護絶縁膜で表面を
保護していても封止樹脂に含まれている酸化シリコンの
フィラーにより素子や配線に部分的に大きな加重が加わ
り、素子特性の変動が発生したりポリシリコンやシリサ
イドやアルミニウムの微細な配線の断線が発生する。こ
れを防止するため、半導体集積回路のチップの無機の保
護絶縁膜で保護した表面にポリイミド等の有機膜を形成
し、封止樹脂に含まれている酸化シリコンのフィラーに
よる加重が半導体集積回路に悪影響を与えないようにし
ていた。
【０００３】
【発明が解決しようとする課題】しかしながら、微細化
が１μｍからサブミクロンへと進むにつれフィラーの影
響を更に低減化することが必要になり、微細素子や配線
を充分に保護するためにはポリイミド等の有機膜の膜厚
を厚くすることが必要になってきた。ポリイミド膜は約
１μｍから約１０μｍに厚膜化することでフィラーのチ
ップへの突き刺さりが緩和される。
が１μｍからサブミクロンへと進むにつれフィラーの影
響を更に低減化することが必要になり、微細素子や配線
を充分に保護するためにはポリイミド等の有機膜の膜厚
を厚くすることが必要になってきた。ポリイミド膜は約
１μｍから約１０μｍに厚膜化することでフィラーのチ
ップへの突き刺さりが緩和される。
【０００４】図２は従来のポリイミド等の有機膜を形成
した半導体基板の平面図である。図２に示すように従来
は、半導体集積回路のチップ１の部分にはポリイミド膜
がチップの表面に形成してあり、半導体基板の周辺の半
導体集積回路のチップの無い部分２にはポリイミド膜を
形成していなかった。これは、ポリイミド膜形成時に、
半導体集積回路チップのある部分のみにマスク露光を行
っていたためである。このため厚膜化したポリイミド膜
形成後にレーザ加工工程や半導体基板の裏面研削工程で
問題が発生した。レーザ加工工程では加工レーザの焦点
が対象としている加工ヒューズ材料に合わせられないと
いう問題である。また、半導体基板の裏面研削工程では
半導体基板の破損が発生する問題があった。これは、半
導体基板の周辺の半導体集積回路のチップの無い部分は
ポリイミド等の有機膜が表面に無く、そして半導体集積
回路のチップのある部分はポリイミド等の有機膜が形成
してあり、そのため発生する段差によるためである。
した半導体基板の平面図である。図２に示すように従来
は、半導体集積回路のチップ１の部分にはポリイミド膜
がチップの表面に形成してあり、半導体基板の周辺の半
導体集積回路のチップの無い部分２にはポリイミド膜を
形成していなかった。これは、ポリイミド膜形成時に、
半導体集積回路チップのある部分のみにマスク露光を行
っていたためである。このため厚膜化したポリイミド膜
形成後にレーザ加工工程や半導体基板の裏面研削工程で
問題が発生した。レーザ加工工程では加工レーザの焦点
が対象としている加工ヒューズ材料に合わせられないと
いう問題である。また、半導体基板の裏面研削工程では
半導体基板の破損が発生する問題があった。これは、半
導体基板の周辺の半導体集積回路のチップの無い部分は
ポリイミド等の有機膜が表面に無く、そして半導体集積
回路のチップのある部分はポリイミド等の有機膜が形成
してあり、そのため発生する段差によるためである。
【０００５】例えば、ポリイミド膜形成後のメモリーの
冗長救済のためのレーザ光によるヒューズ切断等の配線
加工工程において、半導体基板の周辺の半導体集積回路
のチップのレーザ加工時にレーザフォーカスがずれ、ヒ
ューズが切断できないことがあった。その結果、不良の
救済ができず歩留まりが低下するという問題があった。
これはレーザ加工装置の持つ自動合焦点機能によるオー
トフォーカス時に、レーザ加工部分周辺の部分に焦点を
合わせようとするためである。つまり、レーザ加工部分
周辺の部分にポリイミド等の膜の有る部分と無い部分が
あることが原因である。これは、フォーカス検出に使用
するレーザ光の形状は約0.1mm ×約3mmと長いためレー
ザ加工するチップにはポリイミド等の膜が形成していて
も隣の部分である半導体基板の周辺部分にはポリイミド
等の膜が形成してないため検出する半導体基板の表面の
高さが低く見積られるからである。また、半導体基板の
裏面研削工程では、半導体基板の周辺の半導体集積回路
のチップは表面にポリイミド膜等の有機膜が無いため、
半導体基板の周辺部の表面を固定することができない。
その結果、裏面研削時の研削砥石が発生する振動で半導
体基板の周辺が破損し半導体基板の周辺部の欠けや欠け
から半導体基板割れとなる問題があった。
冗長救済のためのレーザ光によるヒューズ切断等の配線
加工工程において、半導体基板の周辺の半導体集積回路
のチップのレーザ加工時にレーザフォーカスがずれ、ヒ
ューズが切断できないことがあった。その結果、不良の
救済ができず歩留まりが低下するという問題があった。
これはレーザ加工装置の持つ自動合焦点機能によるオー
トフォーカス時に、レーザ加工部分周辺の部分に焦点を
合わせようとするためである。つまり、レーザ加工部分
周辺の部分にポリイミド等の膜の有る部分と無い部分が
あることが原因である。これは、フォーカス検出に使用
するレーザ光の形状は約0.1mm ×約3mmと長いためレー
ザ加工するチップにはポリイミド等の膜が形成していて
も隣の部分である半導体基板の周辺部分にはポリイミド
等の膜が形成してないため検出する半導体基板の表面の
高さが低く見積られるからである。また、半導体基板の
裏面研削工程では、半導体基板の周辺の半導体集積回路
のチップは表面にポリイミド膜等の有機膜が無いため、
半導体基板の周辺部の表面を固定することができない。
その結果、裏面研削時の研削砥石が発生する振動で半導
体基板の周辺が破損し半導体基板の周辺部の欠けや欠け
から半導体基板割れとなる問題があった。
【０００６】この発明は、上記問題を解決するもので、
安定したレーザ加工工程を実現できる半導体集積回路の
製造方法を提供することを目的とするものである。
安定したレーザ加工工程を実現できる半導体集積回路の
製造方法を提供することを目的とするものである。
【０００７】
【０００８】
【課題を解決するための手段】 請求項１ 記載の半導体集
積回路の製造方法は、多数の集積回路チップが作り込ま
れた央部領域と集積回路チップのない周辺領域とを持つ
半導体基板の表面全域にネガ型の感光性有機膜を形成し
て、所定温度で予備加熱して感光性有機膜を半硬化さ
せ、この状態で、感光性有機膜の全域に所定のマスク露
光，現像処理を行って、所望の開口を形成し、ついで本
加熱して感光性有機膜を硬化させて、半導体基板の央部
領域及び周辺領域に有機膜を残存形成する工程、及び開
口を通じ、レーザ加工する工程を含む。
積回路の製造方法は、多数の集積回路チップが作り込ま
れた央部領域と集積回路チップのない周辺領域とを持つ
半導体基板の表面全域にネガ型の感光性有機膜を形成し
て、所定温度で予備加熱して感光性有機膜を半硬化さ
せ、この状態で、感光性有機膜の全域に所定のマスク露
光，現像処理を行って、所望の開口を形成し、ついで本
加熱して感光性有機膜を硬化させて、半導体基板の央部
領域及び周辺領域に有機膜を残存形成する工程、及び開
口を通じ、レーザ加工する工程を含む。
【０００９】
【００１０】
【００１１】また、請求項２記載の半導体集積回路の製
造方法は、多数の集積回路チップが作り込まれた央部領
域と集積回路チップのない周辺領域とを持つ半導体基板
の表面全域に非感光性有機膜を形成して、所定温度で予
備加熱して非感光性有機膜を半硬化させ、非感光性有機
膜上の全域に感光性有機膜を形成して、所定温度で予備
加熱して感光性有機膜を半硬化させ、この状態で、感光
性有機膜に所定のマスク露光，現像処理を行って、所望
の開口を形成し、さらに感光性有機膜の開口を通じて，
非感光性有機膜にも開口を形成し、ついで本加熱して感
光性有機膜及び非感光性有機膜を硬化させて、半導体基
板の央部領域及び周辺領域に有機膜を残存形成する工
程、及び開口を通じ、レーザ加工する工程を含む。
造方法は、多数の集積回路チップが作り込まれた央部領
域と集積回路チップのない周辺領域とを持つ半導体基板
の表面全域に非感光性有機膜を形成して、所定温度で予
備加熱して非感光性有機膜を半硬化させ、非感光性有機
膜上の全域に感光性有機膜を形成して、所定温度で予備
加熱して感光性有機膜を半硬化させ、この状態で、感光
性有機膜に所定のマスク露光，現像処理を行って、所望
の開口を形成し、さらに感光性有機膜の開口を通じて，
非感光性有機膜にも開口を形成し、ついで本加熱して感
光性有機膜及び非感光性有機膜を硬化させて、半導体基
板の央部領域及び周辺領域に有機膜を残存形成する工
程、及び開口を通じ、レーザ加工する工程を含む。
【００１２】
【００１３】
【作用】この発明によれば、半導体集積回路チップの有
無にかかわらず半導体基板の上面全面に同じ厚さの有機
膜を形成している。よって、レーザ加工時においてオー
トフォーカスに使用するレーザ光は半導体基板から一定
の距離にある有機膜の表面で反射してこの表面の高さを
検出することができる。よって半導体基板の全面にわた
り加工材料と一定の焦点距離を得ることが可能となる。
また、裏面研削を行う時に半導体基板の周辺で段差が無
くなっており半導体基板全面を確実に固定することがで
きる。よって、裏面研削時の半導体基板の破損を防ぐこ
とができる。
無にかかわらず半導体基板の上面全面に同じ厚さの有機
膜を形成している。よって、レーザ加工時においてオー
トフォーカスに使用するレーザ光は半導体基板から一定
の距離にある有機膜の表面で反射してこの表面の高さを
検出することができる。よって半導体基板の全面にわた
り加工材料と一定の焦点距離を得ることが可能となる。
また、裏面研削を行う時に半導体基板の周辺で段差が無
くなっており半導体基板全面を確実に固定することがで
きる。よって、裏面研削時の半導体基板の破損を防ぐこ
とができる。
【００１４】
【実施例】この発明の半導体集積回路の製造方法を、図
面を用いて説明する。図１はポリイミド等の有機膜を形
成した半導体基板の平面図である。図１において、半導
体集積回路チップ１の表面にはポリイミド等の有機膜が
マスク露光により形成してある。ここで、マスク露光と
は、メモリー等の製造方法においてレーザ加工で冗長救
済を行う場合のヒューズ位置の開口や電極パッド部の開
口など、後工程での半導体集積回路チップの組立に必要
な開口を形成するためのマスク工程を含む。半導体基板
の周辺の半導体集積回路チップの無い部分３の表面にも
同じ厚みのポリイミド等の有機膜がマスク露光により形
成してある。そして、この有機膜は、後工程での半導体
集積回路チップの組立後にも、残存されるものである。
面を用いて説明する。図１はポリイミド等の有機膜を形
成した半導体基板の平面図である。図１において、半導
体集積回路チップ１の表面にはポリイミド等の有機膜が
マスク露光により形成してある。ここで、マスク露光と
は、メモリー等の製造方法においてレーザ加工で冗長救
済を行う場合のヒューズ位置の開口や電極パッド部の開
口など、後工程での半導体集積回路チップの組立に必要
な開口を形成するためのマスク工程を含む。半導体基板
の周辺の半導体集積回路チップの無い部分３の表面にも
同じ厚みのポリイミド等の有機膜がマスク露光により形
成してある。そして、この有機膜は、後工程での半導体
集積回路チップの組立後にも、残存されるものである。
【００１５】この発明の半導体集積回路の製造方法の第
１の実施例のフローを図３に示す。まず、半導体集積回
路チップを製作した半導体基板状態時に感光性有機膜を
全面に塗布し（Ｓ３１）、感光性有機膜の有機溶剤を蒸
発できる所定温度で予備加熱し半硬化させ（Ｓ３２）、
半導体基板の上面全面にマスク露光を行なう（Ｓ３
３）。つまり、図１の半導体集積回路チップ１上部の感
光性有機膜と半導体集積回路チップの形成していない部
分３の半導体基板上部の感光性有機膜にも所定のマスク
露光を行う。
１の実施例のフローを図３に示す。まず、半導体集積回
路チップを製作した半導体基板状態時に感光性有機膜を
全面に塗布し（Ｓ３１）、感光性有機膜の有機溶剤を蒸
発できる所定温度で予備加熱し半硬化させ（Ｓ３２）、
半導体基板の上面全面にマスク露光を行なう（Ｓ３
３）。つまり、図１の半導体集積回路チップ１上部の感
光性有機膜と半導体集積回路チップの形成していない部
分３の半導体基板上部の感光性有機膜にも所定のマスク
露光を行う。
【００１６】つぎに、現像してパターン形成する（Ｓ３
４）。このパターン形成により感光性有機膜に所望の開
口が形成される。つぎに、所定温度で本加熱し感光性有
機膜を硬化させ半導体集積回路チップ上部と半導体集積
回路チップの形成していない半導体基板上部とに有機膜
（表面保護有機膜）を形成する（Ｓ３５）。その後、有
機膜の開口を通じ、半導体基板にレーザ加工を行う（Ｓ
３６）。この実施例によれば、半導体集積回路チップの
部分と半導体集積回路チップの無い部分との両方に有機
膜を形成してあるためレーザ加工時の半導体基板の周辺
の半導体集積回路のチップに対してレーザフォーカスが
ずれることが無くなり、例えば、メモリー等の製造方法
においてレーザ加工で冗長救済を行なう場合に有効であ
る。なお、この発明はレーザ加工工程を使用する半導体
集積回路の製造方法であればメモリーの冗長救済に限る
ものでない。つまり、配線加工等で製造する半導体集積
回路の場合にも適用できることは言うまでもない。
４）。このパターン形成により感光性有機膜に所望の開
口が形成される。つぎに、所定温度で本加熱し感光性有
機膜を硬化させ半導体集積回路チップ上部と半導体集積
回路チップの形成していない半導体基板上部とに有機膜
（表面保護有機膜）を形成する（Ｓ３５）。その後、有
機膜の開口を通じ、半導体基板にレーザ加工を行う（Ｓ
３６）。この実施例によれば、半導体集積回路チップの
部分と半導体集積回路チップの無い部分との両方に有機
膜を形成してあるためレーザ加工時の半導体基板の周辺
の半導体集積回路のチップに対してレーザフォーカスが
ずれることが無くなり、例えば、メモリー等の製造方法
においてレーザ加工で冗長救済を行なう場合に有効であ
る。なお、この発明はレーザ加工工程を使用する半導体
集積回路の製造方法であればメモリーの冗長救済に限る
ものでない。つまり、配線加工等で製造する半導体集積
回路の場合にも適用できることは言うまでもない。
【００１７】また、図４のフローに示す様に、半導体基
板の上面全面に有機膜を形成後半導体基板の厚みを調整
する事が必要である場合は、半導体基板の裏面研削を行
う（Ｓ４６）。この時、半導体基板周辺にも有機膜が形
成してあるので半導体基板の破損を防ぐことができる。
なお、ステップＳ４１〜Ｓ４５は、図３のステップＳ３
１〜Ｓ３５と同じである。
板の上面全面に有機膜を形成後半導体基板の厚みを調整
する事が必要である場合は、半導体基板の裏面研削を行
う（Ｓ４６）。この時、半導体基板周辺にも有機膜が形
成してあるので半導体基板の破損を防ぐことができる。
なお、ステップＳ４１〜Ｓ４５は、図３のステップＳ３
１〜Ｓ３５と同じである。
【００１８】図５は、第２の実施例のフローである。こ
の方法は、感光性有機膜のみを使用するのでなく、非感
光性有機膜と感光性有機膜を併用している。つまり、半
導体集積回路チップを製作した半導体基板状態時に非感
光性有機膜を全面に塗布する（Ｓ５１）。次に所定温度
で予備加熱して非感光性有機膜を半硬化させる（Ｓ５
２）。次に、感光性有機膜を全面に塗布し（Ｓ５３）、
予備加熱して感光性有機膜を半硬化させ（Ｓ５４）、半
導体基板の上面全面に露光する。つまり、半導体集積回
路チップ上部にある感光性有機膜と半導体集積回路チッ
プの形成していない半導体基板上部にある感光性有機膜
に所定のマスク露光を行い（Ｓ５５）、現像してパター
ン形成する（Ｓ５６）。このパターン形成により感光性
有機膜に所望の開口が形成される。つぎに、パターン形
成された感光性有機膜をマスクにして下部にある非感光
性有機膜をエッチングする（Ｓ５７）。これにより非感
光性有機膜にも開口が形成される。その後、所定温度で
本加熱し感光性及び非感光性有機膜を硬化させ半導体集
積回路チップ上部と半導体集積回路チップの形成してい
ない半導体基板上部とに有機膜（表面保護有機膜）を形
成する（Ｓ５８）。その後、有機膜の開口を通じ、半導
体基板にレーザ加工を行う（Ｓ５９）。
の方法は、感光性有機膜のみを使用するのでなく、非感
光性有機膜と感光性有機膜を併用している。つまり、半
導体集積回路チップを製作した半導体基板状態時に非感
光性有機膜を全面に塗布する（Ｓ５１）。次に所定温度
で予備加熱して非感光性有機膜を半硬化させる（Ｓ５
２）。次に、感光性有機膜を全面に塗布し（Ｓ５３）、
予備加熱して感光性有機膜を半硬化させ（Ｓ５４）、半
導体基板の上面全面に露光する。つまり、半導体集積回
路チップ上部にある感光性有機膜と半導体集積回路チッ
プの形成していない半導体基板上部にある感光性有機膜
に所定のマスク露光を行い（Ｓ５５）、現像してパター
ン形成する（Ｓ５６）。このパターン形成により感光性
有機膜に所望の開口が形成される。つぎに、パターン形
成された感光性有機膜をマスクにして下部にある非感光
性有機膜をエッチングする（Ｓ５７）。これにより非感
光性有機膜にも開口が形成される。その後、所定温度で
本加熱し感光性及び非感光性有機膜を硬化させ半導体集
積回路チップ上部と半導体集積回路チップの形成してい
ない半導体基板上部とに有機膜（表面保護有機膜）を形
成する（Ｓ５８）。その後、有機膜の開口を通じ、半導
体基板にレーザ加工を行う（Ｓ５９）。
【００１９】例えば、メモリー等ではレーザ加工で冗長
救済を行うような場合において、半導体集積回路チップ
の部分と半導体集積回路チップの無い部分との両方に有
機膜形成してあるため、半導体基板の周辺の半導体集積
回路のチップのレーザ加工処理時にレーザフォーカスず
れが無くなる。なお、レーザ加工工程を使用する半導体
集積回路の製造方法であればメモリーの冗長救済に限る
ものでない。つまり、配線加工等で製造する半導体集積
回路の場合にも適用できることは言うまでもない。
救済を行うような場合において、半導体集積回路チップ
の部分と半導体集積回路チップの無い部分との両方に有
機膜形成してあるため、半導体基板の周辺の半導体集積
回路のチップのレーザ加工処理時にレーザフォーカスず
れが無くなる。なお、レーザ加工工程を使用する半導体
集積回路の製造方法であればメモリーの冗長救済に限る
ものでない。つまり、配線加工等で製造する半導体集積
回路の場合にも適用できることは言うまでもない。
【００２０】また、図６のフローに示す様に、半導体基
板の上面全面に有機膜を形成後半導体基板の厚みを調整
するために半導体基板の裏面研削を行う（Ｓ６９）。こ
の時、半導体基板周辺にも有機膜が形成してあるので半
導体基板の破損を防ぐことができる。なお、ステップＳ
６１〜Ｓ６８は、図５のステップＳ５１〜Ｓ５８と同じ
である。
板の上面全面に有機膜を形成後半導体基板の厚みを調整
するために半導体基板の裏面研削を行う（Ｓ６９）。こ
の時、半導体基板周辺にも有機膜が形成してあるので半
導体基板の破損を防ぐことができる。なお、ステップＳ
６１〜Ｓ６８は、図５のステップＳ５１〜Ｓ５８と同じ
である。
【００２１】なお、いずれの場合も感光性有機膜はネガ
タイプの場合を説明したが、ポジタイプの場合でもかま
わない。つまり、感光性有機膜がポジタイプの場合は、
光が露光されなければ現像後残るので、半導体集積回路
チップの無い部分にマスク露光しなければ感光性有機膜
が形成される。半導体集積回路チップの無い部分に有機
膜が形成されるのであれば良い。
タイプの場合を説明したが、ポジタイプの場合でもかま
わない。つまり、感光性有機膜がポジタイプの場合は、
光が露光されなければ現像後残るので、半導体集積回路
チップの無い部分にマスク露光しなければ感光性有機膜
が形成される。半導体集積回路チップの無い部分に有機
膜が形成されるのであれば良い。
【００２２】なお、半導体基板にレーザ加工と裏面研削
の両方の工程が必要な場合は、どちらから行なってもか
まわなく、両工程に対してこの発明の効果は損なわれな
いのは言うまでもない。また、レーザ加工工程の場合、
加工する半導体集積回路チップの周辺のチップのみ有機
膜等が形成されていればオートフォーカス機能が正常に
動作するので良い。つまり、半導体基板全面に有機膜の
形成が必要であるというわけではない。
の両方の工程が必要な場合は、どちらから行なってもか
まわなく、両工程に対してこの発明の効果は損なわれな
いのは言うまでもない。また、レーザ加工工程の場合、
加工する半導体集積回路チップの周辺のチップのみ有機
膜等が形成されていればオートフォーカス機能が正常に
動作するので良い。つまり、半導体基板全面に有機膜の
形成が必要であるというわけではない。
【００２３】また、裏面加工工程の場合は、加工する半
導体集積回路チップの周辺のチップのみでなく、半導体
基板全面に有機膜の形成が望ましい。しかし、生産性向
上のため、半導体基板の破損が無いことが確認できたと
きは、半導体集積回路チップの形成していない部分の部
分的な有機膜形成を削除しても良い。つまり、半導体基
板全面に有機膜の形成が必要であるというわけではな
い。
導体集積回路チップの周辺のチップのみでなく、半導体
基板全面に有機膜の形成が望ましい。しかし、生産性向
上のため、半導体基板の破損が無いことが確認できたと
きは、半導体集積回路チップの形成していない部分の部
分的な有機膜形成を削除しても良い。つまり、半導体基
板全面に有機膜の形成が必要であるというわけではな
い。
【００２４】
【発明の効果】以上のように、この発明の半導体集積回
路の製造方法によれば、半導体集積回路チップのない半
導体基板の上面に有機膜を形成してあるので、レーザ加
工時に半導体基板の周辺の半導体集積回路チップでも確
実に加工材料に対して焦点を安定して合わせることが可
能となるため安定したレーザ加工を行うことが可能にな
り、よってレーザ加工歩留を向上することができる。ま
た、裏面研削工程において半導体基板の破損を防ぐこと
が可能になり、裏面加工工程を安定化することができ
る。このように、半導体集積回路の加工歩留りの高い安
定した製造方法が実現できる。
路の製造方法によれば、半導体集積回路チップのない半
導体基板の上面に有機膜を形成してあるので、レーザ加
工時に半導体基板の周辺の半導体集積回路チップでも確
実に加工材料に対して焦点を安定して合わせることが可
能となるため安定したレーザ加工を行うことが可能にな
り、よってレーザ加工歩留を向上することができる。ま
た、裏面研削工程において半導体基板の破損を防ぐこと
が可能になり、裏面加工工程を安定化することができ
る。このように、半導体集積回路の加工歩留りの高い安
定した製造方法が実現できる。
【図１】この発明の半導体集積回路の製造方法によりポ
リイミド等の有機膜を形成した半導体基板の平面図。
リイミド等の有機膜を形成した半導体基板の平面図。
【図２】従来のポリイミド等の有機膜を形成した半導体
基板の平面図。
基板の平面図。
【図３】この発明の第１の実施例の半導体集積回路の製
造フロー図。
造フロー図。
【図４】他の例を示す半導体集積回路の製造フロー図。
【図５】この発明の第２の実施例の半導体集積回路の製
造フロー図。
造フロー図。
【図６】他の例を示す半導体集積回路の製造フロー図。
１ 表面にポリイミド等の有機膜を形成してある半導体
集積回路チップ ３ 表面にポリイミド等の有機膜を形成してある半導体
集積回路チップの形成していない部分
集積回路チップ ３ 表面にポリイミド等の有機膜を形成してある半導体
集積回路チップの形成していない部分
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−96739（ＪＰ，Ａ) 特開 昭63−160339（ＪＰ，Ａ) 特開 平４−192329（ＪＰ，Ａ) 特開 昭63−114212（ＪＰ，Ａ) 特開 昭61−89632（ＪＰ，Ａ) 特開 昭62−291137（ＪＰ，Ａ) 特開 平４−14245（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82 H01L 21/304 631
Claims (2)
- 【請求項１】 多数の集積回路チップが作り込まれた央
部領域と前記集積回路チップのない周辺領域とを持つ半
導体基板の表面全域にネガ型の感光性有機膜を形成し
て、所定温度で予備加熱して前記感光性有機膜を半硬化
させ、この状態で、前記感光性有機膜の全域に所定のマ
スク露光，現像処理を行って、所望の開口を形成し、つ
いで本加熱して前記感光性有機膜を硬化させて、前記半
導体基板の央部領域及び周辺領域に有機膜を残存形成す
る工程、及び前記開口を通じ、レーザ加工する工程を含
む半導体集積回路の製造方法。 - 【請求項２】 多数の集積回路チップが作り込まれた央
部領域と前記集積回路チップのない周辺領域とを持つ半
導体基板の表面全域に非感光性有機膜を形成して、所定
温度で予備加熱して前記非感光性有機膜を半硬化させ、
前記非感光性有機膜上の全域に感光性有機膜を形成し
て、所定温度で予備加熱して前記感光性有機膜を半硬化
させ、この状態で、前記感光性有機膜に所定のマスク露
光，現像処理を行って、所望の開口を形成し、さらに前
記感光性有機膜の開口を通じて，前記非感光性有機膜に
も開口を形成し、ついで本加熱して前記感光性有機膜及
び前記非感光性有機膜を硬化させて、前記半導体基板の
央部領域及び周辺領域に有機膜を残存形成する工程、及
び前記開口を通じ、レーザ加工する工程を含む半導体集
積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4303898A JP3071968B2 (ja) | 1992-11-13 | 1992-11-13 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4303898A JP3071968B2 (ja) | 1992-11-13 | 1992-11-13 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151600A JPH06151600A (ja) | 1994-05-31 |
| JP3071968B2 true JP3071968B2 (ja) | 2000-07-31 |
Family
ID=17926598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4303898A Expired - Fee Related JP3071968B2 (ja) | 1992-11-13 | 1992-11-13 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3071968B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015182670A1 (ja) * | 2014-05-30 | 2015-12-03 | 株式会社住化分析センター | 分析用サンプルの回収方法およびその利用 |
-
1992
- 1992-11-13 JP JP4303898A patent/JP3071968B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06151600A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4602420A (en) | Method of manufacturing a semiconductor device | |
| US4273859A (en) | Method of forming solder bump terminals on semiconductor elements | |
| JP3300328B2 (ja) | フューズ・リンク構造およびその作製方法 | |
| JPH10270566A (ja) | レーザ溶断導線を有する固体回路とその固体回路の製造方法 | |
| US6562674B1 (en) | Semiconductor integrated circuit device and method of producing the same | |
| JP3509049B2 (ja) | ヒューズ酸化物の厚さが調整されたヒューズ窓 | |
| JP3071968B2 (ja) | 半導体集積回路の製造方法 | |
| JP3469790B2 (ja) | 集積回路の製造方法 | |
| JP3173488B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| US7494928B2 (en) | Method for patterning and etching a passivation layer | |
| US6288450B1 (en) | Wiring structure for semiconductor device | |
| US20050250256A1 (en) | Semiconductor device and fabricating method thereof | |
| US5851856A (en) | Manufacture of application-specific IC | |
| JP3019152B2 (ja) | 半導体発光・受光モジュールの形成方法 | |
| US8143173B2 (en) | Method for manufacturing semiconductor device | |
| JP4236509B2 (ja) | 半導体メモリの製造方法 | |
| KR100475136B1 (ko) | 반도체 소자의 콘택 영역 형성 방법 | |
| US20050029631A1 (en) | Method of fabricating a semiconductor device having a photo-sensitive polyimide layer and a device fabricated in accordance with the method | |
| EP0887858A2 (en) | Protection layer for laser blown fuses in semiconductor devices | |
| KR19980025565A (ko) | 퓨우즈를 가지는 반도체 메모리 장치의 제조방법 | |
| JPH08321550A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH01272133A (ja) | 半導体装置 | |
| KR19980065713A (ko) | 단차를 개선한 반도체 소자의 제조방법 | |
| JPH11145291A (ja) | 半導体装置及びその製造方法 | |
| JPH0974137A (ja) | リペア用冗長回路を備えた半導体装置およびそれを用いたリペア方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |