CN1190846C - 半导体装置的制造方法及半导体装置 - Google Patents

半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN1190846C
CN1190846C CNB998046361A CN99804636A CN1190846C CN 1190846 C CN1190846 C CN 1190846C CN B998046361 A CNB998046361 A CN B998046361A CN 99804636 A CN99804636 A CN 99804636A CN 1190846 C CN1190846 C CN 1190846C
Authority
CN
China
Prior art keywords
transparent material
semiconductor device
laser beam
semiconductor chip
regulating circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998046361A
Other languages
English (en)
Other versions
CN1295720A (zh
Inventor
高井正巳
中村晃
武田聪
松木达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN1295720A publication Critical patent/CN1295720A/zh
Application granted granted Critical
Publication of CN1190846C publication Critical patent/CN1190846C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Laser Beam Processing (AREA)

Abstract

一种半导体装置的制造方法，包括：封装工序，采用相对于规定波长范围的激光束13透过足以切削调节电路的一部分的能量的透明材料14，将半导体基片封装；和调节工序，在封装工序之后，使激光13从半导体基片的上面通过所述透明材料聚光到调节电路12，切削调节电路12的一部分，将元件调节值设定为目标值。

Description

半导体装置的制造方法 及半导体装置
技术领域
本发明涉及一种半导体装置的制造方法及半导体装置，尤其涉及一种在半导体基片上形成有可采用激光调节法变更元件调节值的调节电路的半导体装置的制造方法，及利用该方法制造的半导体装置。
背景技术
背景技术
目前作为半导体装置，有例如公告在实开平6-13148号公报上的装置，图3表示目前的半导体装置。
即，是用透明的塑料模制的IC，这种半导体装置具有如下结构，使紫外光仅透过晶片的可见部分1A，其他部分为了遮住外部光，利用涂漆、印刷、蒸镀等而覆盖。在此，公开了使紫外线从透明的塑料封装的外部照射EP-ROM等的IC，消去EP-ROM(紫外线消去型ROM)的存贮内容的情况。
目前这种半导体装置的制造方法，例如有刊载在特开平5-94905号公报上的方法。图4是用于说明该现有半导体装置制造方法的说明图。
如图4所示，是电阻体调节方法，在现有半导体装置的制造方法中，将半导体装置2B用光学上不透明的树脂5B覆盖后，使激光6B照射电阻体3B，用激光6B切断与半导体装置2B一起在基板1B上形成的电阻体3B的一部分。由此可不使调节结束后的调节值偏移地调节电阻体3B。利用实验仪器7B观察实施电阻体调节前后的半导体装置2B的电阻调节值。而且显示了这样的效果，激光由光学上不透明的树脂5B遮住，被树脂5B覆盖的半导体装置2B不受激光的影响。另一方面，在需要激光调节的IC(半导体装置)中，通过用激光对保险丝和配线进行调节，来调节电压、电流、频率等。
因此，所谓调节一般意味着切削保险丝或配线，即切断或切削其一部分，但也可以利用调节来连接配线或焊接配线等。
在这样的半导体装置中，激光调节以薄片状态进行，之后经装配组合工序，组合为封装件。
具体地讲，在向用户提供在半导体晶片上形成元件调节值可以用激光调节变更的调节电路的半导体装置制品或样品时，必须进行以下操作(以下称为用户调节操作)，根据由用户指定的稳压电源的电压值、直流电源的电流值、工作频率等特性值(元件调节值)，改变调节电路的元件调节值。
进行这样的用户调节操作时，对于在晶片上形成的半导体基片，根据用户要求进行激光调节后，再进行装配组合，最后实施最终测试，向用户提供合格的半导体装置的制品或样品。
这里，所谓的装配组合就是如下工序：将半导体基片从晶片上切下，将切下的半导体基片装配在薄片上，然后将装配好的半导体基片、和引线框架进行引线焊接连接起来，然后将引线焊接连接结束的半导体基片利用模件进行封装。
所谓最终测试就是如下工序：对进行装配组合工序之后又进行了封装的半导体基片，测试其元件调节值是否成为适合用户要求的调节值。
发明内容
但是在图3所示的半导体装置中，仅透过晶片可见部分1A的光是紫外光，其目的是采用该紫外光消去EP-ROM存贮内容，适用技术领域与激光调节不同，激光调节呈现于：元件调节值可以变更的调节电路形成于半导体基片上的半导体装置中。
在图4所示的半导体装置的制造方法中，不透明的树脂5B是一种遮蔽物，用于从半导体装置2B光学性地遮断激光，通过这种不透明的树脂5B而进行激光调节是不可能的，即具有下述问题，对于被不透明树脂5B覆盖的半导体装置2B，其元件调节值不能变更。
目前根据用户的指定进行用户调节操作时，是在实行激光调节之后，再进行装配组合和最终测试，向用户提供合格的半导体装置的制品或样品的。由于该用户调节操作，从由用户处接受订单后到实际向用户交纳样品需要1到3个月的时间，交货期很长，不能快速对应用户的订货，迅速提供制品或样品，难于取得顾客的满意。
想缩短向用户提供制品或样品的交货期时，就有必要预测客户的要求，总是库存与此对应的具有各种特性值的样品，这就产生了半导体装置库存量很大这一弊端。另外，每逢有用户的委托时，就要以激光调节→装配组合→最终测试的顺序进行用户调节操作，装配组合工序需花费很长时间，所以具有生产率非常不好这一问题。
在上述用户调节操作中有这样的问题，激光调节之后，要进行封装，所以由于模件等和半导体基片之间产生的应力，调节初期的设定值会产生时效变化，这时，就不能再次实行调节处理。
发明的概述
本发明以解决目前的这种问题为课题，其目的在于：提供一种半导体装置的制造方法及半导体装置，对于整体或者仅局部未实施激光调节的半导体基片进行装配组合，预先作成少量半导体装置并库存，在受到用户订单时，根据用户要求的元件调节值进行激光调节，然后实行最终测试，向用户提供合格的半导体装置制品或样品，缩短了从接收用户的订单到向用户交货的时间，提高了生产率，实现了快速对应用户订单的迅速的产品交货或样品交货。
本发明的另一目的在于提供一种半导体装置的制造方法及半导体装置，通过缩短对用户的交货期，可不必预测用户用户要求的元件调节值并据此总是库存与此相应的各种特性值的样品，可以减少半导体装置的库存量。
本发明的又一目的在于提供一种半导体装置的制造方法及半导体装置，即使由于封装件和半导体基片之间发生应力，调节初始时的元件设定值发生了时效变化时，也可再次进行调节，因此，可以将元件调节值变更为初始设定值。
上述本发明的目的，利用下述半导体装置的制造方法完成，其用于制造被封装的半导体装置，并且在该半导体装置中的半导体基片上形成调节电路，所述调节电路具有采用激光调节可以调整电性的电路元件，封装工序，利用透明材料封装所述半导体基片，所述透明材料使具有切割所述调节电路的一部分的能量的规定波长范围的激光束透过，其中，所述透明材料在封装后具有激光束的能量吸收率和完全覆盖所述半导体基片，所述透明材料对所述激光束具有20％以下的能量吸收率；表面处理工序，对所述透明材料进行表面处理使所述激光束透过；和调节工序，在所述封装工序和所述表面处理工序后，将所述激光束通过表面处理的所述透明材料调焦在所述调节电路上，得到调节电路的目标值。
根据本发明的半导体装置的制造方法，对于整体或者仅仅局部未实施激光调节的半导体基片进行装配组合，预先作成少量半导体装置并库存，在接受用户的订单后，实施用户调节操作，根据用户要求的元件调节值进行激光调节，然后实施最终测试，可向用户提供合格的半导体装置的制品或样品。
因此，从接受用户订单到向用户实际提供样品的时间缩短到数日的程度，实现了根据用户的订单迅速提供产品或样品，可以取得顾客的满意。
这样，通过缩短对用户的交货期，可不必预测用户要求，并据此总是库存与此对应的各种特性值的样品，可以减少半导体装置的库存量，提高生产率。
而且，即使由于透明材料和半导体基片之间发生应力，调节初始的设定值产生了时效变化，也可再次实施调节，从而将元件的调节值变更为初始值。
另外，上述本发明的目的由下述半导体装置实现，其密封在封装装置中，包括：半导体基片，和调节电路，其设置在半导体基片上，所述调节电路具有采用激光调节可以调整电特性的电路元件，其特征在于，半导体基片的密封装置由透明材料形成，该透明材料使具有切割所述调节电路的一部分的能量的规定波长范围的激光束透过，其中，所述透明材料在封装后具有激光束的能量吸收率和完全覆盖所述半导体基片，所述透明材料对所述激光束具有20％以下的能量吸收率；和半导体装置具有所述调节电路的电路元件的目标值，在所述半导体基片封装和所述透明材料表面处理后，将所述激光束通过表面处理的所述透明材料，调焦到所述调节电路上，得到所述目标值。
根据本发明的半导体装置，能得到与利用上述半导体装置的制造方法得到的上述效果同样的效果。
附图说明
关于本发明的其他目的、特征及优点，参照附图及以下的详细说明，就会清楚。
图1是用于说明本发明的半导体装置的实施例的剖面图；
图2A、图2B及图2C是用于说明图1的半导体装置的制造方法的实施例的说明图；
图3是用于说明现有半导体装置之一例的说明图；
图4是用于说明现有半导体装置制造方法的一例的说明图。
具体实施方式
(实施例1)
首先说明本发明的实施例1。
图1是用于说明本发明半导体装置实施例1的元件剖面图。
图1所示的半导体装置具有如下特征，可用激光调节变更元件调节值的调节电路12形成在半导体基片上，而且半导体基片采用透明材料14封装，透明材料14对于规定波长范围λ1～λ2的激光束13透过足够切削调节电路12的一部分的能量。
作为采用激光调节变更的元件调节值，可以列举出检测电压值，输出电压值，振荡频率、输出电流等。
作为半导体装置可以考虑稳压器IC，电压检测器(ボルテ-ジデイテクタ)IC，DC/DC变换器IC、恒定电流IC、恒电压IC等IC，温度传感器，湿度传感器，气体传感器、加速度传感器等。在以下说明中，说明稳压器10。
在该稳压器10的半导体基片11上，激光加工用(激光调节用)的保险丝，配线或电阻元件，形成利用激光调节改变元件调节值的调节电路。
在此，保险丝或配线、电阻，是形成在半导体基片11上，由激光加工(激光调节)的部分，利用激光加工，可以调节半导体基片11的输出电压、输出电流、振荡频率、电阻值、响应速度等特性。
作为保险丝或配线、电阻的材料采用铝(Al)、金(Au)、铜(Cu)、铂(Pt)、钛(Ti)、钨(W)等金属、及聚脂硅、硅(Si)扩散层等。
作为保险丝或配线、电阻的上层保护膜，可采用目前使用的氧化膜(SiO2)、PSG膜、BPSG膜、氮化膜(SiN)等。这些也可以直接用目前配线间的绝缘膜和钝化膜。理想的是采用这些膜当中非硬质的膜，膜厚最好与目前的相同或比其稍微厚一些。另外，聚酰亚胺膜由于会使激光束透射率降低，所以作为保险丝等的上层保护膜不太适合，但如果使厚膜变薄，则是可以适用的。
另外作为该稳压器10的调节电路，具体可考虑用于进行基准电压和基准电流的调节的阶梯电阻网。
在此，将调节电路12作为阶梯电阻网进行说明。另外，进行激光调节来对阶梯电阻网12进行电阻值的调节。
使用的激光用于加工保险丝或电线电阻，可以采用YAG(YttriumAluminium Garnet)激光(基本振荡波长＝1.06μm)等固体激光和CO2激光(基本波长＝10.6μm)等气体激光。
在此，说明采用YAG激光的情况。YAG激光基本波长约为1064nm，采用YAG激光的2次谐波时，激光调节波长约为532nm(＝1064/2)，采用3次谐波时，激光调节波长大约为355nm(＝1064/3)。因此，激光束的规定波长范围为300nm～1100nm。
其次，实施例1的透明材料14，对于约为300-1100nm的规定波长范围，具有透过足以切削半导体基片上的调节电路的一部分的能量的透射率。再有，所谓实施例1的透明，就是相对于激光调节波长，具有低的能量吸收率，在实用上，对于激光调节波长只要能量吸收率在20％以下就可以。在此，透明材料14采用环氧树脂密封剂。
下面，说明图1的稳压器10的制造方法的实施例1。
图2A、图2B及图2C是用于说明图1的稳压器10的制造方法的实施例1的说明图。
作为实施例1的封装方法，可以采用传递膜，罐封、浸渍、注射封装等。再有，它们的封装材料在封装后，也可以与上述的保险丝或配线、电阻等上层保护膜形成紧密结合的状态，但也可以以不与所述保护膜直接接触的状态封装，而形成在其空间填充惰性气体的状态。
封装形态可以广泛采用CSP(Chip Size Package)、BGA(Ball Grid Array)封装、QFP(Quad Flat Package)、SOP(Small Outline Package)、DIP(DualInline Package)等。
在实施例1中，首先进行装配组合工序。即：将从晶片上切下的半导体基片11装配到薄片17上，然后，如图2A所示将装配的半导体基片11和引线框架16通过导线15焊接起来，然后，进行封装工序，如图2B所示，将焊接好的半导体基片11用环氧树脂密封剂14进行封装。
然后，进行激光调节，进行阶梯电阻网12的电阻值的变更。即，稳压器10在半导体基片11上形成有阶梯电阻网12，通过进行激光调节切削阶梯电阻网12的一部分，调节电阻值(参照图2C)。
具体地讲，以不使稳压器10进行激光调节的状态，或以一部分进行了激光调节的状态进行封装。在封装工序中，不用通常使用的黑色环氧树脂密封剂，而是采用透明的环氧树脂密封剂14，所以，在装配工序后可以进行激光调节。
在此，所谓的封装工序就是如下工序，采用对于所述规定波长范围的YAG激光束13，能透过充足能量以切削半导体基片11上调节电路的一部分的透明环氧树脂密封剂14，将半导体基片11作成规定的封装形状。
所谓调节工序是如下工序，在封装工序之后将YAG激光束13从半导体基片11的上面通过透明的环氧树脂密封剂14聚光到阶梯电阻网12上，切削或切断阶梯电阻网12的一部分，将阶梯电阻网12的电阻值设定为目标值。
调节工序之后可以采用透明封装，如果有必要也可以用涂漆、印刷、粘接、蒸镀等方式将半导体基片11遮光。
在实施例1中，具有以下特征，不象目前一样，每当有用户的委托时，均以激光调节→装配组合工序→最终测试工序的顺序，进行用户调节操作，而是预先作成并库存稳压器10，该稳压器10对没有实行调节工序的半导体基片11，实行了包含封装工序的装配组合工序，根据用户的委托，以调节工序→最终测试工序的顺序实施用户调节操作。
这里，所谓的最终测试工序是对实施了调节工序之后的半导体基片11，测试其阶梯电阻网12的电阻值是否成为了符合用户要求的电阻值。
如上所述，根据上述实施例，对于全部或仅部分未实行激光调节的半导体基片11实行封装工序，预先作成并库存少量的稳压器10，在接受用户订单后，根据用户要求的阶梯电阻网12的电阻值实施激光调节，然后实行最终测试工序，从而能向用户提供合格的稳压器10的制品或样品。
这样，将从由接受用户订单到向用户实际提供产品的时间缩短到数日的程度，提高了生产率，可快速对应用户的订货，迅速提供产品和样品，可以取得用户的满意。
而且通过这样缩短对用户的交货期，可不需预测用户的要求，将具有与其相应的各种特性值的样品作为库存，可以减少稳压器10的库存量。
而且，即使由于透明材料和半导体基片之间产生的应力，调节初期的设定值发生时效变化时，也可通过实行再次调节，将元件调节值变更为初期设定值。
实施例2
下面，说明本发明的稳压器10的实施例2。另外与在实施例1已经叙述的内容相同的部分使用同一符号，省略其重复说明。
实施例1的透明材料14在封装时其表面形成梨皮纹状，实施例2的稳压器10在这方面具有特点。这里，所谓梨皮纹状的封装表面状态，就是透明材料14封装后的表面，如磨沙玻璃(毛玻璃)那样有沙沙点点的粗纹理。封装表面象这样形成梨皮状纹时，若原样不变，则调节用的YAG激光束13就会在封装表面散射，因此就难于象实施例1那样，直接将YAG激光束13聚光到调节电路12上。因此，在实施例2中，在前述调节工序之前追加下述工序(以下称为透明化处理工序)，实行激光调节时，在封装表面的入射YAG激光束13的部分涂敷油或水，使封装表面光滑，从而使得激光束13能够透过。
以下将这样的透明材料14作为梨皮纹表面处理模制件14进行说明。
在此，实施例2的梨皮纹表面处理模制件14，在表面涂敷所述油或水的状态下，对于大约为300～1100nm的规定波长范围的YAG激光束，具有透过足以切削半导体基片11上的调节电路的一部分的能量的透射率。
实施例2的封装方法和封装形态与实施例1相同。
另外，实施例2的装配组合工序也和实施例1一样。
然后，在经过装配组合工序并封装后的稳压器10的封装表面上涂敷油或水，进行透明化处理工序，以使YAG激光束13能够透过。
而且，透明化处理工序后，与实施例1一样进行激光调节，切削阶梯电阻网12的一部分来调节电阻值。
这里，所谓的透明化处理工序是以下这样的工序，将油或水涂敷于封装表面的YAG激光束13入射的部分上，使封装表面光滑，从而能透过YAG激光束13。
调节工序是下述的工序，将YAG激光束13从半导体基片11上面，通过实施过透明化处理的梨皮纹表面处理模制件14，聚光到阶梯电阻网12，切削阶梯电阻网12的一部分，将阶梯电阻网12的电阻值设定为目标值。
根据上述，实施例2的半导体装置的制造方法也可达到和实施例1一样的效果。
根据本发明的半导体装置的制造方法及半导体装置，半导体基片封装后也可利用激光加工保险丝及配线，所以，能够在较短的交货期内提供符合用户要求的产品。另外，不必具有多种多样的特性值的库存产品，提高了生产率。而且即使由于透明材料和半导体基片之间产生的应力而使调节初期的设定值发生了时效变化时也可以实行再次调节。

Claims (10)

1.一种半导体装置的制造方法，其用于制造被封装的半导体装置(10)，并且在该半导体装置(10)中的半导体基片(11)上形成调节电路(12)，所述调节电路(12)具有采用激光调节可以调整电性的电路元件，
封装工序，利用透明材料(14)封装所述半导体基片(11)，所述透明材料(14)使具有切割所述调节电路(12)的一部分的能量的规定波长范围的激光束(13)透过，其中，所述透明材料(14)在封装后具有预定的激光束(13)的能量吸收率和完全覆盖所述半导体基片(11)，所述透明材料对所述激光束具有20％以下的能量吸收率；表面处理工序，对所述透明材料(14)进行表面处理使所述激光束(13)透过；和
调节工序，在所述封装工序和所述表面处理工序后，将所述激光束(13)通过表面处理的所述透明材料(14)调焦在所述调节电路(12)上，得到调节电路(12)的目标值。
2.如权利要求1所述的制造方法，其中，所述透明材料(14)在所述半导体基片(11)和所述透明材料(14)之间形成内部空间。
3.如权利要求1所述的制造方法，其中，所述半导体装置(10)的透明封装利用不透明材料进行涂敷、印刷或真空镀。
4.如权利要求1所述的制造方法，其中，所述透明材料具有环氧树脂密封材料。
5.如权利要求1所述的制造方法，其中，所述透明材料(14)具有梨皮纹表面处理模树脂，所述透明材料(14)对于所述激光束(13)有20％以下的能量吸收率。
6.如权利要求5所述的制造方法，其中，在入射所述激光束(13)的所述透明材料(14)的所述梨皮纹处理表面，通过把油和水之一涂敷在所述透明材料(14)的所述梨皮纹处理表面进行表面处理，以使所述激光束(13)透过表面处理后的所述透明材料(14)的所述梨皮纹处理表面。
7.如权利要求1所述的制造方法，其中，所述激光束的规定波长范围为300nm～110nm。
8.一种半导体装置，其密封在封装装置中，包括：
半导体基片(11)，和
调节电路(12)，其设置在半导体基片(11)上，所述调节电路(12)具有采用激光调节可以调整电特性的电路元件，其特征在于，
半导体基片(11)的密封装置由透明材料(14)形成，该透明材料(14)使具有切割所述调节电路(12)的一部分的能量的规定波长范围的激光束(13)透过，其中，所述透明材料(14)在封装后具有预定的激光束(13)的能量吸收率和完全覆盖所述半导体基片(11)，所述透明材料对所述激光束具有20％以下的能量吸收率；和
半导体装置(10)具有所述调节电路(12)的电路元件的目标值，在所述半导体基片(11)封装和所述透明材料(14)表面处理后，将所述激光束(13)通过表面处理的所述透明材料(14)，调焦到所述调节电路(12)上，得到所述目标值。
9.如权利要求8所述的半导体装置，其中，内部空间位于所述半导体基片(11)和所述透明材料(14)之间，并由所述透明材料(14)形成。
10.如权利要求8或9所述的半导体装置，其中，所述半导体装置(10)的透明封装利用不透明材料进行涂敷、印刷或真空镀。
CNB998046361A 1998-04-01 1999-03-26 半导体装置的制造方法及半导体装置 Expired - Fee Related CN1190846C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8851898 1998-04-01
JP88518/1998 1998-04-01

Publications (2)

Publication Number Publication Date
CN1295720A CN1295720A (zh) 2001-05-16
CN1190846C true CN1190846C (zh) 2005-02-23

Family

ID=13945060

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998046361A Expired - Fee Related CN1190846C (zh) 1998-04-01 1999-03-26 半导体装置的制造方法及半导体装置

Country Status (8)

Country Link
US (1) US6352880B1 (zh)
EP (1) EP1069618B1 (zh)
KR (1) KR100359535B1 (zh)
CN (1) CN1190846C (zh)
DE (1) DE69927143T2 (zh)
ES (1) ES2247788T3 (zh)
TW (1) TW413914B (zh)
WO (1) WO1999050912A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
DE10026926C2 (de) * 2000-05-30 2002-06-20 Infineon Technologies Ag Halbleiteranordnung mit optischer Fuse
EP1278240A2 (fr) * 2001-07-10 2003-01-22 Koninklijke Philips Electronics N.V. Procédé de report d'un composant sur un support de connexion par soudage sans apport de matière
US20030122216A1 (en) * 2001-12-28 2003-07-03 Rabadam Eleanor P. Memory device packaging including stacked passive devices and method for making the same
US6871110B1 (en) * 2003-09-05 2005-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for efficiently coordinating orders with product materials progressing through a manufacturing flow
US7273767B2 (en) * 2004-12-31 2007-09-25 Carsem (M) Sdn. Bhd. Method of manufacturing a cavity package
US8842951B2 (en) 2012-03-02 2014-09-23 Analog Devices, Inc. Systems and methods for passive alignment of opto-electronic components
US9716193B2 (en) 2012-05-02 2017-07-25 Analog Devices, Inc. Integrated optical sensor module
US10884551B2 (en) 2013-05-16 2021-01-05 Analog Devices, Inc. Integrated gesture sensor module
US9590129B2 (en) 2014-11-19 2017-03-07 Analog Devices Global Optical sensor module
US10712197B2 (en) 2018-01-11 2020-07-14 Analog Devices Global Unlimited Company Optical sensor package

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3768157A (en) * 1971-03-31 1973-10-30 Trw Inc Process of manufacture of semiconductor product
US3827142A (en) * 1972-12-11 1974-08-06 Gti Corp Tuning of encapsulated precision resistor
US4439754A (en) * 1981-04-03 1984-03-27 Electro-Films, Inc. Apertured electronic circuit package
JPS60113950A (ja) * 1983-11-25 1985-06-20 Hitachi Ltd 半導体装置
JPS6171657A (ja) * 1984-09-17 1986-04-12 Nec Corp レ−ザ・トリミング方法
JPS6276755A (ja) * 1985-09-30 1987-04-08 Yokogawa Electric Corp 回路装置の製造方法
JPH02184050A (ja) * 1989-01-11 1990-07-18 Hitachi Ltd パッケージおよびそれを用いた集積回路装置ならびに集積回路装置の製造方法
JPH03114251A (ja) * 1989-09-28 1991-05-15 Toshiba Lighting & Technol Corp 複合回路基板
JPH03278561A (ja) * 1990-03-28 1991-12-10 Nec Corp 混成集積回路装置
JPH0594905A (ja) 1991-05-24 1993-04-16 Sumitomo Electric Ind Ltd 抵抗体トリミング方法
JPH04365366A (ja) * 1991-06-13 1992-12-17 Mitsubishi Denki Eng Kk 半導体集積回路装置の製造方法
US5295387A (en) * 1992-03-23 1994-03-22 Delco Electronics Corp. Active resistor trimming of accelerometer circuit
JPH0613148A (ja) 1992-06-24 1994-01-21 Mitsubishi Electric Corp 端子接続方法
JPH09102548A (ja) * 1995-07-28 1997-04-15 Sanyo Electric Co Ltd Ｉｃのトリミング回路
JPH09191022A (ja) * 1996-01-09 1997-07-22 Sony Corp 半導体樹脂封止用金型及び半導体製造方法

Also Published As

Publication number Publication date
KR20010042277A (ko) 2001-05-25
EP1069618A1 (en) 2001-01-17
KR100359535B1 (ko) 2002-11-04
DE69927143D1 (de) 2005-10-13
DE69927143T2 (de) 2006-06-14
CN1295720A (zh) 2001-05-16
EP1069618A4 (en) 2001-08-22
US6352880B1 (en) 2002-03-05
EP1069618B1 (en) 2005-09-07
ES2247788T3 (es) 2006-03-01
TW413914B (en) 2000-12-01
WO1999050912A1 (fr) 1999-10-07

Similar Documents

Publication Publication Date Title
CN1190846C (zh) 半导体装置的制造方法及半导体装置
US5595934A (en) Method for forming oxide protective film on bonding pads of semiconductor chips by UV/O3 treatment
US6781093B2 (en) Circuit singulation system and method
US5776798A (en) Semiconductor package and method thereof
US6917011B2 (en) Method and apparatus for decapping integrated circuit packages
CN100539089C (zh) 半导体装置及其制造方法
DE102006056361B4 (de) Modul mit polymerhaltigem elektrischen Verbindungselement und Verfahren
US5612853A (en) Package for a power semiconductor device
US11189990B2 (en) Semiconductor laser component and method of producing a semiconductor laser component
FR2484701A1 (fr) Procede pour former des regions d'impuretes par irradiation ionique a haute energie dans des corps semiconducteurs, et dispositifs a semiconducteurs fabriques par ce procede
US20040104488A1 (en) Optical component package and packaging method thereof
WO2002029853A2 (en) Method for cutting a composite structure comprising one or more electronic compnents using a laser
JPH07297324A (ja) 半導体装置およびその製造方法
DE102016106833A1 (de) Bauelement mit Reflektor und Verfahren zur Herstellung von Bauelementen
TW202125652A (zh) 用於側壁鍍覆導電膜的封裝製程
JPH09148492A (ja) 電子部品パッケージ装置
JPH11345940A (ja) 半導体装置及びその製造方法
JPH09246431A (ja) 半導体装置及びその製造方法
KR100690226B1 (ko) 반도체 컴포넌트 및 표면 장착 가능한 반도체 컴포넌트 제조 방법
JPH07326691A (ja) 半導体素子・集積回路装置
Munamarty et al. Popcorning in fully populated and perimeter plastic ball grid array packages
US11551963B2 (en) Semiconductor device package and method of manufacturing the same
JPH03278561A (ja) 混成集積回路装置
JP2002373906A (ja) Ｉｃパッケージの製造方法
JP2002373953A (ja) 気密封止ｉｃパッケージの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050223

Termination date: 20140326