TW411476B - Bi-directional data input/output circuit of a synchronous memory device and the method for controlling the same - Google Patents
Bi-directional data input/output circuit of a synchronous memory device and the method for controlling the same Download PDFInfo
- Publication number
- TW411476B TW411476B TW087106069A TW87106069A TW411476B TW 411476 B TW411476 B TW 411476B TW 087106069 A TW087106069 A TW 087106069A TW 87106069 A TW87106069 A TW 87106069A TW 411476 B TW411476 B TW 411476B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- write
- input
- circuit
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Description
411476 Λ7 Β7 ¾. 明説 明發 路 電 出 輸 \ 入 輸 料 資 之 置 裝 體 憶 記 步 同 關 有 域係 領明 景明發 背發本 明 、 發 1 係此 明制 發控 本及 - 路 是轚 其出 尤輸 。/ 法入 方輸 的料 路資 電向 出雙 輸之 /置 入装 輸體 料 憶 資記 此步 制同 控關 及有 資當 寫 * 和間 料期 資作。 謓操行 在讀執 , 於地 中-速 其下快 , 況被 法情係 方的制 的遞控 路傳列 電上序 出媒一 輸料, /貢時 入條令 輸一指 科單寫 資在一 向係施 雙科實 含塊 包區 係一 路與 電其 出 -輸器 \ 動 人驅 輸料 料資 資寫 的一 置和 裝器 體大 憶放 記測 步感 明同媒 說統流 技傳匯 前 一 料 、 資 2 一 (锖先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印裝 中的資料路徑產生Κ聪,Μ及包含一資料输人媛衝器和一 賁料輪出鍰衝器,其與整體資料的輸入/輸出操作產生關 聯。在區塊資料有Μ的電路和泛用資料有闊的電路之間傳 送信號的接線係稱為資料匯流排媒。 設計疽些資料匯流排線時的先決事項牽涉到Κ下方法 :第一,資科輪入/輸出線是否將被涸別地連接或是將被 使用為一共用線(雙向匯流排>;第二*在上述各例中, 是否高電位資科和低電位資料二者皆將锂由單一條資料線 而傳送(單端資料匯流排法),或是否用於傳遞單一資科 的資料線將具現為兩條資料線,以使得兩資料線之一者係 被利用來傳遞僅僅一高電位信號,而兩資料線之另一者係 被利用來傳遞僅僅一低電位信號(雙端資料匯流排法)。 本紙張尺度適用中國國家標準(CNS ) A4規格(2!0'乂 297公釐) 經濟部中央標準局員工消費合作社印聚 411476 , A7 _j .._B7_ 五、發明説明(a*) μ於上述第二種方法,以下將作詳细解說。典型地, 數位資科係變為二進位資料:一為高電位,而一為低電位 。換言之,其決定出是否要在單一條線上同時地傳遞該資 料’亦即在軍一條驅動媒上同時地傳遞高電位和低霄位二 者*或是μ—高電位専用媒和一低電位專用線被安裝在其 内*其中此兩專用媒係被設始成為一啟始高霄位(或啟始 低電位),或者是其決定出是否在當傳遞高電位時令高霣 位專甩媒成為低霣位(或高霣位)κ及在當傳邇低霄位時 令低電位專用媒成為低電位(或高電位)。第二項決定在 高速操作中是有利的*但具有一項缺點為其需要大區域供 連接資料線。 圖1顯示出一同步記憧邇裝置之雙向貢料輸入/輸出 電路的方塊结構,示出依據傳統方法的責料路徑。在圈1 中* 一输出自記憧趙裝置的區塊謂責料係經由一資料匯流 嬢感測放大器102而驅動一輸入/輸出資科匯流排媒1 0 1 。然後,匯滾排線上的賁料係經由一為全局讀資料接 收區的資科輸出鍰衡器103而被输出到該記憶體装置的 外部。又,從記憶體裝置外部寫到其内部的資料係經由一 為全局寫資料驅動器的資科輸入媛衝器105而驅動一輸 入/輸出資料匯流排線101。此係經由該記憶體裝置内 、是為一區塊資料接收區的内部輸入媛衝器1 04而被輸 人到記恒體裝置的外部。 一後充電埋輯1 0 6係用來重行充電並然後經由一 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) I11 經濟部中央標準局員工消費合作社印裝 411476 Λ7 B7 五、發明説明(3 ) C Μ 0 S切換電路來設始該資料線,其中一切換控制信號 係被组成為來經由一延遲電路而延遲並產生該資料線之電 位移位。 然而,在如上述所建構的資料輪入/輸出霄路中•當 一讀操作和一寫操作被實施時,在一同步記憶骽裝置之諝 操作中一個區塊所開始的操作,可能無法在下一個鐘訊信 號被接收到之前完成,但是有著該操作為在多於一涸區塊 上茛施的情況。 在此情況中,由讀操作所產生資科信號被載到一共用 資料線上的時刻係變成為下一區塊在讀指令被接收到之後 才接收到的時刻。因此,若是在連攮所接收到接下來區塊 中的指令係被寫到其上的話*則隨著寫指令而被同時輸入 的貢科信號將被快速地載到該資料媒上。 因此*所述兩條資料镍,亦即由讀操作所產生的實料 信號和用於一寫操作的寫資料信號將被同時載到其上,以 致造成一錯誤的操作。此現象在當鐘訊周期為高時係更為 嚴重。 為了要避免此一錯誤的操作,所提供的解決方法為將 記憶體裝置的操作限制為在讀操作已完全结束之後才實施 寫操作*或是個別地使用在一讀操作時所利用的資料線和 在一寫操作時所利用的資料線。然而•前者的解決作法犧 牲了在謓操作和寫操作之間切換時的速度,而後者的解決 作法則具有占用一晶片面積之大部分的缺點。 本紙張尺度適用中國國家標準( CNS ) Α4規格(2丨0X297公釐} (請先W讀背面之注意事項再填窝本頁) '1Τ 經濟部中央標準局員工消費合作社印製 Λ7 B7__ 五、發明説明(+ ) 圃2為一用來解說用於匾1中所示同步記憶體裝置之 雙向資科輸入/輸出電路的最小鐘訊周期之圖形。參見圖 2,為了要諶連續的讀-寫操作可適當地運作,當寫指令 在下一鐘訊c 1 kt 2中、於諝操作在c丨kt 1中實施 的期間被實施時,在傳統電路中造成任何錯誤操作之情況 係如下: tclk+t3>tl + t2 亦即,tc 1 l + t2— t3 (在此* t 1表示在謓操作時所產生的資科信號被載 到資料線上的時刻、t2表示資料線的脈波寬度、而t3 表示在讀操作時所產生的資料信號被載到資料線上的時刻 ) » 換言之,記憶體裝置的連續鐘訊周期係侷限於稱為 t 1 + t 2 — t 3的時間。尤其是,此時間係侷限於目前 的謓資料正被傳送到t 2區域的時間。 本發明之概要 本發明之一目的*在於解決前技中所牽涉到的問題》 K及在於提供一種同歩記憶體装置之雙向資料輸人/輸出 霪路和控制此雙向資科輸入/輸出霣路的方法,其中先前 的資料信號係被儲存在一雙向資料路徑電路上* K使得萬 一讀操作和寫操作係被傳送在單一條資科媒上的情況下, 於一讀操作期間、當實施一寫操作時,一時序控制係被快 速地執行。 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) H. * - -'- - - - 1 t. 一^, J - ml ml In Ϊ—--aJ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央棣準局員工消費合作社印製 五、發明説明 (Γ ) 1 1 I 為 了 要 獲 致 上 述 S 的 * 依 據 本 發 明 1 首 先 , 一 讀 資 料 1 1 I 驅 動 裝 置 係 在 一 寫 操 作 接 續 著 一 讀 操 作 被 連 m 地 實 施 的 狀 1 I 態 下 操 作 I 同 時 該 寫 指 令 係 在 用 於 重 行 設 始 — 譆 資 料 信 號 請 先 Μ 1 I ( 後 充 電 埋 輯 ) 的 装 置 尚 未 被 設 始 的 狀 態 下 被 輸 入 0 其 次 背 1 I 9 在 一 寫 資 料 係 被 產 生 的 情 況 下 9 該 寫 資 料 驅 動 裝 置 係 被 冬 1 I t- 1 I 無 條 件 地 操 作 〇 事 項 1 | 在 此 情 況 中 β ( a ) 若 是 該 讀 資 科 和 該 寫 資 料 為 相 同 再 填 寫 1 的 話 f 被 傳 送 到 該 資 料 線 上 的 信 號 係 被 用 作 為 — 寫 資 料 信 本 頁 1 | 號 9 ( b ) 若 是 該 資 料 係 不 同 於 該 讀 資 料 的 話 > 由 一 高 1 1 電 位 專 用 資 料 媒 和 ---- 低 電 位 專 用 資 料 媒 所 组 成 的 兩 資 科 線 1 i 係 處 於 _. 常 態 狀 態 0 在 此 情 況 中 提 供 有 __ 種 裝 置 來 儲 存 1 訂 先 前 被 傳 送 到 其 上 的 讀 資 料 Μ 使 得 該 讚 資 料 的 相 反 信 號 1 I 係 被 用 作 為 一 寫 資 料 信 號 0 換 言 之 J 其 係 利 用 到 了 Μ 下 事 1 1 實 分 別 在 記 憧 體 裝 置 内 部 和 外 部 兩 資 料 線 之 各 者 皆 具 J 1 有 醑 於 由 其 所 傳 送 之 信 號 的 資 訊 0 1 所 述 控 制 資 科 線 輸 入 / 輸 出 線 的 方 法 包 括 的 步 驟 有 • 1 I 在 當 接 續 著 — 讚 操 作 之 寫 操 作 被 連 續 地 實 腌 期 間 若 是 1 1 Η 一 寫 指 令 為 在 當 ·> 讀 資 料 驅 動 裝 置 被 實 施 時 被 輸 入 的 而 1 1 且 若 是 一 寫 資 料 係 被 產 生 的 話 便 無 條 件 地 驅 動 寫 資 料 驅 i 1 動 裝 置 若 是 該 寫 資 料 和 該 諝 資 料 為 相 當 不 同 的 話 便 儲 存 1 I 預 傳 送 的 讀 資 枓 以 及 選 取 該 讀 資 料 的 相 反 信 號 作 為 是 — 1 i 1 寫 資 料 信 號 0 而 且 , 所 述 方 法 在 該 無 條 件 地 驅 動 —1 寫 資 料 I 1 驅 動 裝 置 步 驟 之 後 > 若 是 該 讀 5- 資 料 和 該 寫 資 科 為 彼 此 栢 同 1 i 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 411476 λ7 ' Β7 五、發明説明(L) 的話,便將被傅送到該資料镍上的信號用作為是一寫資料 信號。 所述方法進而包括的步嫌為:響應於一寫指令,若是 此寫指令係在當該讀資料驅動裝置被s施期間被輸入的話 ,便延遲一讀資料重行設始達較之一*常態模式為長的時間 0 經濟部中央標举局負工消费合作杜印製 J---.------梦--------訂 (請先閲讀背面之注意事項再填舄本買) 依據本發明,一種同步記憶體装置中的貢料輸入/輸 出電路係包括有:一第一資料媒,供在一讀操作時來傅送 讀資料,並在一寫搡作時來傳送寫資料,惟所述資科僅為 高電位資料;一第二資料镍,供在一讀操作時來傳送讀資 科,並在一寫操作時來傳送寫資料,惟所述資科僅為低電 位資料;一貢料輸出媛衝器,被連到該等第一和第二資料 媒的第一端•供輸出一在一讀操作時被傳送到該資科線上 的資料信號;一資料輪人緩衝器,被連到該等第一和第二 資料線的所述第一端,供在一寫操作時將該等第一和第二 資料線驅動為一寫資料;一賁科匯流排感測放大器,被連 到該等第一和第二資料線的第二端,供驅動一讀資料;一 内部.輸入媛衝器,被連到該等第一和第二責料媒的所述第 二端,供將該寫簧料輸入到該記憧髏裝置;Μ及一後充電 埋輯®路,被連到該等第一和第二資料嬝*供在該等資料 線變成為作用、在某延遲之後,設始該等資料線;該内部 輸入猨衝器包含:一記憶體•供在當一寫操作於一讀操作 期間在時間上被埋缰地實施時,儲存在一讀操作時所產生 -6 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210乂297公釐} 411476 A7 B7 五、發明説明(^) 的霣料信號;和一裝置,供在當該兩資料線皆變為作用時 ,選取於一讀操作時所產生資科信號的相反信號作為是寫 資科。 再者,該後充®邏輯電路進而包括有一額外的延遲電 路,供響應於一寫指令•若是此寫指令係在當該讚資科驅 動裝置被實施期間被输入的話•便延遲一謓資料重行設始 達超過一常態模式的時間。 經濟部中央橾準局員工消費合作社印裂 ^^^1 — -'^^^1 ^^^1 m n^i IT n ------ . 、一WJ (請先閲讀背面之注意事項再填寫本頁) 此外,該内部输入媛衝器包括有:一第一延遲電路, 被連到該第一資料媒;一第二延遲電路,被連到該第二資 料線;一反饋暫鎖霣路*為由一第一 N0R1I路和一第二 NOR電路所組成,該第一 NOR電路係輸入該第一延遲 電路和該第二資料線的输出作為是輪人*以及該第二 N 0 RS路係輸入該第二延遲電路和該第一資料線的輸出 作為是餘入;第三和第四NO R電路,各被連到該暫鎖電 路之第一和第二N 0 R電路上的輸出以及被連到該等第一 和第二資科線;K及一寫指令信號和該等第三和第四 NO R電路的輸出係各被輸入到該等第一和第二NO R電 路。 附圖之簡略說明 本發明上述目的Μ及其他特色和優點*藉由參照附圖 來描述其較佳罝施例,將變得更加明白清楚*其中: 圔1為顯示出一同步記憶體裝置之傳統資料输人/輸 出霣路的方塊匯,其示出資料路徑; 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 411476 A7 B7_ 五、發明説明(& ) 圈2為一操作時序圃|示出圖i的最小鐘訊周期; (請先聞讀背面之注意事項再填寫本頁)
圖3為顯示出一同步記憶體裝置之雙向資料輸入/_ 出電路的方塊圖•其示出依據本發明一實施例的資料路徑 I 圖4示出一表示圖3中所示後充電邏輯電路之一實施 例的電路圃; 圖5示出圖3中所示一内部輸入嫒衝器的操作方式; 圖6為一電路圖,示出圖3中所示内部輸入媛衝器之 —實施例;以及 圖7為一時序圖,用來顯示出圜3的操作。 較佳實施例之詳细說明 以下將參照附圔,詳细描述本發明之一較佳S施例。 圖3為一方塊圖,示出依據本發明一項實施例的輸入 /輸出電路。相同於圖1中所示系統之構件係給予相同的 參考摞號,並且其說明在此將予K省略。在圈3中*不同 於圖1中所示傳統同步記憶體装置的構件有是為寫資料接 收區部的内部輸入緩衝器202和後充電邏輯電路201 經濟部中央標隼局員工消費合作社印聚 0 圖4為一電路_,示出圃3中所示後充電邏輯霄路的 一項實胞例。與圖1中所示傳铳的資科路徑相比較,除了 重行充霄路徑為與蹰1中所示傳統霣路中者相同之外,圖 4中所示的®路係包括一寫操作檢知區部ΝΑ 1和一額外 的延遲電路402。因此,應注意的是,圖4中所示的電 本紙張尺度適用t國國家榇準(CNS ) A4規格(210X297公蝥> 經濟部中央標準局貝工消費合作社印製 411476 at ^ B7 五、發明説明(°[) 路係可提供一延伸的延遲信號,傳統的重行充電路徑則無 法提供。因此,圈3中的後充霣理輯霄路*於檢知到一寫 操作時,係延伸了用於資料線之輸入/输出資料的脈波寬 度0 本發明的另一項重要構件為該内部輸入媛衝器2 0 2 >供萬一資料在當寫操作於讚操作啟始之後在時間上連續 地霣疵時係被載到兩資科線上的情況下,藉由利用來自於 該兩資料線的資料來產生一寫資料信號,此點將參照圖5 和6再作詳细描述。 圖5示出圖3中所示該内部輸入媛衝器2 0 2的操作 概念。在圖5中,謓資料記憶體503在當讀操作實施時 係儲存資料。寫資料選取區部5 0 5在萬一資料信號係皆 被載到兩資料線上的情況下,係選取在讀操作時所產生之 信號的相反信號作為是一寫資料信號。位在讀資料記憶體 503之前端的延遲電路501係被提供用來在萬一資料 信號皆被載到兩寅料線上的情況下,在資科信號皆被載到 兩賁料線I/0_H、I/0_L上之前儲存此狀態。作 用感測區部N R 2感測到所述資料信號皆被載到兩資料媒 上之狀態,並且然後其控制讀資料記憶體503、504 。因此•利用在先前讀操作時所儲存的資料信號,若是當 先前讀操作霣施時有任何資料信號被載到資料線上的話, 其倒反的信號便作為是一寫信號而被寫入。然而,若是當 先前讀操作被霣施時無任何資科的話•則所產生的信號係 -9- ^紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 411476 A7 _B7_ 五、發明説明((D ) 被寫為一寫信號。 (请先M讀背面之注意事項再填寫本頁} 例如,當一高電位信號係在一譆搡作的時候被傳送時 ,用於高電位Ι/0_Η的賁科瞌係變為作用狀態(低® 位),並且用於低電位1/0_1^的資科線係到達一等待 狀態(高霣位)。在此狀態中*若是一寫操作(藉之一低 電位信號乃被傳通)係被接缵地實胨的話,則資料線I / 0_H、I/0_L二者皆到達一低狀慇。在此刻,作用 感測區部N R 2之感澜到兩資料線皆處於低電位的輸出信 號N6係被輪出,線側上的讀資料記憶賬503 (讀資料 被傳送通過其上)係輸出一低電位信號N8 *但線側上的 讀資料記憶通504 (在謓操作時其中無資料)係輸出一 低電位信號Nl 1。此信號係被輸出到寫資料選取區部5 0 5,其然後響應於記憶體資料而輸出一低電位到用於高 電位I /0_H之資料媒上的输出N 9K及輸出一高電位 到用於低電位I/0_L之資料線上的输出Nl 1。然後 ,經過一些延遲之後*若是一寫控制指令被輸入到其上的 話,雖然前兩個指令資料線係皆處於低電位* —高電位還 經濟部中央標準局員工消費合作社印«. 1 , 器 ο 料 衝 出/資 媛 輸 I 出 入 的位輸 输 上電的 郜 媒低終 内 料於最 示 資用是。所 之到為施中 Η 出作® 3 I 輸· 被圈。 ο 被 I 可出明 /是 I 令示說 I 還 d 指顯之 位位W寫,述 霄電出號圖上 高低輸信序如 於一的低時, 用及上的一 作 到M線求為操 出 h 料欲 7 的 輸 I 資所圖 2 被 d 之而 ο 是WL 因 2 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 411476 Α7 Β7 五、發明説明(丨u 蹁6為一電路圃,示出圖3中所示内部輸入缓衝器2 02的一項實施例,此圖顯示出用於在當如上參照圖5所 述資科被載到兩資料媒上時來儲存資料的架構*以及用於 在當一寫操作被實施時來選取相反信號的架構,其中一延 遲電路係被採納入此架構中。其操作係與圖5中所示者相 同。亦即,圖5中的作用感測區部NR2係在圖5中的延 遲電路和暫鎖®路内自動地買施。回愿於作用感測的结果 ,一寫資料選取搡作係在N0R電路NR8、NR 1 0被 儘管本發明已參照其較佳實施例在此作揭示和描述* 但熟習此項技S者將可理解到,在不偏離開本發明的精神 和範圍下,其中可在形式和细節方面作出各式的改變。例 如*比較圃5和6,讀資科記憤®503、504或是寫 資科選取區部505、506的架構可予獨立地具現,並 且可僅使用一個CMO S電路便具現。 由上所述,本發明的雙向匯流排,其中一資料路徑係 在一共同線上S施,係提供出這樣的優點:可解決高/低 電位資料經由一獨立的專用媒被輸入/輸出時在資科媒所 出現的資科傳送誤差,而無換於整個記憶體的響應速率或 是一特定晶片面積的占用。 -11- 本紙張尺度逍用中國國家標芈(CNS ) Α4規格(2丨0Χ297公釐) (請先閲讀背面之注意事項再填寫本頁) 、-·
Claims (1)
- ^7106^476 B88 __ D8 六、申請專利範圍 1、 一種控制一同步記愤體裝置之資料的方法,所述 同步記憶體裝置之資料為經由一用於一高電位输人/输出 和一低霄位輪人/輸出的雙向資料線,此方法包括的步驟 為: 在當一接續著一謓操作之寫揲作被連鑕地實施期間, 若是一寫指令為在當一讀資料堪動裝置被實施時被輸入的 ,而且若是一寫資科係被產生的話便無條件地堪動一寫資 料顆動装置; 若是該寫資料和該謖資料為相當不同的話便儲存預傳 送的讀資料;以及 選取該謓資料的相反信號作為是一寫資料信號。 2、 如申請專利範圃第1項所述控制一同步記憶體裝 置之資料的方法,進而包括的步驟為:在該無條件地驅動 一寫資料驅動裝置步驟之後•若是該謓資科和該寫資料為 彼此相同的話*便將被傅送到該資科線上的侑號用作為是 一寫資料信號。 經濟部中央榇準局員工消费合作社印製 1-J— n^i Km ^^^^1 .¾ 、vm (請先閲讀背面之注意事項再填寫本頁) 3、 如申請專利範圔第1項所述控制一同步記憶髖裝 置之資料的方法,進而包括的步驟為:轚應於一寫指令| 若是此寫指令係在當該謓資料驅動裝置被實施期間被輸入 的話•便延遲一讀資料重行設始達較之一常態模式為長的 時間。 4、 一種同步記憶體裝置中的資料輸人/輸出電路* 包括有: -1- 本紙張尺度適用中國國家標準(CNS) A4規格(2丨OX297公釐) 411476 鉍 ,_ξ}_ 六、申請專利範圍 一第一資料線,供在一謓操作時來傳送讀資料,並在 一寫操作時來傳送寫資料,惟所述資料僅為高霄位簧科; 一第二資料線,供在一讀操作時來傳送諝賁料,並在 一寫操作時來傅送寫資料,惟所述資料僅為低電位簧料; 一資料輪出鑀衡器,被連到該等第一和第二資料摁的 第一端,供_出一在一讀操作時被傅送到該資料線上的貢 科信號; 一貢料輸入媛衝器,被連到該等第一和第二黄科線的 所述第一端*供在一寫操作時將該等第一和第二資料锿驅 動為一寫資料; 一資料匯流排感澜放大器,被埋到該等第一和第二資 料媒的第二端,供驅動一謓買料; 一內部輸入缓衝器,被連到該等第一和第二買料媒的 所述第二端,供將該寫資料輸入到該記憧骽裝置;以及 一後充m埵輯霄路,被埋到該等第一和苐二資科線, 供在該等資料線變成為作用、在某延遲之後*設始該等資 料媒; 經濟部中央標準局員工消費合作社印製 ----------裝------訂 (請先鬩讀背面之注意事項再填寫本頁) 該内部输入媛衡器包含:一記憶體,供在當一寫操作 於一讀操作期間在時間上被連鏞地實施時,儲存在一讚操 作時所產生的資料信號;和一裝置,供在當該兩實料線皆 變為作用時•選取於一讀操作時所產生資科佶號的相反信 號作為是寫資料。 5、如申請專利範圍第4項所述資料輸入/輸出電路 -2- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 411476 λ8 BS C8 D8 六、申請專利範圍 *其中該後充電邏輯電路進而包括有一額外的延遲霄路, 供響懕於一寫指令,若是此寫指令係在當該讚黄料驅動裝 置被實施期間被輸人的話,便延遲一讀資料重行設始達超 過一常態模式的時間。 6、如申請專利範圍第4項所述資料輸入/_出電路 ,其中該内部輸入緩衝器包括有: 一第一延遲罨路,被連到該第一資料線; 一第二延運霣路•被連到該第二資料線; 一反饋暫鎖電路•為由一第一 NO R電路和一第二 N 0 R電路所組成,該第一 NO R電路係輪人該第一延遲 電路和該第二資料線的輸出作為是輸入,K及該第二 N 0 R電路係輸入該第二延遲電路和該第一資科線的輸出 作為是輸入; 第三和第四NO R電路*各被連到該暫鎖電路之第一 和第二N 0 R電路上的輸出K及被連到該等第一和第二資 料線;以及 經濟部中央標準局負工消費合作社印製 ----------裝------訂 (請先閲讀背面之注^K項再填寫本頁) —寫指令信號和該等第三和第四NO R霄路的輸出係 各被輸入到該等第一和第二NO R電路。 -3- 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970015595A KR100253565B1 (ko) | 1997-04-25 | 1997-04-25 | 동기식 기억소자의 양방향 데이타 입출력 회로 및 그 제어방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW411476B true TW411476B (en) | 2000-11-11 |
Family
ID=19503935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087106069A TW411476B (en) | 1997-04-25 | 1998-04-21 | Bi-directional data input/output circuit of a synchronous memory device and the method for controlling the same |
Country Status (5)
Country | Link |
---|---|
US (1) | US5901091A (zh) |
JP (1) | JP3372478B2 (zh) |
KR (1) | KR100253565B1 (zh) |
DE (1) | DE19818430B4 (zh) |
TW (1) | TW411476B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7586797B2 (en) | 2005-06-10 | 2009-09-08 | Hynix Semiconductor Inc. | Data output circuit of synchronous memory device |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100299565B1 (ko) * | 1999-06-29 | 2001-11-01 | 박종섭 | 반도체 메모리장치 |
US6587384B2 (en) * | 2001-04-21 | 2003-07-01 | Hewlett-Packard Development Company, L.P. | Multi-function serial I/O circuit |
US20020184381A1 (en) * | 2001-05-30 | 2002-12-05 | Celox Networks, Inc. | Method and apparatus for dynamically controlling data flow on a bi-directional data bus |
JP2004247566A (ja) * | 2003-02-14 | 2004-09-02 | Ricoh Co Ltd | 半導体記憶装置 |
KR20130015939A (ko) * | 2011-08-05 | 2013-02-14 | 에스케이하이닉스 주식회사 | 데이터입출력회로 및 반도체메모리장치 |
WO2014115245A1 (ja) * | 2013-01-22 | 2014-07-31 | 富士通株式会社 | 半導体メモリ及び半導体装置 |
JP2024507421A (ja) * | 2022-01-11 | 2024-02-20 | チャンシン メモリー テクノロジーズ インコーポレイテッド | 信号線構造、信号線駆動方法及び信号線回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04214290A (ja) * | 1990-12-12 | 1992-08-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5742544A (en) * | 1994-04-11 | 1998-04-21 | Mosaid Technologies Incorporated | Wide databus architecture |
KR0157901B1 (ko) * | 1995-10-05 | 1998-12-15 | 문정환 | 출력 제어 회로를 포함하는 디램 |
US5657292A (en) * | 1996-01-19 | 1997-08-12 | Sgs-Thomson Microelectronics, Inc. | Write pass through circuit |
US5587961A (en) * | 1996-02-16 | 1996-12-24 | Micron Technology, Inc. | Synchronous memory allowing early read command in write to read transitions |
US5754488A (en) * | 1996-11-06 | 1998-05-19 | Hyundai Electronics Industries Co., Ltd. | Apparatus and method for controlling a bit line sense amplifier having offset compensation |
-
1997
- 1997-04-25 KR KR1019970015595A patent/KR100253565B1/ko not_active IP Right Cessation
-
1998
- 1998-04-21 US US09/063,371 patent/US5901091A/en not_active Expired - Lifetime
- 1998-04-21 TW TW087106069A patent/TW411476B/zh not_active IP Right Cessation
- 1998-04-24 DE DE19818430A patent/DE19818430B4/de not_active Expired - Fee Related
- 1998-04-27 JP JP11719398A patent/JP3372478B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7586797B2 (en) | 2005-06-10 | 2009-09-08 | Hynix Semiconductor Inc. | Data output circuit of synchronous memory device |
Also Published As
Publication number | Publication date |
---|---|
DE19818430B4 (de) | 2005-09-15 |
JPH117777A (ja) | 1999-01-12 |
US5901091A (en) | 1999-05-04 |
JP3372478B2 (ja) | 2003-02-04 |
DE19818430A1 (de) | 1998-10-29 |
KR19980078158A (ko) | 1998-11-16 |
KR100253565B1 (ko) | 2000-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1447810B1 (en) | Magnetic random access memory and reading method thereof | |
KR100228621B1 (ko) | 기록 주기동안 데이터의 변화에 따라 등화하는 열을 가지는 반도체 메모리 | |
TW411476B (en) | Bi-directional data input/output circuit of a synchronous memory device and the method for controlling the same | |
JPS598193A (ja) | ランダム・アクセス・メモリ | |
EP0562604A2 (en) | Semiconductor first-in first-out memory device | |
EP0517240A2 (en) | Random access memory device and method of controlling same in pipe line page mode | |
EP0969476A1 (en) | Semiconductor integrated circuit memory | |
TW301094B (zh) | ||
TW490672B (en) | Bi-directional shift register having bi-directional shift function without deteriorating data with a reduced number of elements | |
JPS63120321A (ja) | 複数の絶縁セグメントによって構成された母線制御装置 | |
US6295620B1 (en) | Memory test facilitation circuit using stored test data repeatedly | |
TW200305162A (en) | Control method of semiconductor memory device and semiconductor memory device | |
TW476071B (en) | Semiconductor memory devices and its data processing method | |
US3007140A (en) | Storage apparatus | |
US7023742B2 (en) | Semiconductor device and method for inputting/outputting data simultaneously through single pad | |
US6487140B2 (en) | Circuit for managing the transfer of data streams from a plurality of sources within a system | |
US3237169A (en) | Simultaneous read-write addressing | |
GB1567796A (en) | Regeneration of asynchronous data characters | |
GB784432A (en) | Improvements in or relating to data storage devices | |
US3127590A (en) | Information storage arrangements | |
JPH03222200A (ja) | ラインモードテスト機能付半導体記憶装置 | |
SU911500A2 (ru) | Устройство дл ввода информации | |
JP2665045B2 (ja) | Atmセルゆらぎ発生装置 | |
JP3078649B2 (ja) | セル読出位相制御方式 | |
KR100249768B1 (ko) | 디지털 비디오 홈 시스템에서의 트랜스포트 패킷 엘리먼트 전송 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |