TW411468B - Non-volatile semiconductor device - Google Patents
Non-volatile semiconductor device Download PDFInfo
- Publication number
- TW411468B TW411468B TW088100729A TW88100729A TW411468B TW 411468 B TW411468 B TW 411468B TW 088100729 A TW088100729 A TW 088100729A TW 88100729 A TW88100729 A TW 88100729A TW 411468 B TW411468 B TW 411468B
- Authority
- TW
- Taiwan
- Prior art keywords
- cell transistor
- potential
- memory cell
- bit line
- transistor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
五'發明說明(1) -- [發明所屬之技術領域] 本發明係關於一種可實行穩定寫入動作的非揮發性半 導體記憶裝置。 [以往之技術] 在電氣式可除拭可程式僅讀記憶體(Electr icaUy Erasable pr0grammable R〇M,以後簡稱為EEpR〇M)中用 具有浮動閘極與控制閘極之雙重閘極構造之電晶體來形成 π己隐細胞在該種雙重閘極構造之記憶細胞電晶體時,將 發生在浮動閘極之汲極領域侧所發生的熱電子向源極侧加 速並將(P-2)該加速電子之一部分注入於浮動閘極來實 打資料之寫入。然後,檢測出對浮動閘極有無注入電荷所 致之記憶細胞電晶體之動作特性之差,換言之以檢測出 臨界值之變化來實行資料之讀出。 =3圖係顯示具有雙重閘極構造之記憶體細胞電晶體 之置之構成之電路囷。I該圖中,係顯示將 "己叫1細胞配置成為4行Χ 1列的情形而省略列選擇之電 路°己隐體細胞電晶體1具有電氣式獨立之浮動閘極及其 二部Α重疊於浮動閘極之控制閘帛。該記憶體細胞電晶體 ' *施加於控制閘極之電位而ΟΝ/OFF者,係相應於蓄存 ::閘極之電街之量而變動其臨界值。字線2係對應於 憶體細胞電晶體^ .^ H ^ 之各仃而配置,分別連接於各記憶體 細胞電晶體1之控制貼 曰撕, , 制閘極。位元線3係對應於記憶體細胞電 晶體1之列而配置,夂扣比_ 接之同時,連接於做體細胞電晶體1之汲極為共同連 、做為電流控制元件之電晶體5。源極線4
^11468
11 ί & 胞電晶艘1之間,共同連接各記憶體 格2晶體1之源極。該源極線4係在寫入動作時,對各記 胞電a曰體1供給寫入電位Vp。電流控制電晶體5係連 二立7線3與接地點之間,相應施加於閘極的電位Vc i而 =制從位元線3向接地點流出的寫人電流。。換言之,在 二=Ϊ作時對源極線4施加寫入電位Vp,而當位元線3介 Γ ^ ^制電晶體5而接地時,通過在選擇狀態之記憶體 二 明體1而有寫入電流i p流動。電流控制電晶體5係控 寫入,流ip之量使之維持成為一定行選擇電路6係 ’於各字線2,將根據低位址情報所形成之行選擇訊號 至LS4供給於各字線2。該行選擇訊號LS1至LS4係對選 擇時鐘4c反應,選擇性地活性化其4行之字線2當争之任 何—條,而將連接於活性化的字線2的記憶體細胞電晶體1 f控制閘極予以ON。又,在要配置複數列的記憶體細胞電 BS體1時’係構成為根據列位址情報來選擇所要的列。因 此,複數之記憶體細胞電晶體丨内之一個將為按低位址情 報所選擇而連接於位元線3。 選擇時鐘4c係同步於位址情報之切換之時序而生成 者;如第4圖所示,設定切換位址情報之第1之期間ρι及對 記憶體細胞電晶體i實行寫入之第2之期間p2。在第}之期 間P1時’於完成位址情報之切換為止之期間内,行選擇訊 號LSI至LS4將使所有記憶體細胞電晶體1之控制閘極成為 非選擇。在該期間内’位元線3為在電性方面成為浮動狀 態’可保持到該時為止之電位。在第2之期間P2時,按照
^11468 五、發明說明(3) ~ 切換完成的位址情報,上升行選擇訊號LS1至134中之任何 一個而選擇記憶體細胞電晶體1中之一個。經選擇特定之" 記憶體細胞電晶體1之後,通過該記憶體細胞電晶體1, 寫入電流ip從源極線4向位元線3之一方流動。該時,位-線3之電位VBL為,因有寫入電流i p流動的關係而慢慢地 升,經過了預定時間之後,成為由記憶體細胞電 =制電晶體5之驅動能力之比所決定之預定之電:而 構疋之。 4 [發明所欲解決之問題] J記憶體細胞電晶體i中, 1£>之值及寫入電流ip流動的時間等來決定寫入番寫入電流 定對浮動開極之電荷之寸入:間等來決疋寫入*,亦即決 寫入動作,需要正確地控。為了要實行穩定之 期間中要保持寫入電位“c:間之同時,在該 然而,如第4圖所厂、,、寫電流lp為一定為宜。 地電位附近之狀態不’以位元線3之電位VBL下降至接 4與位元線3之間之電位^二入動作時,在開始時因源極線 體1内流動的寫入電流丨 大的關係,在記憶體細胞電晶 ip之暫時性的增加為有暫時性的增加。該種寫入電流 作為不穩定,使寫入量2圮憶體細胞電晶體丨之寫入動 時或使記憶體細胞 句句。尤其是用低電盤驅動裝 均勻容易導致寫入錯^體1記憶多值資料時,寫入量之不 本發明之目的, 的寫入者。 在於對記憶體細胞電晶體可實行穩定
3 1 〇 34 5 ' $ 6頁 五 脊明說明(4) [解決問題的手段] 本發明係為解決上述問題所成;其特徵為· 具備有: ” · 極之立的浮動㈣,相應蓄存於該浮動閘 之電荷之量而使0Ν電阻值變化之記憶體細胞電晶體及, 晶體Ϊ有與上述記憶體細胞電晶體相同構造的虛擬細胞電 連接於上述記憶體細胞電晶體及上述虛擬細胞電晶體 之汲極之位元線及, 連接於上述位元線之電流控制元件; 一而在第1之期間内,使上述位元線介由上述電流控制 凡件而連接於第1之電位之同時, 介由上述虛擬細胞電晶體而連接於第2之電位而使上 述位元線預充電成為預定之電位, _而在第2之期間内’使上述位元線介由上述電流控制 =件連接於第1之電位之同時,介由上述記憶體細胞電晶 而連接於第2之電位而對上述記憶體細胞電晶體流通以 罵入電流者。 根據本發明,在第1之期間内將位元線預充電之 連續肖第㈣間實行寫入動作的關係、,位元線之電 制耷.入動作之開始時點不會有較大的變動。S此,可抑 維;增減’可將對記憶體細胞電晶體之寫入量略 [發明之實施形態] 第7頁 3 1 0 34 5 4114Q8 五、發明說明(5) 第1圖係顯不本發明之非括 實施形態之方塊圖。在該圖揮^半導鍾記憶體裝置之 ^ Λ 阁甲 記憶體細胞雷系雜1,玄 線2 ’位元線3,源極線4及電流控制電晶體5為盘圖相 同,因此省略其說明。 和电曰曰遐b為與第3圖相 本發明之特徵為,在於對
Uf位線連接虛擬細胞電晶體 ^ ^ ^ ^ t ,,νρ 1 ^ # ^ 線4對記憶體細胞電晶體丨供給寫入電位Vp而°寫之入’資從:時極 使位π線3成為預充電之狀態,藉以構成為在寫入動作之 開始時點防止位元線3之電位有大變動。 _虛擬細胞電晶體11為,具有與記憶體細胞電晶體1相 同之構造,與記憶體細胞電晶體1並列地連接於位元線3與 寫入電位Vp之間。在該虛擬細胞電晶體丨丨申將浮動閘極固 定成為一定之電位以便可維持消除狀態。具體而言,係構 成為對浮動閘極連接配線’藉該配線而可施加電源電位Vd 者。然後,對虛擬細胞電晶體丨】之控制閘極,施加控制訊 號LSO ’係為具有對記憶體細胞電晶體1之控制閘極施加之 行選擇訊號LSI至LS4之選擇時同一位準者。該控制訊號 LSO為,先於行選擇訊號LSI至LS4而上升,在行選擇訊號 LSI至LS4上升之前下降之。因此,將虛擬細胞電晶體丨丨之 ON電阻值控制成為與寫入開始時點之記憶體細胞電晶體1 之ON電阻值相同的狀態下,介由虚擬細胞電晶體丨丨而對位 元線3施加寫入電位Vp。因此,位元線3之預充電電位為, 略一致於在寫入動作之開始時點最初穩定的位元線3之電
第8頁 3 1 0 34 5 411468 五、發明說明(6) -- 位 V B L。 行選擇電路6為連接於各字線2及虛擬細胞電晶體n, 對各字線2供給行選擇訊號LSI至LS4之同時,將控制訊號 LSO供給於虛擬細胞電晶餿丨丨之控制閘極。行選擇訊號ui 至LS4係與在第3圖所示者相同,對選擇時鐘0c反應,在 第2之期間P2選擇性地活性化4行之字線2當申之任何一 條。控制訊號LSO係其波高值設定成為與選擇訊號LS1至 LS4相同,如在第2圖所示,在初期設定用之第1之期間 内上升,使虛擬細胞電晶體11為0N。 選擇時鐘0c係同步於位址情報切換之時序而生成, 如第2圖所示,用以設定實行初期設定用之第工之期間?1及 對6己憶體細胞電晶艘1實行寫入用之第2之期間p2。在第1 之期間P1中’行選擇訊號LSI至LS4之任何一個均未上升, ,所有的記憶體細胞電晶體1成為非選擇。該時,控制訊 號LSO上升而使虛擬細胞電晶體丨丨為⑽的關係,介由該虛 擬細胞電晶體11而供給寫入電位Vp於位元線3。因此在 第1之期間P1時,位元線3之電位VBL被預充電成為比寫入 電位Vp低相當於虛擬細胞電晶體丨丨之電壓下降量之電位。 在第2之期間P2中’行選擇訊號!^!至LS4當中之住何 —個被上升而選擇記憶體細胞電晶體1中之一個,從源極 線4通過該記憶體細胞電晶體丨而向位元線3側有寫入電'流 ip流動。在此,位元線3之電位VBL為,在第1之期間ρι 1 終了,亦即在第2期間之開始時,成為在第2之期間内最終 成為穩定狀態時之電位附近。因此,在第2之期間p2之開、
I^H 411468 五、發明說明σ) 始時不必將位元線3從接地電位充電至成為穩定狀態,記 憶體細胞電晶體1不會有過多的寫入電流流動。 虛擬細胞電晶體11為如同選擇狀態之記憶體細胞電晶 體1,有設定控制閘極之電位的關係,有電源電位等之變 動時,預先充電之電位也相應於其變動而變動。同此,可 不受電源電位之變動之影響,能夠實現經常穩定的寫入動 作。 在上述之實施形態中,例示將記憶體細胞電晶體1配 置1列時的情形,但記憶體細胞電晶體1也可以與位元線3 一起配置成為複數列。該時,字線2及源極線4為*在各列 中同一行連接為共同,在所有的列中可同時選擇同一行之 記憶體細胞電晶體1。 [發明之效果] 根據本發明,將位元線預先充電至接近穩定電位的關 係,可防止位元線之電位在寫入動作之開始時點有大的變 動。因此,可在短時間内穩定寫入動作,而減低寫入量之 不均勻D該等效果為,當隨著記憶體細胞數之增加而位元 線之容量變大時,或將驅動電源之電壓設定為低時尤為有 效。 [圖式之簡單說明] 第1圖係顯示本發明之非揮發性半導體記憶裝置之實 施形態之方塊圖。 第2圖係顯示說明本發明之非揮發性半導體記憶裝置 之動作之波形圖。 11^1 1^1 第 10 頁 3 1 0 34 5 411468 五、發明說明(8) 第3圖係顯示以往之非揮發性半導體記憶裝置之構成 之電路圖。 第4圖係顯示說明以往之非揮發性半導體記憶裝置之 動作之波形圖。 [符號之說明] 1 記憶體細胞電晶體 2 字線 源極線 行讀出控制電路 3 位元線 4 5 電流控制電晶體 6 ’ 6 1 1虛擬細胞電晶體
第11頁 3 1 0 34 5
Claims (1)
- 申請專利範圍 一種非揮發性半導體記憶裝置,其特徵為:具 具有電性方面獨立的浮動閘極’相應蓄存爷 =之電荷之量而使⑽電阻值變化之記憶體細:電 晶體及, 具有與上述記憶體細胞電晶艏相面姓^ 胞電晶體及, 電晶體相同構造的虛擬細 連接於上述記憶體細胞電晶體及上 晶體之汲極之位元線及, I嚴擬細胞電 連接於上述位元線之電流控制元件· 制元:ίΓ之期間内,使上述位元線介由上述電流控 制疋件而連接於,第丨之電位之同時, 上τ Γ由t述虛擬細胞電晶體而連接於第2之電位而使 上述位7C線預充電成為預定之電位, 而在第2之期間内,使上述位元線介由上述電流控 電晶體而連接:第2:電:同時’介由上述記憶體細胞 流通以寫入;之電位而對上述記憶體細胞電晶想 對::J 2:: :1項之非揮發性半導體記憶體裝置’ 晶想維持成為消除狀ί者之。電位而將上述記憶想細胞電 第12頁 3 1 0 34 5
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7878698A JPH11273388A (ja) | 1998-03-26 | 1998-03-26 | 不揮発性半導体メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW411468B true TW411468B (en) | 2000-11-11 |
Family
ID=13671578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088100729A TW411468B (en) | 1998-03-26 | 1999-01-19 | Non-volatile semiconductor device |
Country Status (4)
Country | Link |
---|---|
US (1) | US6038172A (zh) |
JP (1) | JPH11273388A (zh) |
KR (1) | KR100382331B1 (zh) |
TW (1) | TW411468B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4426868B2 (ja) * | 2003-04-04 | 2010-03-03 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置および半導体集積回路装置 |
WO2007069322A1 (ja) | 2005-12-15 | 2007-06-21 | Spansion Llc | 半導体装置およびその制御方法 |
JP2009037703A (ja) * | 2007-08-02 | 2009-02-19 | Toshiba Corp | 抵抗変化メモリ |
JP5136328B2 (ja) * | 2008-09-26 | 2013-02-06 | 富士通セミコンダクター株式会社 | 半導体メモリ、半導体メモリの動作方法およびシステム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0678874B1 (en) * | 1994-04-19 | 2000-07-26 | STMicroelectronics S.r.l. | Memory array cell reading circuit |
FR2734390B1 (fr) * | 1995-05-19 | 1997-06-13 | Sgs Thomson Microelectronics | Circuit de detection de courant pour la lecture d'une memoire en circuit integre |
US5805500A (en) * | 1997-06-18 | 1998-09-08 | Sgs-Thomson Microelectronics S.R.L. | Circuit and method for generating a read reference signal for nonvolatile memory cells |
-
1998
- 1998-03-26 JP JP7878698A patent/JPH11273388A/ja active Pending
-
1999
- 1999-01-19 TW TW088100729A patent/TW411468B/zh active
- 1999-03-19 US US09/272,458 patent/US6038172A/en not_active Expired - Fee Related
- 1999-03-25 KR KR10-1999-0010378A patent/KR100382331B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6038172A (en) | 2000-03-14 |
KR100382331B1 (ko) | 2003-05-01 |
JPH11273388A (ja) | 1999-10-08 |
KR19990078267A (ko) | 1999-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10991427B2 (en) | Memory programming methods and memory systems | |
US9361975B2 (en) | Sensing data in resistive switching memory devices | |
KR940008203B1 (ko) | 반도체 기억장치 | |
US7082069B2 (en) | Memory array with fast bit line precharge | |
KR970004072B1 (ko) | 플로팅 게이트를 갖는 불휘발성 반도체 기억장치 | |
US8274842B1 (en) | Variable impedance memory device having simultaneous program and erase, and corresponding methods and circuits | |
JPH03155667A (ja) | フラッシュ消去epromメモリ用の新規なアーキテクチャー | |
EP0025155A2 (en) | Nonvolatile semiconductor memory device | |
CN104835523B (zh) | 电流检测电路及半导体存储装置 | |
JPH07182884A (ja) | 不揮発性半導体記憶装置 | |
US9099176B1 (en) | Resistive switching memory device with diode select | |
CN106601291B (zh) | 闪存的参考电流产生电路和方法 | |
TW200426846A (en) | Nonvolatile semiconductor memory device and control method therefor | |
KR100243825B1 (ko) | 불휘발성 반도체 기억 장치 및 그 기입 방법 | |
US6163481A (en) | Flash memory wordline tracking across whole chip | |
KR20040023479A (ko) | 불휘발성 반도체 메모리 | |
JPH0922599A (ja) | 半導体記憶装置及びその調整方法 | |
JP3105109B2 (ja) | 不揮発性半導体記憶装置 | |
TW411468B (en) | Non-volatile semiconductor device | |
TW420806B (en) | Non-volatile semiconductor memory device | |
KR20060034646A (ko) | 비휘발성 메모리의 소스 제어 동작 | |
JP2573116B2 (ja) | 不揮発性半導体記憶装置 | |
WO2002003392A2 (en) | Method and low-power circuits used to generate accurate drain voltage for flash memory core cells in read mode | |
JPH05326981A (ja) | 不揮発性半導体記憶装置 | |
US9336868B1 (en) | Common plate switching reduction in resistive switching memory devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |