TW410536B - Printed circuit board and method for wiring signal lines on the same - Google Patents
Printed circuit board and method for wiring signal lines on the same Download PDFInfo
- Publication number
- TW410536B TW410536B TW087121759A TW87121759A TW410536B TW 410536 B TW410536 B TW 410536B TW 087121759 A TW087121759 A TW 087121759A TW 87121759 A TW87121759 A TW 87121759A TW 410536 B TW410536 B TW 410536B
- Authority
- TW
- Taiwan
- Prior art keywords
- connection
- chip
- signal line
- signal
- pin
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10287—Metal wires as connectors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/222—Completing of printed circuits by adding non-printed jumper connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
410536 五、發明說明(1) 〈發明之範圍〉 本發明係有關於印刷電路板(簡稱PCB)以及將信號線 配設於其上之方法。 <發明之背景〉 一只PCB上有複數的半導體晶片,而此PCB則安裝於一 母板上藉以電氣上連接其焊接點於母板上β 當一晶片選擇的信號或一位址信號自母板傳輸至 PCB ’有一相對應的半導體晶片被選擇或其位址被指定。 因此’用以傳輸晶片選擇信號與位址信號於每一半導體晶 片的*U號線就配設於PCB上。何種半導體晶片安裝在peg 上,信號線亦隨之而變。 亦即當半導體晶片的記憶容量為64Ji,包含128Μ或 256Μ時,信號線隨之而變,同時視半導體晶片的型式,即 由成-體的非堆疊型,《由複數堆疊晶片組成的 成者’信號線亦隨之而變。 Μ 百先,以具有四只焊接點的PCB做為晶片選擇 :相對應的焊接點連接於一晶片選擇接聊,典型 :接:(/CSh該四只焊接點典型的命名為s〇、s 盘第 ::如PCB上的半導體晶片為非堆 二S2 4接點做為晶片選擇用’而在堆叠型時 貝B、用兩只 全做A曰y艰m m ® 土吁幻所有四只焊接點 伐為B曰片選擇用。下列表!說明此一特別的形熊。坪接點 表1 五 '發明說明(2) l· —j-----)-- )--- j I非堆疊型晶片丨使用I不使用I使用I不使用I ί I—1—- -j-----1----j---- ,__j 丨堆疊型晶片 I使用丨使用I使用I使用I ^ '----!-----1----!-----1 如表1所示,只有焊接點SO與S2使用於非堆疊型半導 體晶片,而所有四只焊接點全使用於堆疊型晶片β因此, 如係非堆疊型所用焊接點S0與32經信號線連接於半導體晶 片的第19接腳,而焊接點S1與33並未連接於第丨9接腳。另 一方面,如為堆置型時’所有四只焊接點經信號線均連接 於半導體晶片的第1 9接腳。由是信號線的配設情形,端視 安裝於PCB上的半導體究竟是非堆疊型或堆疊型而變。 再說位址信號通常係經pCB上的焊接點傳輸至第, 第21與第36接腳。當半導體晶片的記憶容量為δ4Μ包含 128Μ而同於ΜΜ,或256Μ時,用於位址信號的接腳亦隨之 而變。下列的表2說明此一特別的形態。 表2 __ + - —. I — 丁 !接腳號碼| 64Μ包含128Μ | 卜--一·--1---------— + 丨 20 | Α13 | I----^ ~|----- —— 256Μ ! Α14 | Η—----1 I Α13 | + —----1 丨 21 | Α12 _ -- .—___ | I ___| - - — - , — _
--1105·%__ 五、發明說明(3)
1 36 I NC | A12 I
ί---— -— L i I ^ 如表2所示,如半導體晶片的記憶容量為64M,則位址 信號經焊接點A13傳輸至第20接腳,經焊接點A12傳輸至第 21焊接點’而第26接腳則並未連接於任何焊接點。字眼Nc 表示、無連接# 。然則關於256M,位址信號經焊接點A14 傳輸至第20接腳,經焊接點A1 3至第21接腳而經焊接點A12 至第36接聊。因此,信號線的配設隨晶片的記億容量是 64M或256M而變。 如上揭描述,PCB上信號線的配設隨所安裝的半導體 晶片而變。亦即一共有四種不同的信號線配設方式,即半 導體晶片為非堆疊型/64M ’非堆疊型/256M,堆叠型 /64M,及堆疊型/256M等。 由是,依照該四種情形,傳統上需有四種pcB的不同 配線方式。特別是,PCB係依照每一線路配設方式而做成 時為然,因此為了發展適當的模組,PCB的試驗,大量生 產工程,及發送產品至生產線上時遭遇甚多消耗時間的工 作。 〈發明之總論〉 由是’本發明的目的乃指向於解決上揭傳統pCB的問 題並提供一種信號線配設方法及一種能應付各種 片而變換的PCB,即不管它是非堆疊型或堆養型晶月,立0a 記憶容量是64M或256M ’均能不致起額外的信號線配設 上的設計步驟。 __410536 五、發明說明(4) 為了達成上揭目的’本發明的PCB包括如下列元件: 具有特殊功能的半導體晶片安裝於PCB上,各種來自安裝 有PCB的母板上的信號均經PCB的外部焊接點選擇性的傳輸 於每一接腳。複數的連接線形成於PCB上用以互相連接具 有相同功能的個別晶片的接腳《各連接線及其相對應的外 部焊接點經複數信號線相連接而使各以連接線連接的接聊 電氣上連接於其相對應的外部焊接點。電氣上可連接的連 接線配置於複數的信號線或其間。連接焊接點選擇性的經 電阻值大約為零的跨接晶片相連接,端視堆疊型半導體晶 片或半導體晶片的記憶容量而定β 热依照半導體晶另上接腳的特殊功能來詳細描述信號 線的配設方式。 半導體晶片為非堆疊型時所用一外部焊接點連接於配 置在PCB兩相對側的兩只半導體晶片中的一只的晶片選擇 接腳,同時亦經第一信號線個別連接於另一 晶片的 非連接接腳。 半導體晶片為堆疊型時所用於上述焊接點的另一焊 Γί ί f信號線連接於半導體晶片的非連接接腳,該晶 接點係藉第一信號線連接於上揭详接點者,而 信號線連接於半導體晶片的晶片選擇接腳, U ^非連接接腳乃藉第-信號線連接&上揭焊接點者 接焊接點配置於第一與第二信號線之間,而 【一具有電阻值大約為零的第-跨接晶片所 而 導體晶片的形式,亦即非堆疊型或堆疊型而
410536 五、發明說明(5) ·.、. 定。第一連接焊接點配置於第二信號線而且係以第二跨接 晶片連接。 尤有進者’連接線乃形成於PCB上,致使各半導體晶 片的三只接腳,其係自母板傳輸一位址信號者與同一數目 的接腳相連接。有七只連接焊接點配置於PCB上,而七只 中的第二、第四與第七連接焊接點係電氣上連接於外部焊 接點以傳輸位址信號。第一、第三與第六焊接點經三條信 ,線連接於連接各半導體晶月接腳的連接線。第四焊接點 f另一連接線連接於延伸至第六焊接點的信號線。各連接 焊接點係以跨接晶片選擇性的連接,端視半導體晶片的記 憶容量而定。 依ft,、本發明的上揭構造,已不必隨非堆疊型或堆疊 型,或記憶容量是64M或256M來設計pcb上的線路配設方 式,因為相對應的連接焊接點係藉跨接晶片選擇連接了。 下文中將參照所附圖面充分的描述本發明最好模式的 〈附圖的簡單說明〉 圖 第1圖為本發明PCB中晶片撰煜钤%认从 曰月遇擇仏谠的線路配設說明 第2圖為本發明PCB中位址作袂w换杜 ^ q . a y ^址乜號的線路配設說明囷; 第3圖為表不當晶片為非堆養型時 接點的連接狀態說明圖; 丧的;ί連接焊 第4囷為表示當晶片為堆叠型時以跨接 點的連接狀態說明圖; 片連接¥接 410536 五、發明說明(6) 第5圖為表示當晶片容量為G4M時以跨接晶片連接焊接 ,點的連接狀態說明圖;及 連棰埠 第6圖為表示當晶片容量為25 6M時以跨接晶片 接點的連接狀態說明圖。 〈附圖中元件與符號之對照>
C 晶片 10 第一 信號 線 20 第二 信號 線 21 第四 信號 線 J1 第一 連接烊接 點 J2 第二 連接 焊接 點 J3 第三 連接 焊接 點 J4 第四 連接 焊接 點 11 第三 信號 線 21 第四 信號 線 R : 跨接晶片 Κί ·_ •Κ7 : 連接 焊接 點 S0,S1,S2,S3 :焊接點 12,22,4。,41’42 :連接線路 A1 2, A1 3’ A1 4 :外部焊接點 30 :第五信號線 ‘ 3 1 :第六信號線 32 :第七信號線 3 3 :第八信號線
第12 頁 410536 五、發明說明(7) "~ 1 9 :選擇晶片接腳· 15, 36 :非連接接聊 20, 21,36 :指定晶片位址接腳 〈較佳具體實施例之詳細描述〉 首先*兹舉一PCB做為本實施例申說明之用,其中安 裝於PCB上的九只半導體晶片c係各配置於PCb的兩相對 側,而PCB則分割為四個區域,其係以半導體晶片仁的位置 與連接情形來界定。而第1與2圖為安裝於pcB上的半導體 晶片的平面圖,便於說明者。 參照第1圖’半導體晶片C係配置於pCJB的四個區域; 五上與五下的左二區域,四上與四下的右二區域,這樣 PCB被分割成四個區域。 結果,PCB需要四只外部焊接點以便自pcB的母板傳輸 晶片選擇信號至該焊接點。各焊接點典型賦名為別,31,32 與S3。如上揭表1所示,只有焊接點別與“用於非堆疊型 而焊接點S1與S3則未被使用,但所有焊接點均被使用於 疊型。 於此,半導體晶片包含複數具有特別功能的接腳,典 型上有54隻接腳;接腳19當做選擇晶片用,非連接接腳^ 與36未電氣上連接於外部焊接點與接腳2〇與以用以指定晶 片位址。當256M記憶容量的半導體晶片c安裝於pcB上B,曰 接腳36連同接腳20與21當做位址指定接腳用。如第1與2圖 所示,連接線1 2,22,40,41與42係形成於?(^上,即刑志 半導體晶片群間,以致與半導體晶片相同數目的接腳配置 4t0536
均在半導體晶片C安裝於PCB上時電氣上互 於同一區域者 連。 _第—、號線1〇的—端係連接於非堆養型時使用的焊接 而第-信號線1〇另一端則分岐成兩部分,其中之一 於左上半導體晶片的晶片選擇接腳19而另一端連接於 别^ t導體晶片的非連接接腳1 5。在半導體晶片為非堆疊 j焊接點S2與SO -同使用而經與第—信號線1M目同配置 的第三㈣線11連接於右側半導體晶片的晶片選擇接腳15 與非連接接腳1 9。 第二信號線20的一端連接於堆聲型時使用的焊接點 S1,而第二信號線20的另一端分岐成二部分;其中之一連 接於左上半導體晶片的非連接接腳15而另一端連接於左下 半導體晶片的晶片選擇焊接點丨9。亦即第二信號線2〇連接 於未連接於第一信號線10的接腳。另—方面’與烊接點S1 同樣方式使用的焊接點S3乃經與第二信號線2〇相同配置的 第四信號線21連接於非連接接腳19與晶片選擇接腳15。 第一與第二選擇焊接部J1與J2用以選擇晶片而能電 氣上相連者被配置於第二與第四信號線2〇與21以便各信號 線20與21不致於依序連續。用以選擇晶片的第三連接^接 點J3配置於第一與第二信號線1〇與20分岐點部位之後側。 如第3至6圖所示’各連接焊接點J丨至j 4依照非堆疊型或堆 疊型半導體晶片C,經具有電阻值大約為零的跨接晶片β選 擇性的連接。於此跨接晶片R係由幾乎無電阻的導電材料 所製成,而是一種開關機構。
第14頁 _ 410536 _ 五、發明說明(9) 依照上揭非堆疊型或堆疊型,晶片選擇信號選擇性的 傳輸於線路配置。對於另一線路配置,依照半導體晶片的 記憶容量選擇性的傳輸位址信號的情形將參照第2圖描述 如下。 如各圖中所示,有7只連接焊接點](1,K2,K3,K4,K5,K6 與Κ7用以指定位址者配置於PCB上D來自母板的位址信號 經PCB的外部焊接點A12, A13及A14傳輸至半導體晶片C的位 置指定接腳20,21與36。由是7只連接焊接點中的三只係連 接於外部焊接點A1 2,A1. 3與A1 4。即是第二連接焊接點κ 2連 接於外部焊接點A1 2 ’第四連接焊接點}(4至外部焊接點a 1 3 及第七連接焊接點K7至外部焊接點A14。於此,第六連接 焊接點K6乃經第五信號線3〇連接於連接各半導體晶片c的 接腳20的連接線40。第三連接焊接部。經第六信號線3丨連 接於連接各半導體晶片C的接腳21的連接線41。第一連接 焊接點K1經第七信號線32連接於連接各半導體晶片c的接 腳36的連接線42。最後第五連接焊接點K5經第八信號線33 連接於第五信號線3〇 <=各連接焊接點Κ1,Κ2,Κ3,Κ4,Κ5,Κ6 與K7選擇性的以跨接晶片連接,端視半導體晶片的記憶容 量’即64M包含128M或256M而定。 另一方面,本實施例表示的線路配設只有連接外部焊 接點A12至第二連接焊接點K2,A13至第四連接焊接點K4及 A 1 4至第七連接焊接點K7,儘管如此,並非限定只有如此 ,悲而已。舉例說連接A12至第一連接焊接點κΐ,Α13至第 二連接焊接點Κ3,Α14至第六連接焊接點](6及信號線至連
第15頁 五、發明說明(10) ϋηκ4Μ7亦屬可行。即鄰近的連接焊接點應選 擇f生的以跨接晶片R相連接,結果外部烊接點可任素的連 接於未鄰接串聯配置的連接焊接點而信號線的配:亦因而 有所改變3 對非堆疊型與堆疊型的而具有記憶容量6α與2遍, 對此有四種不同的信號線配設,係依上述配置而下 文中參照第3至6圖來詳述每一種情況。 第3圖中表示當晶片為非堆疊型時以跨接晶片 2的連接狀態。> 圖所示,在非堆疊型時只用焊接點s〇 與S2而不用焊接點S1*S3。因此第一與第二連接焊接點” 與J2在開啟狀態,並未連接於跨接晶片R ,但第三 連接焊接點J3與J4則以跨接晶片R'連接。 一’ 好結f,來自母板的晶片選擇信號不能經焊接點S1與S3 傳輸’"但只經焊接點SGM2傳輸m片選擇信號經第 1 一9 二ί Ϊ線10與11傳輸至相對立半導體晶片C的接腳 與15。再者,晶片選擇信號經藉跨接晶片連接的 焊接點】3與“傳輸至第二與第四信號線2〇物,、 冋時亦傳輸至相對立的半導體晶片c的其他接腳以與"。 於此,如第4圖所示,所有焊接點別,$1,32與$3均 ίΐΊ反ϊΐ3圖’第三與第四連接焊接點】3與 J4為開啟’但第一與第二連接焊接點則藉跨接晶 接。 %
結果,經過焊接點SO與S2的晶片選擇信號乃 _ & 第三信號線Um2傳輸至半導體晶片c的接腳19_5。但、
第16頁 410536
於此’經過外部悍接點A1 4的位址信號並不傳輸至半 導體晶片的接腳’此係由於沒有信號線連接於外部焊接點 A1 4之故。 最後,第6圖表示當半導體晶片的記憶容量為25δΜ時 的位址信號傳輸路徑。各連接焊接點,第一與第二連接焊 接點Κ1與Κ2,第三與第四連接焊接點Κ3與Κ4,及第六與第 七連接焊接點Κ6與Κ7以跨接晶片R相連,藉以連接外部焊 接點Α14至接腳20,外部焊接點Α13至接腳21及外部焊接點
410536 五、發明說明(12) A12至接腳36。 由疋’經過外部谭接點A1 4的位址信號經第七、第六 連接焊接點K7與K6、及第五信號線30傳輪至接腳2〇。經過 外部烊接點A13的位址信號經第四、第三連接焊接點K4與 Κ3 ’及第六信號線31傳輸至接腳21 ^再者’經過外部焊接 點Α12的位址信號經第二、第一連接焊接點Κ2與以,及第 七信號線32傳輸至接腳36。 結果,線路配設的設計者可單純的依據第丨與第2圖來 设计,而可依照半導體晶月之形式選擇連接焊接點來連 接;如為非堆疊型即選第3圖,如為堆疊型即選第4圖,如 D己憶谷量為64Μ即選第5圖,及如記憶容量為2剛即選第6 圖。一個PCB就可應用於安裝於其上面之四種形式之半導 體晶片。 戈口上揭抱迷,上發明由於使用—個Κβ就能夠應用於 四種形式的半導體晶 >;,而不必使用四個則,是以得以 顯著減低模組的單位成本β 尤其本發明可以縮短開發時間與自開發要求至大量生 综上所述,僅為本發明之—較佳實施例,i非用來限 :笪ί明實施之範圍。即凡依本發明申請專利範圍所做之 冋專變更與修飾,應皆為本發明專利範圍所涵蓋。
Claims (1)
- mm — ___... __ 六'申請專利範圍 1 ‘ ~種將信號線配設於印刷電路板(PCB)上之方法, 以傳輪來自PCB之外部焊接點之各種信號於安裝於PCB上之 半導體晶片之各接腳,該等晶片具有特殊功能包含晶片選 擇’非連接與位址指定等’該方法包括的步驟有: & 形成連接線路於PCB上’用以電氣上連接具有相同功 能之半導體晶片的各接腳; 以複數的信號線連接連接線路與對應於各連接線路之 外部焊接點間; 配置電氣上可連接的連接焊接點於信號線上;及 依照半導體晶片的記憶容量及非堆疊型或堆疊型,將 連接焊接點選擇性的連接。 2、‘如申請專利範圍第丨項之方法,其中所述連接焊接 •…糸Μ電阻值大約為零的跨接晶片連接。 S 3失如申請專利範圍第2項之方法,其中如所述半導體 擇作號疊型,第一信號線的一端連接於有傳統晶片選 揮七破的外部焊接點t, 為二,兮楚^ 茨乐彳。琥踝之另一端分岐 選擇接^ :ί號線分岐之一端連接於半導體晶片之晶片 晶片之非連信號線分岐之另一端連接於其他半導體 有晶片選擇為堆疊型時,第二信號線的一端連接於 號亦傳輸至;其餘外部:接點’其中晶片選擇信 二,該第二俨缺姑‘,該第二信號線的另一端分岐為 接腳,該晶分岐之一端連接於半導體晶片的非連接 89的晶片選擇接腳連接於該第一信號線的分岐 幻〇536 、申讀專利範圍 ,鸲而該第二信號線分岐的另一端連 晶片的^選㈣腳; 卩他牛導體 上 另 型 =等連接烊接點配置於該第一與第二信號線的部位 /、位f在該第一與第二信號線的分岐位置之後,同時 連接焊接點亦配置於該第二信號線上;及 各連接焊接點依照該等半體晶月為非 以跨接晶片選擇性的相連接。 飞堆叠 4.如申請專利範圍第2項之方法,依照該等半導 的:Ϊ憶容ΐ,七只連接焊接點配置於PCB上用以選擇ί 用的‘ ΐ ϊ i號於二隻位址指定接腳與另一非為選擇晶片 用的非連接接腳; 三只傳輸有位址信號的外部焊接點係連接於七只連接 烊接點中之三只未鄰接串聯配置者,其餘四只中之三尸 接桿接點係分開連接於連接位址指定接、 2接2路Α其餘-連接谭接點連接於三條信號線中之 半導ί ϊ = ί ϊ Ϊ接點中之二只鄰接配置者係依照該等 +導體晶片的記憶容量選擇性的以跨接晶片相連接。 曰5·如申,專利範圍第2項之方法’其中如該等半導體 曰曰片為非堆疊型’ f -信號線的—端連接於 之-傳輸有晶1選擇信號者,該第-信號線之另 為一,該第-“唬線分岐之一端連接於一 :片選擇接二:第一信號線分岐的他端連接於= 體晶片之#連接接腳; 干导第21頁 六、申請專利範圍 ^及位址指定,並含有特殊功能的諸外料接點者,包 -形成於PCB上的連接線路用以電氣上連接該等且 同功能的半導體晶片的各接腳; 八 連接於連接線路與對應於各連接線路的 的信號線; (丨坪接點間 電耽上可連接的連接焊接點配置於該等信 義型:=構依照該等半導體晶片的記憶容量或其非堆 或隹疊型,可選擇性的連接該等連接焊接點。 - 圍第6項之PCB,其中所述開關機構為 异有大約為零的電阻值的跨接晶片。 為非8堆ΐ:請:利範圍第7項PCB…如所述半導體晶片 ;-疊i,第一尨號線的一端連接於有傳輸晶片選擇信 :二n:: t:,該第一信號線之另-端分岐為 该第一信號線分岐之一端連接於半導體 π:連:r信號線分岐之另一端連接於其他半= 乃 < 非連接接腳; 右多11導體晶片為堆叠型時’第二信號線之一端連接於 號亦傳輸至外部烊接點,該第二信號線的另一端曰:工 :腳該匕:號線分岐之一端連接於半導體晶片的非連接 ::曰片的晶片選擇接腳連接於該第一信號線的分岐 ,一端,而該第二信號線分岐的另一端連接於其他 日曰片的晶片選擇接腳; 、第22頁 _410536 六、申請專利範固 該等連接焊接點配置於該第一與第二信號線的部位 上’其位置在該第一與第二信號線的分岐位置之後,同時 另一連接焊接點亦配置於該第二信號線上;及 各連接焊接點依照該等半導體晶片為非堆疊型或堆疊 型,以跨接晶片選擇性的相連接。 9,如申請專利範圍第7項之pcB ’依照該等半導體晶片 的記憶容量’七只連接焊接點配置於pCB上用以選擇性的 傳輸位址信號於二隻位址指定接腳與另—非為選擇晶片用 的非連接接腳; 二只傳輸有位址信號的外部焊接點係連接於七只連接 焊,點中之三只未鄰接串聯配置者,其餘四只中之三只連 接焊接點係分開連接於連接位址指定接腳與非連接接腳的 連接線路’及其餘一連接焊接點連接於三條信號線中之 一;及 上揭七只連接焊接點中之二只鄰接配置者係依照該等 半導體晶片的記憶容量選擇性的以跨接晶片相連接。 10·如申請專利範圍第7項之PCB,其中如該等半導體 晶片為非堆疊型,第一信號線的一端連接於外部焊接點中 之一傳輸有晶片選擇信號者’該第一信號線之另一端分岐 ,二,該第一信號線分岐之一端連接於一半導體晶片的一 晶片選擇接腳,該第一信號線分岐的他端連接於 體晶片之非連接接腳; 該等半導體晶片如為堆積型時’第二信號線的一端連 接於有晶片選擇信號傳輸的其餘外部焊接點,其中該晶片第23頁 410536 六、申請專利範圍 _~~'~~——----- — 選擇信號亦傳輪至該外部焊接點,該第 分岐為二’該第二信號線分岐的一端連另-端 ΪΪΪΪ:的而該晶片的晶片選擇接腳則連接於該2ί 端’而該第二信號線分岐的另一端連接: 另牛導體晶片的晶片選擇接腳; 铵於 上,ίίΐί缚接點配置於該第-與第二信號線的部位 上,其位置於該第一與第二信號線的分岐位 二 另一連接焊接點亦配置於該第二信號線上. β時 型,點依照該等半導體晶片為非堆疊型或堆疊 i 以跨接B日片選擇性的相連接: 置於pHY Y體晶片的記憶容4,七只連接焊接點配 非為選禮% y以 性的傳輸位址信號於二隻位址接腳與 非為選擇晶片用的另一非連接接腳; 挥技ί ί傳輸有位址信號的外部烊接點係連接於七只連接 焊接點中之三只未鄰接串聯配置者,其餘四只中之三α連 點料開連接於連接位址指定接腳及非連接接腳的 ,路,及其餘一連接焊接點連接於三條信號 一;及 上揭七只連接焊接點中之二只鄰接配置者係依照該等 "'導體晶片的記憶容量選擇性的以跨接晶片相連接。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980047644A KR100318257B1 (ko) | 1998-11-07 | 1998-11-07 | 인쇄회로기판및그의신호배선방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW410536B true TW410536B (en) | 2000-11-01 |
Family
ID=19557464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087121759A TW410536B (en) | 1998-11-07 | 1998-12-28 | Printed circuit board and method for wiring signal lines on the same |
Country Status (4)
Country | Link |
---|---|
US (1) | US6233157B1 (zh) |
KR (1) | KR100318257B1 (zh) |
GB (1) | GB2343553B (zh) |
TW (1) | TW410536B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI736096B (zh) * | 2019-12-31 | 2021-08-11 | 頎邦科技股份有限公司 | 電路板 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4077111B2 (ja) * | 1999-04-23 | 2008-04-16 | 株式会社沖データ | 機器用制御回路 |
JP3669889B2 (ja) * | 1999-04-28 | 2005-07-13 | シャープ株式会社 | 半導体集積回路装置 |
US6853557B1 (en) * | 2000-09-20 | 2005-02-08 | Rambus, Inc. | Multi-channel memory architecture |
US8391039B2 (en) * | 2001-04-24 | 2013-03-05 | Rambus Inc. | Memory module with termination component |
US6675272B2 (en) | 2001-04-24 | 2004-01-06 | Rambus Inc. | Method and apparatus for coordinating memory operations among diversely-located memory components |
US6985365B2 (en) * | 2001-09-28 | 2006-01-10 | Hewlett-Packard Development Company, L.P. | Topology for flexible and precise signal timing adjustment |
US7301831B2 (en) | 2004-09-15 | 2007-11-27 | Rambus Inc. | Memory systems with variable delays for write data signals |
US7644250B2 (en) * | 2006-06-30 | 2010-01-05 | Intel Corporation | Defining pin functionality at device power on |
TW200825931A (en) * | 2006-12-11 | 2008-06-16 | Kreton Corp | Memory packaging element and insert card module using the memory packaging element |
KR100891537B1 (ko) * | 2007-12-13 | 2009-04-03 | 주식회사 하이닉스반도체 | 반도체 패키지용 기판 및 이를 갖는 반도체 패키지 |
EP2414801B1 (en) * | 2009-03-30 | 2021-05-26 | QUALCOMM Incorporated | Chip package with stacked processor and memory chips |
US8599595B1 (en) | 2011-12-13 | 2013-12-03 | Michael C. Stephens, Jr. | Memory devices with serially connected signals for stacked arrangements |
DE102012019782A1 (de) * | 2012-10-09 | 2014-04-10 | Infineon Technologies Ag | Elektrisches Kontakt-Pad |
US9791899B2 (en) * | 2015-12-14 | 2017-10-17 | Intel Corporation | Method to realize reconfigurable memory topology |
US10093594B2 (en) | 2016-05-19 | 2018-10-09 | Chevron U.S.A. Inc. | High viscosity index lubricants by isoalkane alkylation |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0748580B2 (ja) * | 1988-03-04 | 1995-05-24 | 菱電化成株式会社 | プリント配線基板の回路 |
GB8927164D0 (en) * | 1989-12-01 | 1990-01-31 | Inmos Ltd | Semiconductor chip packages |
JP3078048B2 (ja) * | 1991-08-19 | 2000-08-21 | 沖電気工業株式会社 | メモリモジュール |
US5272664A (en) * | 1993-04-21 | 1993-12-21 | Silicon Graphics, Inc. | High memory capacity DRAM SIMM |
US5375084A (en) * | 1993-11-08 | 1994-12-20 | International Business Machines Corporation | Selectable interface between memory controller and memory simms |
DE4423567C2 (de) * | 1994-07-05 | 1998-09-03 | Siemens Ag | Modulkarte |
US5841686A (en) * | 1996-11-22 | 1998-11-24 | Ma Laboratories, Inc. | Dual-bank memory module with shared capacitors and R-C elements integrated into the module substrate |
KR19980063698A (ko) * | 1996-12-03 | 1998-10-07 | 윌리엄비.켐플러 | 단일-패키지된 반도체 메모리 장치의 메모리 용량을 두배로하는 방법 |
JPH10225388A (ja) * | 1997-02-13 | 1998-08-25 | Yasuhiko Kubota | 蓋及び風呂蓋 |
US5959937A (en) * | 1997-03-07 | 1999-09-28 | Mitsubishi Semiconductor America, Inc. | Dual clocking scheme in a multi-port RAM |
TW358939B (en) * | 1997-07-03 | 1999-05-21 | United Microelectronics Corp | Reparable memory module and method of repairing the memory module |
US5936844A (en) * | 1998-03-31 | 1999-08-10 | Emc Corporation | Memory system printed circuit board |
-
1998
- 1998-11-07 KR KR1019980047644A patent/KR100318257B1/ko not_active IP Right Cessation
- 1998-12-28 TW TW087121759A patent/TW410536B/zh not_active IP Right Cessation
- 1998-12-29 GB GB9828766A patent/GB2343553B/en not_active Expired - Fee Related
- 1998-12-30 US US09/223,285 patent/US6233157B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI736096B (zh) * | 2019-12-31 | 2021-08-11 | 頎邦科技股份有限公司 | 電路板 |
Also Published As
Publication number | Publication date |
---|---|
KR100318257B1 (ko) | 2002-04-22 |
GB2343553B (en) | 2003-07-09 |
GB9828766D0 (en) | 1999-02-17 |
KR20000031545A (ko) | 2000-06-05 |
US6233157B1 (en) | 2001-05-15 |
GB2343553A (en) | 2000-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW410536B (en) | Printed circuit board and method for wiring signal lines on the same | |
US10804139B2 (en) | Semiconductor system | |
US7772708B2 (en) | Stacking integrated circuit dies | |
US7834450B2 (en) | Semiconductor package having memory devices stacked on logic device | |
US5394303A (en) | Semiconductor device | |
US8093103B2 (en) | Multiple chip module and package stacking method for storage devices | |
US20070007665A1 (en) | Structure and method for producing multiple size interconnections | |
JP4963969B2 (ja) | 配線基板 | |
KR20070067172A (ko) | 적층된 다이 모듈 | |
JPH0661416A (ja) | マルチチップ・モジュールおよびその作製方法 | |
JP4160447B2 (ja) | 電子部品およびモジュールならびにモジュールの組み立て方法、識別方法および環境設定方法 | |
US11682627B2 (en) | Semiconductor package including an interposer | |
TWI459301B (zh) | 堆疊模組、包含該堆疊模組的卡以及包含該堆疊模組的系統 | |
US20240186293A1 (en) | Semiconductor package having chip stack | |
TW456023B (en) | Connection arrangement for enabling the use of identical chips in 3-dimensional stacks of chips requiring addresses specific to each chip | |
WO2016070441A1 (zh) | 印刷电路板 | |
TWI689822B (zh) | 用於多工處理多徑多模資料傳輸的裝置與方法 | |
US7294936B2 (en) | Semiconductor device | |
CN112599528B (zh) | 半导体器件及其制备方法 | |
JP2002368185A5 (zh) | ||
JP2007193923A (ja) | 半導体デバイス | |
JP2024041688A (ja) | 半導体装置 | |
US7883940B1 (en) | Ball grid array including redistribution layer, packaged integrated circuit including the same, and methods of making and using the same | |
JP2576806B2 (ja) | Icパッケージおよびその実装構造 | |
JP2000299537A (ja) | 電気基板装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |