TW409379B - A semiconductor package and method for forming same - Google Patents
A semiconductor package and method for forming same Download PDFInfo
- Publication number
- TW409379B TW409379B TW88100599A TW88100599A TW409379B TW 409379 B TW409379 B TW 409379B TW 88100599 A TW88100599 A TW 88100599A TW 88100599 A TW88100599 A TW 88100599A TW 409379 B TW409379 B TW 409379B
- Authority
- TW
- Taiwan
- Prior art keywords
- flag
- lead
- semiconductor die
- support
- frame
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
409379 五、發明說明(1) 發明範疇 此發明係關於電子元件封裝,雖其非為獨有地,其特別 是關於諸如嵌裝於引線架上之半導體裝置元件。 發明背景 如同所知,其被嵌裝於引線架上之半導體晶粒、引線架 部份、及連接該晶粒至引線架上引線之線路,係後續在模 製複合(moulding compound)中封裝,以形成半導體封 裝》 其被用於諸如Dp ak或TO220粉末裝置之塑移半導體封裝 C例如.Dp a k T0 2 2 0 ),乃需在晶粒及能負載高電流之引線 架上之引線之間有電連接。傳統上’多重架線係被連結於 各引線及晶粒之間,或金屬薄帶或線夾被焊接於引線及晶 粒上以形成電連接。然而,目前可甩於連接多重架線哎用 來放置線夾之設備係具有低運轉速率或JJ ρ fj (單位^ 5 時)。 1 發明總結 伞·知月知在哥求能提供平斧篮對裝及复 法,其能克服或至少減少上述先前技藝中之問題先成方
因此,其中一方面,此發明係提供用以封裝半曰 之方法,該方法包括之步騍為:提供具有第 J :: t 至少一個自該處伸出之旗狀部份之.第-引線架;=及 剔;及至少:個自該處伸出之引線部份之第二 架’至V 4固半導體晶极;及模製複合;將該至小—: 導體晶粒配置於該至少—個旗狀部份上;將第二;::土
第5 _頁 _409379__ 五、發明說明(2) 第二支座部份固定至第一引線架之第一支座部份,使得該 至少一個半導體晶粒被留在該至少一個旗狀部份及該至少 一個引線部份之間;於該至少一個半導體晶粒及該至少一 個引線部份之間、及該至少一個半導,體晶粒及該至少一個 旗狀部份之間形成電連接;並於模製複合中封裝該至少一 個半導體晶粒、該至少一個旗狀部份、及該第二引線架之 至少一個引線部份之至少一些。 本發明另一方面係提供半導體封裝,其包括:半導體晶 粒;第一引線架之至少一個旗狀部份,該至少一個旗狀部 份係具有半導體晶粒嵌裝其上;第二引線架之至少一個引 線部份係具有第一部份兩以提供電連接至封裝外部,及第 二部份延伸過並貼近該半導體晶粒以對其提供電連接;及 封裝該半導體晶粒、至少一些該至少一個旗狀部份、及至 少一個引線部份之模製,使得至少一些引線部份外露。 圖式簡單說明 藉由實例經參考附圖現將更完整地說明此發明之具體實 例,其中: 圖1示出一部份具有旗狀之引線架; 圖2示出一部份具有引線之另一個引線架; 圖3示出圖2中經固定至圖1中引線架之引線架頂視圖; 圖4示出圖3中兩個引線架之側截面圖; 圖5示出經對齊之引線架截面圖;及 圖6示出形成於圖3中之引線架上其經單一化後之半導體 封裝截面圖。
第6頁 409379 五、發明說明(3) 附圖之詳細說明 座部份5。旗:邻;17線„旗狀框3 ’係'具有形成框架之支 伸出部心〇 係於框架内自支座部份5延伸出之 。伤9之端部處。旗狀部7係 一 半導體封裝連‘生道麻31 十坦表面以對各 及支座部份之;,=伸部份9係在旗狀部份7 上亦具有對齊^導^ 旗狀框3於支座部份5 引ΐ:二第自二Λ線屮架或夹線架15乃具有支座部份”, 提Ρ對其^出。該夾線架15係能為各半導體封裝 薄帶來制旗狀及夹線架3及15可藉由衝麼銅 亦且古二^後巧以錫電鍍。此夾線架1 5於支座部份丨7上 對齊或導孔2ί,其和旗狀框3上之對齊孔u對齊, 1相封於各旗狀部份了將各雙引線部份1 9放置於經預定之 位置中。夾線架1 5傾向調節半導體晶粒30之高度。 、,及4示出嵌裝於各旗狀部份7上之半導體晶粒”,其 亚赭由點焊3 2被固定至旗狀框3之夾線架15。成對之引線 部份丨9係位於半導體晶粒3〇頂部。半導體晶粒3〇乃藉由旗 狀部f7及成對5丨線部份1 9之間的壓力被固定或被保留在 旗狀部份7之上。夾線架丨5中之彎曲乃於半導體晶粒上.之 夾線架1 5及旗狀框3之間產生合成壓應力,使得半導體晶 粒30能被固定在旗狀部份7上它的位置上。 圖5示出自表面5丨突出之數個錐形對齊扣5〇中的一個。 於旗狀框3或夾線架丨5上係具有與對齊孔一樣多的對齊 扣。對齊扣5 0於頂部端處變尖,以能容許其滑過旗狀框3 --jQ ⑽ 79 _______ 五、發明說明(4) : ' —^ 上之對齊孔1 1,並通過夾線架1 5上之對齊孔2 ],以使失線 架1 5對齊於旗狀框3。此外,對齊扣5 〇之高度乃足以調節 框架3及15兩者之累積高度。夾線架15及旗狀框3之厚度分 別為1 2 7-254微米(:ιχ10-6米)及1 27-381微求。此等對齊^得刀 4保失線架1 5上成對之引線部份丨9能與旗狀框3上之旗= 部份7對齊。再者,此對齊亦能確保該等成對之引線部份 1 9能與半導體晶.粒3 〇上之襯墊位置對齊。 圖6示出經封裝之半導體封裝6〇中其被連接至其_ 一個 半導體晶粒30之引線部份19,伸出部分9及成對之引線部 份1 9係分別牢固於旗狀框3上之支座部份5及央線架丨5上 支座部份1 7。 ' 形成半導體封裝之過程現將參考圖卜6做說明。將預定 量之焊料膏沈積於旗狀框3之旗狀部份7上,隨後以預定&旦 的外力下將半導體晶粒3 〇配置於焊料膏之沈積物上。' 里 該濕焊料膏係以足夠之黏著力固定半導體晶粒,以 半導體晶粒3 0自其經被配置之位置移開。 然後將焊料膏沈積物分配於半導體晶粒3〇上之襯 上。將旗狀框3置於表面5丨上,使得對齊扣5 〇突出 對®* 齊孔11,然後將夾線架丨5放置於旗狀框3上,使赢° * 出通過對齊孔21。然後以雷射點焊法將旗狀二 = 線架1 5。 圩联至央 可替代地將夾線架〗5置於旗狀框3上,該架本 表面51上,而對齊扣50可移動並位在較低的位置' 用自動化摭放機臺將夹線架丨5放置於旗狀框上,使得夾線
第8頁 449379 五、發明說明(5) 架1 5上之對齊孔21至少有一部分與旗狀框3上之對齊孔} i 對齊。然後將對齊扣5 〇向上移動,使其分別地通過旗狀框 及夾線架之對齊孔11及2 1,及對齊旗狀框3及夾線架15 ^ 旗狀框3及夾線架1 5現已適當地被對齊。類似地,也要將 支座部份5及17對齊並雷射點焊在一起。 對齊扣50相對於夹線架3中對齊孔1 5之寬度乃具有一個 寬度(W) ’而旗狀框中對齊孔丨丨之寬度表示如下: W=T-0. 〇〇〇5Μ 對齊扣頂部錐角係在4 5-9 0度之範圍内,.以確保旗狀和 夹線架3及1 5的有效定位。 然後使經焊接之旗狀和夾線架3及1 5通過一回流焊接過 私,以熔化丰導體晶粒3 〇及旗狀部份7之間的焊料沈積 物、及引線部份1 9及半導體晶粒3 0上襯墊位置之間的焊料 沈積物。 經回流後’諸如傳輸模壓之封裝過程,係於模壓附合中 封裝各半導體晶粒、旗狀部份及部份成對之引線部份丨9, 以形成半導體封裝。 < 最後’將各半導體封裝自旗狀和夹線架3及μ切成單 塊。若使用閉合桿(dam bar)防止模製附合體漏出成對引 線部份1 9之間’其隨後乃需修整步驟以在單一化步騍之前 將閉合桿移去。 如所述,本發明係能有利地快於先前技藝方法。此因個 別摭放步轉乃於相同的時間内將各引線部份放置於各半導 體晶粒上’而個別之回流過程係在各半導體晶;及各引線
409379 五、發明說明(6) 部份之間、和各半導體晶粒及各旗狀部份之間形成焊接 點。 此係藉由具有所有的引線部份自其伸出並跨過半導體晶 粒上之夾線架來達成;並於回流過程之前利用點焊法將夾 線架連結至旗狀框。 因此,本發明可提供半導體封裝及其形成方法,其能克 服或至少減少上述先前技藝之問題。
第10頁
Claims (1)
- S8100593 409379 六、申請專利範圍 1. 一種用以封裝半導體晶粒之方法,此方法包括之步 驟為: a) 提供: 具有第一支座部份及至少一個自該處伸出之旗狀部 份之第一引線架; 具有第二支座部份及至少一個自該處伸出之引線部 份之第二引線架; 至少一個半導體晶粒;及 模製複合; b) 將該至少一個半導體晶粒配置於該至少一個旗狀部 份上; c) 相對於第一引線架之第一支座部份將第二引線架固 定至第二支座部份,使得該至少一個半導體晶粒被配置於 該至少一個旗狀部份及該至少一個引線部份之間; d) 於該至少一個半導體晶粒及該至少一個引線部份之 間、及該至少一個半導體晶粒及該至少——個旗狀部份之間 形成.電連接; e )於模製複合中封裝該至少一個半導體晶粒、至少一 些該至少一個旗狀部份、及至少一些該第二引線架之至少 一個引線部份。 2. 如申請專利範圍第1項之方法,其中步驟(a)係包括提 供焊料膏之步驟,而其中於步騍(b)之前步驟,係包括配 置焊料膏於該至少一個旗狀部份上之步驟。 3 .如申請專利範圍第2項之方法,其中於步驟(c)之前步第11頁 4〇aa79 六、申請專利範圍 驟,包括配置焊料膏於該至少一個半導體晶粒上之焊接位 置上之步驟。 4. 如申請專利範圍第1項之方法,其中步驟(C)包括之步 驟為: 排列第一及第二引線架,以將第一及第二支座部份對 齊;及 將第一支座部份黏合至第二支座部份。 5. 如申請專利範圍第4項之方法,其中將第一支座部份 黏合至第二支座部份之步驟,包括將第一夫座部份焊接至 第二支座部份之步驟。 6. 如申請專利範圍第5項之方法,其中焊接步騾係包括 將第一支座部份雷射焊接至第二支座部份之步驟。 7. 如申請專利.範圍第4項之方法,其中排列該苐一及第 二引線架以將第一及第二支座部份對齊之步驟,尚包括排 列該至少一個引線部份以貼近該至少一個半導體晶粒之步 驟。 8. —種半導體封裝,其包括: 半導體晶粒, 至少一個第一引線架之旗狀部份,該至少一個旗狀部 份係具有半導體晶粒嵌裝於其上; 至少一個第二引線架之引線部份,該至少一個引線部 份係具有含外部電連接之第一部份,及含有貼近該半導體 之電導體之第二部份;及 其封裝半導體晶粒、至少一些該至少一個旗狀部份、第12頁 409379 r、申請專利範圍 及該至少一個引線部份之模製,使得至少一些引線部分外 露。 .. 9. 如申請專利範圍第8項之半導體封裝,其尚包括被配 置於該半導體晶粒及該至少一個旗狀部分之間之焊料,及 該半導體晶粒及該至少一個引線部份之間之焊料。 10. —種用於半導體封裝之引線架,該引線架係具有至 少一個旗狀部份自至少一個支座部份伸出,該至少一個旗 狀部份係具有半導體晶粒接收表面,及具有引線架對齊特 徵。 1 1.如申請專利範圍第1 0項之引線架,其中該至少一個 支座部份係經排列,以形成一部份的框架環繞該至少一個 旗狀部份。第13頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
MYPI9801057 | 1998-03-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW409379B true TW409379B (en) | 2000-10-21 |
Family
ID=19749795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW88100599A TW409379B (en) | 1998-03-11 | 1999-01-15 | A semiconductor package and method for forming same |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH11297729A (zh) |
DE (1) | DE19903104A1 (zh) |
TW (1) | TW409379B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9666547B2 (en) | 2002-10-08 | 2017-05-30 | Honeywell International Inc. | Method of refining solder materials |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW454314B (en) * | 2000-05-30 | 2001-09-11 | Gen Semiconductor Of Taiwan Lt | Semiconductor device packaging assembly and method for manufacturing the same |
FR2953066B1 (fr) * | 2009-11-25 | 2011-12-30 | St Microelectronics Tours Sas | Montage en boitier pour composants electroniques assembles par clip |
JP6857035B2 (ja) | 2017-01-12 | 2021-04-14 | ローム株式会社 | 半導体装置 |
-
1999
- 1999-01-15 TW TW88100599A patent/TW409379B/zh not_active IP Right Cessation
- 1999-01-27 DE DE1999103104 patent/DE19903104A1/de not_active Ceased
- 1999-03-02 JP JP5446999A patent/JPH11297729A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9666547B2 (en) | 2002-10-08 | 2017-05-30 | Honeywell International Inc. | Method of refining solder materials |
Also Published As
Publication number | Publication date |
---|---|
JPH11297729A (ja) | 1999-10-29 |
DE19903104A1 (de) | 1999-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9991213B2 (en) | Resin-encapsulated semiconductor device and its manufacturing method | |
US6946380B2 (en) | Method for forming bump, semiconductor element having bumps and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
TWI250622B (en) | Semiconductor package having high quantity of I/O connections and method for making the same | |
US6921016B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
TW200416992A (en) | Semiconductor device and the manufacturing method of the same | |
JP2006516812A (ja) | 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法 | |
KR20040008827A (ko) | 듀얼 다이 패키지 제조 방법 | |
JP6035656B2 (ja) | 半導体装置およびその製造方法 | |
KR950000205B1 (ko) | 리이드 프레임 및 이를 사용한 반도체 장치 | |
CN107230668A (zh) | 用于在导线键合的半导体器件中稳定引线的结构和方法 | |
TWI290760B (en) | Semiconductor device and method of manufacturing the same | |
TW409379B (en) | A semiconductor package and method for forming same | |
JP2954110B2 (ja) | Csp型半導体装置及びその製造方法 | |
TWI651827B (zh) | 無基板封裝結構 | |
US20180261568A1 (en) | Window Clamp | |
JP5585352B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
CN108242408A (zh) | 制造半导体装置的方法 | |
JPH0870082A (ja) | 半導体集積回路装置およびその製造方法ならびにリードフレーム | |
JPH06236956A (ja) | 半導体装置及びその製造方法 | |
JPH06252334A (ja) | 半導体装置 | |
JPH04184949A (ja) | 半導体装置とその製造方法 | |
JP2009076767A (ja) | 半導体装置の製造方法及びワイヤボンディング装置 | |
TW201117338A (en) | Leadframe using hybrid metallic alloys for power semiconductor device packaging | |
JPH01302827A (ja) | 電気回路装置 | |
JPH01256154A (ja) | バンプ電極を備えた半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |