TW409368B - Non-volatile semiconductor storage device - Google Patents

Non-volatile semiconductor storage device Download PDF

Info

Publication number
TW409368B
TW409368B TW088103747A TW88103747A TW409368B TW 409368 B TW409368 B TW 409368B TW 088103747 A TW088103747 A TW 088103747A TW 88103747 A TW88103747 A TW 88103747A TW 409368 B TW409368 B TW 409368B
Authority
TW
Taiwan
Prior art keywords
voltage
transistor
line
selection
yuan
Prior art date
Application number
TW088103747A
Other languages
English (en)
Inventor
Hiroyuki Obata
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW409368B publication Critical patent/TW409368B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C14/00Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits

Landscapes

  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Description

409368 A7 B7 五、發明説明( 發明領.域 (a )發明領域 (請先鬩讀背面之注意事項再填寫本頁) 本發明關於一種非揮發性半導體儲存裝置,例如快閃 電氣可抹除程式化唯謓記億體(E E P R 0 Μ ),特別是關於具 有選擇一組字元線功能之非揮發性半導體儲存裝置β (b )相關技術説明 第1圖為顯示傳統EEPR0M主要部分之電路圖。此種 EEPR0M具有許多非揮發性記億單元,且位於由各字元線 WL以及各位元線BL形成之矩陣上的每一個交點處。該 EEPR0M亦具有一 X解碼器和一行控制電路,X解碼器21 經由向列方向延伸(第1圖中的水平方向)之各字元線WL 而連接至各記憶單元,行控制電路2 2則經由選擇線S L以 圓_圆1# 及與字L垂直之位元線BL而連接至各記億單元。該 E E P R 0 Μ #有一電壓建立電路25,以及一電荷泵以供給 電壓建路2 5所需之電壓。 在一 元陣列C A中,選擇電晶體S T r 1 1及S T r 1 2和 經濟部智慧財產局員工消費合作社印製 一單元電1體CTrll構成記憶體單元。字元線WL連接至 選擇電晶體S T I· 1 1及S T r 1 2之各閘極。單元電晶體C T r 1 1 具有一漂浮閘F G及一控制閘C G。選擇電晶體S T r 1 1及S T r 1 2 及單元電晶體C T r 1 1皆由N通道金屬氧化半導體電晶體 構成。選擇電晶體STrli之汲極連接至選擇線SL ,其源極則連接至單元電晶體C T r 1 1之控制閘C G。選擇 電晶體S T Μ 2之汲極連接至位元線B L ,其源極則連接至 單元電晶體C T r 1 1之汲極。 本紙張尺度適用中國國家標準(CNS ) Α4规格(210Χ297公釐) A7 409368 B7 五、發明説明(> ) 雖然在第1圖之例示中,單一單元電晶體CTrll連接 至單一選擇電晶體STr 11, —般而言,數傾單元電晶體 (請先閲讀背面之注意事項再填寫本頁) CTrll連接至一選擇電晶體STrll,因此藉由選擇線SL, 數個單元電晶體CTrll可以共同讀寫。因此,一選擇線 SL及數锢位元線BL連接至一單元陣列CA,而位元線之數 目為譬如介於8及32間。 X解碼器21之一功能為根據提供之位址信號,選擇字 元線WL來自於行控制電路2 2之選擇線SL依提供之位址 信號而被選擇。行控制電路22之位元線BL僅當讀寫動作 時輸出信號,且其信號之邏輯準位依寫入值而定。於讀 取動作中,一讀取電壓V R (大約1伏)加於行控制電路 22之位元線BL的輸出,而記億單元輸出端之儲存資訊則 藉由感測放大器S A判斷後對外輸出。感測放大器S A之輸 出可進一步藉由解碼位址信號獲得之行選擇信號而被選 擇。 經濟部智慧財產局員工消費合作社印製 電壓建立電路25具有一負載電路26。電壓建立電路25 檢測一程式電壓VppH(例如,約18伏)自電荷泵23之輸出 電壓提供,當此電壓上升超過一設定電壓時,將停止電 荷泵之操作,旦當此電壓減小至低於設定時,將重新啓 動電荷泵之操作。電壓建立電路25提供程式電壓VppH至 X解碼器2 1及行控制電路2 2。 第2圖顯示一圖表,於寫入模式,集體抹除及一般讀 取模式操作下,加在各節點之電壓狀態。上述傅統之 E E P R 0 Μ之操作是根據第2 _加以説明。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 409368 ;;_ 五、發明説明(》) (請先聞讀背面之注意事項再填寫本頁) 當邏輯1寫入單元電晶體CTrll時,被選定記憶體單 元之選擇電晶體STrll及STrl2,在其各閘極均經由字元 線WL而偏壓至程式電壓VppH後接通。由於行控制電輅22 透過選擇線SL將癭擇電晶體STrll之汲極偏壓至0伏, 單元電晶體C T r 1 1之控制閘C G亦偏壓至0伏。因為行控 制電路22同時經由位元線BL將選擇電晶體STrl2之汲極 槁壓至程式電壓VppH,加於閘極之程式電壓VppH減除一順 向壓降所産生的VppL(譬如約15伏)加於選擇電晶體STrl2 之源極。單元電晶體CTrll之汲極偏壓至程式電壓VppL ,寫入動作是藉擷取漂浮閘F G之電荷而完成。當邏輯0 準位寫人單元電晶體CTr 11時,選擇線SL及位元線BL皆 偏壓至fl伏,因為單元電晶體CTrll之控制閘極CG和汲 極成為0伏。由於無電荷自漂浮閘F G擷取,因而維持珂 抹除狀態” (T。此一情形亦適用於未被選擇之單元電’晶 體 C Tr 1 1 0 經濟部智慧財產局員工消費合作社印製 當數個連接於單一選擇電晶體STrll之單元電晶體CTrll 集體抹時,被選擇之記億單元中之選擇電晶體STrll及 STrl2將接通,其痼別之閘極經由字元線WL而偏壓至程式 電壓VppH。於此階段,行控制電路22經由選擇線SL將選 擇電晶體STrll之汲極偏壓至程式電壓VppH,同理,程式 電壓VppH加至選擇電晶體STrll之源極。因此,單元電 晶體C T r I 1之控制閘將偏壓至程式電壓V p p L。因為行控 制電路22經由位元線BL將選擇電晶髏STrl2之汲極偏壓 至〇伏,經由此選擇電晶體STrl2,單元電晶體CTrll之 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) 409368 A7 B7 五、發明説明(4 ) (請先閱讀背面之注意事項再填寫本頁) 汲極亦偏壓至〇伏。因此,電荷將傾注於單元電晶體 CTrl 1之漂浮閘FG以完成集體抹除。對於来被選擇之單 元陣列CA,其選擇線SL或字元線WL為0伏,且位元線BL 亦為0伏,因此無抹除動作發生。 第3圖之方塊圖顯示了行控制電路2 2之内部。行控制 電路22是由數餡開關電路221至223及一電壓變換開關224 構成。各開關電路221至223具有端點(a)、 和(c)e 一雷源供應電壓或程式電壓VppH供應至個別端點(a) 。傾別端點(b )連接至選擇線S L或位元線B L 0、B L 開 關電路之鍵控制信號C i至C 3輸入至偁別之端點(c )。 電壓變換開關2 2 4將電源供應電壓切換至程式電壓VppH ,反之亦然。 經濟部智慧財產局員工消費合作社印製 控制選擇線S L之鍵控制倍號C i僳將一行控制電路(未 顯示)提供之位址信號解碼後獲得之信號。控制位元線 B L 0至B L η之鍵控制信號C 2及C 3為兩種信號之邏輯積, 亦即用於寫入動作/抹除動作之模式信號及一寫入值或 一抹除值。當鍵控信號C工至C 3為” Γ'時,端點(b)輸出 VPPH/V R ,當鍵控制信號C丄至C 3為” (T時,端點(b )輸 出0伏。容納於一行控制電路2 2之開關電路2 2 2、2 2 3之 數目是依非揮發性半導體儲存之構造而定。臂如,數目 為8至3 2之間,即相當於整個元件中有數百個。 第4圔為一細部電路圖,顯示出開關電路221至223。 開關電路221至223(第3 _)之任一個電路包含P通道金 屬氧化物半導體電晶體T r 1 5及T r 1 6 (以後稱為P Μ 0 S電晶 本紙張尺度逋用中國國家標準(CNS ) Α4規格(2!0Χ297公釐) 409368 A7 B7 五、發明説明( 體)、N通道金屬氧化物半導體電晶體1^17及]:1*18(以後 稱為N H 0S電晶體)及一互補電路(正反器電路)含有一反 相器,上述電路之功能為—電壓位準移動器。 電晶體Trl5之源極連接至電源供應電壓Vr或程式電 壓V p p Η,汲^連接至電晶體T r丨7之汲極,閘極連接至電 晶體T r 1 8及I#。電晶體71>16之源極(端點(a))連接至 電流供應電或程式電壓VppH,汲極連接至電晶體 T r 1 8之汲極極連接至電晶體T r i 7之汲極。電晶體 Trl7具有一 之源極,及—閘極建接至反相器^之一 輸入。電晶1 8具有一接地之源極及一閘極建接至 反相器11之一輸出。一輸出ν〇ι是由電晶體Tri5之汲極 '電晶體Trl7之汲極及電晶體^16之閛極之共同連接點 擷取出來,而輸出V〇2是由電晶髏Trl6之汲棰、零晶體 TM8之汲極及電晶體Trl5之閘極之共同連接點(端點(b) 擷取出來《邏輯高準位5伏或低準位〇伏之信號選擇性 輸入至反相器之輸入端(端點(c))。 具有上述結構之開關電路221至223操作如下。當一高 準位信號作為鍵控信猇Ci輸入至反相器11之輸入端時, 高準位信號加於電晶體Trl7之閘極,使電晶體Trl7接通 並使其汲極(v〇1)為低準位。一低準位信號加至電晶體 T r 1 8之閙搔而使該電晶體斷開。因此,一低準位信號加 至電晶體Trl6之閘極,使電晶體Trl6接通,且使其汲極 (V 02)為高準位同時,一高準位信號加至電晶體Trl5 之閘極,使電晶體Trl5斷開。因此,程式電壓VppH提供 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0 X 297公釐) t請先閱讀背面之注意事項其填寫本育) 1-ir 經濟部智慧財產局員工消費合作社印製 409368 ΑΊ 二_Β7_ 五、發明説明(匕) 至,且此程式電壓VppH擷取為輸出V(j2e (請先閱讀背面之注意事項再填寫本頁) 另一方面,當一低準位信號作為鍵控信號C ί輸入至度 相器1 1之輸入端時,一高準位信號加至電晶體T r 1 8之閘 極,使電晶體T r 1 8接通,並使V Q2為低準位。一低準位 信號加至電晶體Tr 17之閘極,使電晶體Trl?斷開。因此 ,一低準位信號加至電晶體T r 1 5之閘極,使電晶體T r 1 5 接通,並使V%為高準位。結果,一高準位信號加至電 晶體Trie之閘極,使電晶體Trie斷開,並使v〇2為低準 位。依此方式,V u選擇性提供至選擇線SL或被選擇單 元陣列C A之位元線B L。 經濟部智慧財產局員工消費合作社印製 如上所述,雖然在傳統之EEPROM中,程式電壓VppL足 以支援提供給單元電晶體CTrll較大之電壓,仍以高於 程式電壓VPPL之VppH提供給選擇電晶體STrll及STrl2。 因此,必須使用具有較高汲極源極耐電壓之電晶體作為 選擇電晶體STrll及STrl2。因此,汲極與源極之距離增 加以使選擇電晶體STM1及STrl2之有效涵蓋面積較大些 。由於行控制電路22供給之程式電壓VppH較値別選擇電 晶體S T r 1 1及S T r 1 2之汲極所需之電壓為高,因而必須使 用較大有效涵蓋面積之電晶體以提升其耐電壓,如此需 使用大型的EEPROM。 構成開關電路221至223之四個電晶體Trl5至Trl8所需 之源極及汲極耐電壓高於程式電壓VppH。譬如,當鍵控 信號C i為” (T時,電晶體T r 1 5及T r 1 8接通,程式電壓V p p Η 加至電晶體T r 1 6及T r 1 7之源極與汲極之間的點。度之, -8 -本紙張尺度適用中國國家標準(CNS ) Α4ί!格(210X297公釐) 409368 A7 A7 _ . ._B7_ 五、發明説明(?) (#先聞讀背面之注意事項再填寫本頁) 當鍵控信號C i為” 1 ",程式電壓V P P Η加至電晶體T r 1 5及 T r 1 8之源極與汲極之間的點c因此,上述四痼電晶體 T r 1 5至T r 1 8之艏別源汲極耐電壓需大於程式電壓 VppH〇 如上所逑,整個元件有數百锢開關電路221至223,且 電晶體ΤΓ15至Trl8之數目總計一千以上,這是因為其數 目為開關電路四倍之多。即使每一電晶體涵蓋之面積很 小整個元件増加的面積卻很可觀。如何減少大數目電晶 體佔有之面積實為一困難之問題。 一般熟知藉安置一負電壓之電源供應可相對減少加於 行控制電路之電壓。然而於此實例中,輔助電路之數目 增加。譬如,除了産生負電荷之電荷泵電路外,亦需要 一産生正電荷泵之電荷泵電路,或是一變換正電壓與負 電壓之特殊電路。此外,由於正電壓及負電壓産生於相 同之電晶體,製造電晶體之步驟増加,且電晶體之設計 須考慮控制電壓在一適當之區域 薛明概沭 因此,本發明之目的在於提供一種非揮發性半導體儲 存裝置,藉減少電晶體佔有之面積以提高積體化。 經濟部智慧財產局員工消費合作社印製 本發明之非揮發性半導髏儲存裝置至少具有多個非揮 發性記億單元,由單元電晶體構成並排列為矩陣形式, 單元電晶體包含一漂浮閘,位於由數値字元線及數値位 元線形成之交點處,其功能至少包括對於選擇記億單元 .之寫入模式及數個該記億單元之抹除模式,包含: 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) 409368 A7 B7 五、發明説明(J ) 一位址選擇雷路,具有一第一電壓,由該第一電壓構 成之一選擇信號加於該字元線, (請先閱讀背面之注意事項再填寫本頁) 一電壓建立電路,其建立之一第二電壓較該第一電壓 低一指示電壓, 一行控制電路,具有該第二電壓,且題擇性提供該第 二電壓構成之一第一信號或由低於該第二電壓之第三電 壓所構成之一第二信號於一被選定之位元線。 於非揮發性半導體儲存裝置中,因為提供給行控制電 路之電壓低於傳統非揮發性半導體儲存裝置提供之電壓 ,因此,一電晶體,譬如用於行控制電路之一金屬氧化 物半導體電晶體,.可具有一較低之汲極源極耐電壓及一 較小之通道長度。因為第一信號及第二信號加於選定之 位元線時,皆小於第二電壓,因此,一電晶體,譬如由 該信號所供給之一金屬氧化物半導體電晶體,可能具有 一較低之汲極源極耐電壓及一較小之通道長度。因此, 由行控制電路等所佔有之面積可減少且更進一步獲致非 揮發性半導體儲存裝置之高度積體化。 圔甙簡Μ說明 第1圖為顯示一傳統EEPR0M之主要部分的電路圖; 經濟部智慧財產局員工消費合作社印製 第2圖為加於各節點之電壓狀態表; 第3圖為顯示於第1圖之一行控制電路之方塊圖; 第4圖為顯示於第3圖之開關電路之細部方塊圖; 第5圖為根據本發明之一實施例之EEPR0M主要部分之 電路圆;以及 -10-本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 409368 A7 B7 示與第5圖不同的電壓建立電路。 木發明夕島茌甯旆例 現在將參考相關圖示以更明確描述本發明。 筮1 啻描ί Μ 第5圔為根據本發明之一實施例之EEPR0M主要部分之 電路圖。 此EEPR0M具有數個非揮 列,其中各交叉點是由數 線S L之數個位元線B L構成 五、發明説明(? (位址選擇電路)1 1、一行 1 5、及一電荷泵} 3提供所 解碼器11經由延伸於列方 億單元,行控制電路1 2則 直方向延伸之位元線B L而 選擇電晶體STrl.、STr 成記億單元之單元電晶體 之内。字元線WL連接於選 發性記憶單元,以陣列方式排 痼字元線WL以及對應於一選擇 。此EEPR0M尚具有一 X解碼器 控制電路1 2、一電壓建立電路 需電壓給電壓建立電路1 5。X 向之橱別字元線W L而建接至記 經由選擇線SL及與字元線WL垂 連接至記憶單元。 2,以及具有一漂浮閘F G且構 CTr 1皆安置於一單元陣列CA 擇電晶體S T r 1及S T r 2之値別 (請先聞讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 體等 晶相 電乎 擇幾 選此 0 彼 G2壓 及電 G1限 極臨 閘其 及 由 是 構 體 晶 電 擇 0 連 極 汲 之 體 晶 電 元 單 至 接 連Γ2ΟΤ 極ST體 源體晶 而晶電 , 電元 SL擇單 線選至 擇。接 選CG連 至極極 接閘源 制而 控 , 之 B 1 線 ΤΓ元 rJ 位 至 接 。 連極 極汲 汲之 之 1 選一 一 至 至接 接連 連可 1 亦 Γ C Γ 體 C 晶體 電晶 元電 單元 一 單 ,痼 中數 例但 施 , 實Γ2 本ST 於體 然晶 雖電 擇 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) 409368 A7 B7 五、發明説明(I。) (請先閲讀背面之注意事項再填寫本頁) 選擇電晶體STrl 。因此,一選擇線SL及數個位元線BL 連接至一行控制電路1 2。數舾行控制電路1 2沿列的方向 配置。 電壓違立電路15具有一分開裝置,由電壓産生電晶體 DTr及負載電路(定電流電路)16彼此串级連接組成。當 電荷泵13提供一程式電皭VPPH(譬如約18伏)作為第一電 壓時,電壓産生電晶體DTr産生程式電壓VppL(醫如約15 伏)作為第二電壓,且小於第一電壓逹一指示電壓值。 電壓建立電路15檢測使用負載電路16時,程式電壓 VppH及VppL之輸出電壓,當輸出電壓超過一指示電壓時 停止電荷泵之操作,當輸出電壓低於指示電壓時,重 新啓動電荷泵之操作。電壓建立電路15分別提供程式電 壓VppH及VppL給X解碼器11及行控制電路12。電壓産生 電晶體β T r由N Μ 0 S電晶體組成,其臨限電壓與選擇電晶 髏STr 1及STr2之臨限電壓同。 經濟部智慧財產局員工消費合作社印製 本實施例之電壓産生電晶體DTr使用下述基本原理。 當程式電壓VppH加於汲極D ,且依二極體連接狀態,其 中該電壓産生電晶體DTr之閘極G3及汲極D彼此連接, 此時,程式電壓VppL將自源極S輪出。此程式電壓VppL 可藉由程式電壓VppH減除一順向電壓降或一臨限電壓 V t h而獲得。 程式電壓V P P L為單元電晶體C T I·].寫人或抹除操作時 所需,其大小應考慮單元電晶體CTrl之物理性質及寫入 時間。程式電壓VppH用以接通選擇電晶髏STrl及STr2。 本紙張又度逋用中國國家標準(CNS ) A4说格(210X297公釐) 409368 b7 經濟部智慧財產局員工消費合作社印製 五、發明説明 () 1 1 由 於 單 7C 電 Ft ΗΠ 體CT r 1之 汲極 電 壓 » 亦 即選擇 電 晶體 ST r 1. 1 1 及 ST r 2 之 源 極 電壓 為程 式電 壓 VppL » 因此, 藉 增加 一 臨 1 1 限 電 嚓 Vth , 卽選擇電晶體s T v 1 及 STr 2之臨限電壓至程 請 I 式 電 壓 V Ρ ϊ> L 而 獲得 之電 壓必 須 加 於 閘 極,否 則 選擇 電 晶 先 閱 讀 1 1 m S T r 1 及 S Τ r Z 將無 法接 通。 亦 卽 Λ 須 遵守以 下 不等 式 背 1 ] VppH >; VppL + V t h 注 意 1 X 解 碼 器 1 1之電 路功 能為 根 據 __. 位 址信號 以 選擇 1 字 事 項 再 1 1 元 線 WL » 並 産 生一 題擇 信號 t 白 程 式 電壓V ρ ρ η 選擇 字 元 寫、 i 程 電壓 本 線 WL f 該 式 電壓 是由 建 立 電 路 15提供 〇 頁 W-· 1 行 控 制 電 路 1 2具 有一 由選 擇 線 SL及 對應該 選 擇線 SL之 1 1 數 値 位 元 線 BL組成 之單 元* 該 行 控 制 電路位 於 早兀 陣 列 1 1 C A之 各 行 處 » 並且 由電 壓建 立 電 路 15提供之 VR及程 式 電 Ίτ V P P L 而 産 生 —第 一及 第二 信 號 » 第 二信號 由 〇伏 構 成, 亦 m 第 電 Μ ,且 小於 程式; 電 壓 VppL 〇 1 1 在 本 實 施 例 之ΕΕ PR0H中, 被 選 擇 之 記億單 元 之選 擇 電 1 I 晶 體 ST I* 1及 ST r2之 個別 閱極 G1及 G2於 寫入模 式 時經 由 字 1 I 元 線 WL 而 偏 壓 至程 式電 壓 VppH 〇 於 此 階段, 由 於行 控 制 \ τ 電 路 1 2 經 由 選 擇線 S L將 選擇 電 晶 體 BS· ST rl之汲 極 偏壓 至 0 I 伏 9 單 元 電 晶 體CT r 1之 控制 閛 極 C G亦 偏壓至 0 伏。 同 時 1 1 ♦ 行 控 制 電 路 1 2經 由位 元線 B L 將 選 擇 電晶髏 ST I* 2之 汲 極 1 1 偏 壓 至 程 式 電 壓 V p p L , 且選 擇 電 晶 m m STr2 將 強 勢接 通 9 I 1 因 為 程 式 電 壓 V Ρ Ρ Η加於 其閘 極 9 且 «30 早 元電晶 腊 CT r 1 之 汲 l 1 極 偏 壓 至 程 式 電壓 VppL 〇因 此 9 寫 入 動作是 在 擷取 儲 存 1 1 於 漂 浮 閘 内 之 電椅 之後 執行 〇 當 "0 •'寫入單元電晶體CTrl 1 I "13- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 409368 A7 B7_ 五、發明説明(π ) (請先閲讀背面之注意事項再填寫本頁) 時,單元電晶體CTfl之控制閘極CG及汲極之電壓成為0 伏,因為選擇線SL偏壓至0伏,且位元線BL偏壓至0伏 。由於無電荷自漂浮閘FG擷取,因此抹除狀態得以 維持。 於抹除模式中,選擇電晶體STrl及STr2之個別閘極G1 及G2附於被選擇之記億單元,且經由字元線WL而偏壓至 程式電壓VppH。於此階段,由於行控制電路12經由選擇 線SL將選擇電晶體STrl之汲極偏壓至程式電壓VppL,因 此控制閛極CG亦偏壓至程式電壓VppL。同時,行控制電 路12經由位元線BL將選擇電晶體STr2之汲極偏壓至0伏 ,因而單元電晶體CTrM.之汲極偏壓至0伏。因此,電荷 注入於漂浮閘F G以執行集體抹除。對於未選定之單元陣 列C A ,其中選擇線S L或字元線W L為0伏,旦位元線B L亦 為0伏,因此無抹除動作發生。 電壓建立電路5不限制僅由電壓産生電晶體D T r及負 載電路16組成,如第5圖所示,如第6圖所示之其他組 態亦可使用。 經濟部智慧財產局員工消費合作社印製 第GA圖顯示一使用定電流源(定電流電路>1以取代第 5圖之負載電阻1(3之實例。於此例中,分開裝置是由NM0S 電晶體構成,具有一閘極及一汲極,彼此連接且連接至 定電流源Ϊ,第6B圖顯示另一實例,其中第5圖之電壓 産生電晶體D r由數個二極體取代。於此實例中,分開裝 置是由二極體D及負載電阻16構成。 第6C圖顯示g —實例,其中電壓産生電晶體DTr由一 -14-本紙張尺度適用中國國家標準(CNS } A4規格(2丨0X297公釐) A7 B7 409368 五、發明説明(〇) (讀先閱讀背面之注意事項再填寫本頁) 負載R 1取代,目.輸出電壓是依負載電阻R 2及負載電阻R 1 之間的tb率值而定。於此例中,分開裝置是由數個電阻 R 1及ΪΪ 2以串级聯接而構成。 在第GI)的實例之中,電壓建立電路是由一電晶體T、 一電阻R及一標準電壓源E構成。於此例中,低於標準 電壓源E逹電晶體T的臨限電壓Vth之一電壓可於電晶體 T之汲極處獲得。另外在第6E圖之電壓建立電路實例中 ,程式電壓VppL是由另一電荷泵132提供。 經濟部智慧財產局員工消費合作社印製 於本實施例之EEPR0M中,行控制電路12之電晶體及單 元陣列CA之電晶體STrl及STr2於程式電壓VppL操作,且 小於傳統K E P R 〇 Μ之電壓。因此,行控制電路1 2中之電晶 髏源極汲極耐電壓及電晶體STr與STr2之源極汲極耐電壓 可小於傳統E E P R 0 Η之電壓,如此,若操作電流相同,因 降低電壓而使消耗之電功率亦能減少。其中之一優點為 電池具有一較長之壽命。由於上逑電晶體之通道長度可 減少以降低佔用面積及電晶體尺寸,因而可獲致更高之 積體化。若汲極電壓等於程式電壓Vp ρ Η ,則行控制電路 1 2之電晶體通道長度及單元陣列C Α之電晶體S T r 1及S T r 2 之通道長度大約為7徹米,若汲極電壓等於程式電壓 V p p L ,則上述之通道長度大約為5徹米。即使單一電晶 髖減少之佔用而積很小,但是對於整値裝置而言,含有 數個行控制電路,其中電晶體之總佔用面積可因而大大 的降低。 如上所逑,因加於記憶單元之電壓與傳統使用之電壓 -1 5 -本紙張尺度逋用中國國家標举(CNS ) A4規格(210X297公釐) 經濟部智慧財產局員工消費合作社印製 409368 at B7五、發明説明(Μ ) 相同,因此使用傳統記憶單元時,無須做修改。 上逑實施例之説明僅針對某些例子,但本發明並不限 於上逑實施例,熟習該項技術者可做若干修改或變更而 不致背離本發明之精神。 _符號之説明 1. 1......X解碼器 12......行控制電路 1 3 .··..·電向栗 15 ......電壓建立電路 16 ......負載電路 21......X解碼器 2 2......行控制電路 2 3......電荷泵 25 ......電壓建立電路 26 ......負載電路 2 2 1,2 2 2 , 2 2 3 .....開關電路 -16- 本紙張尺度適用中國國家標準(CNS > Α4規格(2[0Χ297公釐) (請先閲讀背面之注意事項再填寫本頁) l·訂 V, άν

Claims (1)

  1. 六、申請專利範園 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 ,之位之元 一 電 電之元 路 含接定 含 路 元閛 te 擇單 第 二 二壓位 電 包連一 包 電 單浮數選憶 該 第 第電之 立 置此及 置 立 億漂及被記 據 該 該二擇 建 裝彼體 裝 建 記備線於該 根 , 自第選 壓 開極極 開 壓 性具元對個 且 壓 且該被 電 分汲二 分 電 :發 一 字列數 壓 電 ,於一 該。該與含 該 該 含揮有値陬對 電 二 壓低至 中壓中極包 中 中 包非含數元且 一 ,第及電一號 其電其閘置 其 其 *値元由單, 第線一 ,二自信 ,一 ,其裝 ,〇 , 置數單於億式 一 元立值第或二 置第置,開 置路置 裝有億位記模 於宇建壓該,第 裝該裝體分 裝電裝 存含記元該入 應該以電於號一 之割之晶該 之接之7-儲,一單,寫,對各用定應信供 項分項電或 項聯項-1 體列每憶處在式,至,設對一提 1 以 1 體, 2 级 2 導陣,記點作模路號路 I ,第並 第用第導路 第串第 半元式各叉操除電信電壓路一取 圍置圍半電 圍阻圍 性單形,交少抹擇擇立電電供選 範裝範物流 範電範 發體陣體之至在選選建一 制提壓 利開利化電。利個利 揮導矩晶成元作址一壓第控並電 專分專氣定路專數專 非半為雷形單操位加電於行取三 _ 一請屬一電請有請 種一列元線憶少一壓一小一選第。申有申金及流申具申 一 排單元記至 電 壓 壓一線如具如一 ,電如 一 如 (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ABCD 409368 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 含有一金屬氣化物半導體電晶體,其汲極連接至該第 一電壓,閘極連接至一參考電壓,源極處則産生該第 二電壓。 Γ» .如申諳專利範圍第1項之裝置,其中該行控制電路之 蘧擇線連接至個別記億單元之控制閛,且將該第一信 號或該第二信號施加至該被選擇之選擇線。 7 .如申請專利範圍第6項之裝置,其中値別之記億單元 具有一第一選擇電晶髏及一第二選擇電晶體,第一選 擇電晶體之一端點連接至該選擇線之電流路徑,另一 端點建接至該控制閘極,第二選擇電晶體之一端點連 接至該位元線之一電流路徑,另一端點連接至該單元 電晶體之一電流路徑,該二選擇電晶體之操作依據該 字元線之選擇。 8. 如申請專利範圍第7項之裝置,其中該第二倍號經由 該第一選擇電晶體施加至該控制閘極,而該第一信號 經由第二選擇電晶體於寫入模式時施加至該單元電晶 體之該電流路徑。 經濟部智慧財產局員工消費合作社印製 9. 如申請專利範圍第7項之裝置,其中該第一信號經由 該第一選擇電晶體施加至該控制閘極,而該第二信號 經由該第二選擇電晶體於寫入模式時施加至該單元電 晶體之該電流路徑。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW088103747A 1998-03-11 1999-03-11 Non-volatile semiconductor storage device TW409368B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05947698A JP3362661B2 (ja) 1998-03-11 1998-03-11 不揮発性半導体記憶装置

Publications (1)

Publication Number Publication Date
TW409368B true TW409368B (en) 2000-10-21

Family

ID=13114406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088103747A TW409368B (en) 1998-03-11 1999-03-11 Non-volatile semiconductor storage device

Country Status (7)

Country Link
US (1) US6097630A (zh)
EP (1) EP0942432B1 (zh)
JP (1) JP3362661B2 (zh)
KR (1) KR100320899B1 (zh)
CN (1) CN1179365C (zh)
DE (1) DE69930023T2 (zh)
TW (1) TW409368B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516695B1 (ko) * 1999-12-30 2005-09-22 주식회사 하이닉스반도체 반도체 메모리 소자의 로오 액티브 방법
JP3702229B2 (ja) * 2002-01-16 2005-10-05 株式会社東芝 半導体記憶装置
WO2004095468A1 (ja) * 2003-04-23 2004-11-04 Fujitsu Limited 半導体装置
KR101468098B1 (ko) * 2008-06-23 2014-12-04 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
CN101989453B (zh) * 2009-08-07 2013-09-11 上海华虹Nec电子有限公司 非挥发存储器读出电路的列选择电路及其工作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4578777A (en) * 1983-07-11 1986-03-25 Signetics Corporation One step write circuit arrangement for EEPROMS
JP2507576B2 (ja) * 1988-12-28 1996-06-12 株式会社東芝 半導体不揮発性メモリ
JPH0334198A (ja) * 1989-06-30 1991-02-14 Fujitsu Ltd 書き換え可能な不揮発性メモリ
US5109187A (en) * 1990-09-28 1992-04-28 Intel Corporation CMOS voltage reference
JP3247402B2 (ja) * 1991-07-25 2002-01-15 株式会社東芝 半導体装置及び不揮発性半導体記憶装置
US5428568A (en) * 1991-10-30 1995-06-27 Mitsubishi Denki Kabushiki Kaisha Electrically erasable and programmable non-volatile memory device and a method of operating the same
JPH0721790A (ja) * 1993-07-05 1995-01-24 Mitsubishi Electric Corp 半導体集積回路
US5517453A (en) * 1994-09-15 1996-05-14 National Semiconductor Corporation Memory with multiple erase modes
US5495453A (en) * 1994-10-19 1996-02-27 Intel Corporation Low power voltage detector circuit including a flash memory cell
JPH08293197A (ja) * 1995-04-21 1996-11-05 Nec Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US6097630A (en) 2000-08-01
JPH11260085A (ja) 1999-09-24
EP0942432A2 (en) 1999-09-15
JP3362661B2 (ja) 2003-01-07
CN1179365C (zh) 2004-12-08
KR100320899B1 (ko) 2002-02-04
EP0942432B1 (en) 2006-03-01
EP0942432A3 (en) 2000-06-07
CN1229250A (zh) 1999-09-22
DE69930023T2 (de) 2006-08-10
KR19990077801A (ko) 1999-10-25
DE69930023D1 (de) 2006-04-27

Similar Documents

Publication Publication Date Title
TW381267B (en) Non-volatile semiconductor memory elements having single-bit and multi-bit memory cells
US5982666A (en) Sense amplifier circuit for semiconductor memory devices
TW578294B (en) Voltage generating circuit
TW563241B (en) Non-volatile semiconductor memory device
EP0606650B1 (en) Nonvolatile semiconductor memory device
US6243292B1 (en) Nonvolatile semiconductor memory device capable of reducing memory array area
JPH07105146B2 (ja) 不揮発性記憶装置
KR100204803B1 (ko) 단일 비트셀 및 다중비트셀 동작의 동시적인 수행이 가능한 불휘발성 반도체 메모리 장치
TW415070B (en) Non-volatile semiconductor memory device
CN108172250A (zh) 高速和低功率读出放大器
US6477092B2 (en) Level shifter of nonvolatile semiconductor memory
US7436716B2 (en) Nonvolatile memory
KR950008674B1 (ko) 불휘발성 반도체 기억장치 및 그의 데이타소거방법
JP2000057789A (ja) 不揮発性メモリセルを読み出すための装置および方法
KR900001774B1 (ko) 바이어스 전압 발생기를 포함하는 반도체 메모리 회로
JPH07287986A (ja) 列電圧保持回路を有する集積回路メモリ
US5982661A (en) Memory device
JP3141102B2 (ja) 不揮発性メモリセルの内容の差分評価の為の基準信号発生方法およびその発生回路
JP2004158111A (ja) メモリ回路
EP0377840B1 (en) Nonvolatile semiconductor memory device having reference potential generating circuit
KR100591773B1 (ko) 불휘발성 반도체 메모리 장치 및 그것을 위한 전압 발생회로
TW409368B (en) Non-volatile semiconductor storage device
JP2003346488A (ja) 半導体記憶装置
TW379328B (en) Column decoding circuit of flash memory having separated character lines
US6574146B2 (en) Circuit and method for timing multi-level non-volatile memories

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees