TW409296B - Improved policide - Google Patents

Improved policide Download PDF

Info

Publication number
TW409296B
TW409296B TW088100188A TW88100188A TW409296B TW 409296 B TW409296 B TW 409296B TW 088100188 A TW088100188 A TW 088100188A TW 88100188 A TW88100188 A TW 88100188A TW 409296 B TW409296 B TW 409296B
Authority
TW
Taiwan
Prior art keywords
layer
silicide
item
gold
polycrystalline
Prior art date
Application number
TW088100188A
Other languages
English (en)
Inventor
Mathias Ilg
Johnathan Faltermeier
Radhika Srinivasan
Original Assignee
Siemens Ag
Internat Businessn Machines Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag, Internat Businessn Machines Co filed Critical Siemens Ag
Application granted granted Critical
Publication of TW409296B publication Critical patent/TW409296B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

A7 B7 __409S96 五、發明説明（，） 本發明之技術領域一般偽關於半導體製造，並且更特 別地是有關於具有多晶矽矽化物閘極的電晶體。 發明背昌 在裝置製造中，倦將絶緣性、半導體性與導電性層形 成於一基板丄。該諸層被刻割（P a t, t e r η e (Π以形成元件 (f e a U】r e )與間距（s p a c e )。該元件與間距被刻劃以形成 諸如電晶體、雷容以及電附等裝置。其次，這些裝置將 被相互連結以横得所欲之電功能，而産生積體電路（1C)。 為減少片電附，金_氣化物半導體（Μ 0 S )電晶體傜使 用多晶矽矽化物閘楝。該多晶矽矽化物閛極包含諸如矽 化鎢（W S i X )等覆蓋於經大最摻雜多晶矽上的金屬矽化物 。該多晶砂偽典型地以磷（P )摻雜。該多晶矽應該含有 高摻雜濃度，以降低Η電阻。. 然而，覆蓋於經大量摻雜之多晶矽上的金屬矽化物具 有化學計虽控制方面的問題，其僳以富金屬界面的形式 出現^ *金_界商偽不欲的，因為其無法抵抗後纒的熱 加工。结果，該界面將被氣化。氣化將使表面粗糙，且 在部份狀況中將使矽化物膜剝離β習知地，富金屬界面 的反效果偽祕由提供一多晶矽之固有層（無摻雜層）於經 大黾檫雜之多晶矽與金屬矽化物間之界面而避免。無摻 雜之多晶矽層的加入將增加閘極堆眷的高度，因而增加 閘極堆#的縱橫比。減少基礎準則（g r 〇 u n cj r u 1 e )將更增 加縱横比，因而産生加工方面的問題β此外，無摻雜之 多晶矽層的加人亦將增加閘極電阻，其將降低裝置性能 本紙張尺度適用中國國家標準（CNS ) Α4規格（ΙίΟΧ297公渣） I. 裝 訂 1 Λ^, r 1 j - (請先閱讀背面之注意事項再填W本頁0 經濟部中央標準局負工消費合作社印製 409296 at B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ V ) 1 1 〇 另 一 避 免 富 金 颶 界 面 的 技 術 偽 為 降 低 多 阳 5夕 的 摻 質 辰 _ 1 1 I 度 0 多 晶 矽 層 的 P 濃 度 典 m 地 應' 雒 持 於 1 0 20 磨 子 / 立 方 1 1 公 分 以 下 0 該 技 術 亦 不 佳 地 增 加 閛 極 電 m. 〇 請 1 先 1 由 上 逑 - 提 供 具 有 減 少 Η 電 m 的 可 靠 多 晶 矽 閘 稱 偽 需 聞 讀 背 要 的 〇 I 之 1 明 槪要 注 意 事 1 本 發 明 偽 有 關 於 具 有 較 薄 厚 Π*Γ： 度 與 較 低 之 Η 電 m 的 可 靠 項 再 1 閘 m m 體 的 形 成 〇 在 一 實 施 例 中 該 較 薄 之 厚 度 與 較 低 填 t 本 1 之 片 電 m 俗 由 沈 積 —- 現 場 即 時 摻 雜 之 金 颶 矽 化 物 層 於 頁 'W"· 1 I 經 摻 雜 之 多 晶 矽 層 上 而 獲 得 0 在 金 靥 矽 化 層 中 摻 質 將 減 1 1 I 少 有 關 金 m 界 面 的 問 題 〇 此 將 允 許 在 無 須 本 質 覆 蓋 多 1 ! 晶 矽 層 或 要 求 多 晶 具 有 較 低 摻 質 粮 度 的 情 況 下 沈 積 金 1 1 丁 m 矽 化 物 層 〇 1 鬮 示 ? 1 單 說 明 1 1 第 1 圖 顯 示 一 作 為 舉 例 的 D R A Μ 單 元 ， ! 1 第 2 a - C圖表示用以形成- '多晶矽矽化物閘極堆疊之 1 1 本 發 明 的 m 施 例 〇 線 I 本 發 明 i 1 本 發 明 偽 有 閜 於 具 有 較 低 Η 電 眼 之 可 靠 多 晶 矽 矽 化 物 1 1 閘 搔 〇 為 協 助 本 發 明 之 說 明 > 其 傜 以 記 億 體 1C進行本文 ! ! 之 説 明 〇 妖 而 本 發 明 係 明 顯 地 更 為 廣 泛 並 可 應 用 於 1 1 一 般 的 1C 0 還 提 供 有 - DRAM單元 的 說 明 〇 1 1 # 考 第 1 圃 > 其 顯 示 一 溝 渠 電 容 器 式 DRAM單元 10 〇。 * 1 S 該 溝渠電容器式DRAH單 元 -4 俗 說 明 於 例 如 M esb U等人所撰 '! 1 1 ! 1 本紙張尺度適用中國國家標準（CNS ) A4忧格（210X 297公釐） 經濟部中央標準局—工消f合作杜印製 409S96 a? B7 五、發明説明（々） 之 fial .nf _^2-S-G-Jib- Jr e n_c.L--DJiA H Cell With Self-A 丄 1：κϋχί—Bjit LeiL I EDH 93-G27 中，在此併 入本案以為參考資料。雖然在此顯示一溝渠電容器DRAM 單元，但本發明祐不欉限於此。例如，亦可使用堆II電 容器I) R A Μ單元。該單元的陣列典型地以字元線及位元線 互連而形成丨)R A Μ I C。 作為舉例地，DRAM單元100包含形成於基板101中的溝 渠電容器1 6 該溝渠典型地摻雜以多晶矽1. fil镇充，該 多晶讷大1摻雜有具第一導電度之摻質諸如η型。經摻 雜之多晶矽偽作為電容器之電極，稱為”儲存節點”。視 需要，可用以第一導電度的摻質摻雜的鑲嵌電極板165 環繞溝渠底部。該镶嵌電極板可作為電容器之另一電極 。用以減少寄生漏電流的環狀物1 C 8偽位於溝渠頂端。 一節點介電脣Π; 3隔離電容器的二値電極板。提供包含 有第一導電度之摻質的鑌嵌井17 q以連接陣列中之DRAM 單元的鑲嵌電極板^鑲嵌井上方為包含有諸如P型之第 二導電度摻質的井173。該p井包含足以形成相反導電 接商的摻質濃度，以減少電晶體no的垂直漏電流。 電晶體包含一多晶矽矽化物閘極堆41 l· 1 2。有時候被 稱為”閛極導體”（G C )的閘極堆《偽作為丨} R A Μ陣列中的字 元線。因為字元線偽連接至電容器，所以其被稱為”主 動字元線’、如所示，該閘栎堆#包含以摻質大最摻雜 的多晶矽層]2 0。在一實施例中，多晶矽層1 2 I]傜以ρ摻 質大氧摻雜。亦可使用硼U )或砷（A s )摻質。為維持低 片電m、多晶矽的摻質濃度應足夠高。大量摻雜之多晶 本紙張尺度適用中國國家標準（CNS )A4規格（210X297公釐} (請先閱讀背面之注意事項再填寫本頁) -裝· 線 經濟部中央標準局員工消費合作社印袋 403296 a? _B7____ 五、發明说明（* ) 的12 1)上方設有一固有多晶矽層121及一金屬矽化物層 122。該固有多晶矽層偽作為一鍰衝蘑，以避免一富金 睽界而形成於矽化物與大量摻雜之多晶矽層間。雖然來 Θ大翬摻雜多晶矽_之摻雜將在後鑛熱加工期間擴散進 \固有多晶矽，但在金屬矽化物層最初沈積期間多晶矽 俱原姶而未經改變的。金屬矽化物層上方係為諸如作為 蝕刻m絶層的氪化物層。 大單槔雜的擴散區U3及114係設於蘭極旁β該擴散區 包含有與多晶矽層相同導電度並舆井173相反電性之摻 曹。例如，該擴散區偽以η型摻質大景摻雜。擴散區 1】3及]1 4煤依據電流方向而個別被稱為"汲極“或”源極” 。在此所用的詞彙”汲稱”與’'源搔"傜可互換。電晶體與 電容器間的連接偽藉由擴散區125而達成，其稱為”節點 擴散"。 一淺溝渠隔離（ST丨）180偽被設置以將D8AH單元與其他 單元或裝置隔離。如所示，一字元線120偽形成於溝渠上， 並锗STI隔離。字元線120被稱為"消失字元線"（passing wordline)，因為其並未電連接至DRAM單元。此種结構稱為 祈《位元線结構。含有窗口或折叠口的其他結構亦可使用。 一中間介電層】8 9偽形成於字元绵上。代表一位元線 的一導電層偽形成於該中間介電層上β —位元線接觸脔 口 1 8 η俗設於中間介電層中，以使源搔1〗3與位元線1 ί) 〇 接觸。 如上述，在經大量摻雜之多晶矽層與矽化物層間之多 一 6 - 本紙張尺度適用中國國家標率（CNS ) Α4規格（210Χ297公釐} ----Ί-IΊ---裝------訂------線 (請先閲讀背面之注意事項再填W本頁) r /(\ 明説 明發五 3296 A7 B7 的使 加而 增 ， 所件該一兀 oth 度橫 厚縱 的的 0 高 堆更 掙生 閛産 加將 增其 將為 用因 使 ， 的的 。 0 欲.難 衝不困 緩偽咢 的.度 工 晶厚加 第 堆 極 閘 物 化 矽 矽 晶 多 成 形 之 明 發 本 據 根 示 表 圖 表體 代憶 II取 2a存 第機 者隨 黎如 。諸 法為 方偽 的TC 喔該 面 剖 板 基 的 柺 部 1 之 憶 記 取 存 機 隨 態 動 步ί 列體置 同 _ 陣稳裝 、憶輯記輯 Ν)記邏取邏 )R.A讀化存他 (!)唯式機其 體或稈隨伺 R 可 (S如 體諸 憶為 記可 KC ϊβΓ U 存該 機 ， 隨外 態此 靜 。 C 、- Ti Η 體 R Μ S 記 H(等 輯 邏 用式 瞎埋 殊嵌 特c( 態 式 併 合 任 或 置 裝 輯 邐 等 體數 ， 導複物 半成産 等割後 圓分最 C 晶 I 於 矽將用 如以而 諸割裝 於切封 造被被 製將將 被圓後 地晶而 行 ，Η 平後晶 1C成該 個完 。 數 Η Η 複加晶 地 „ 的 型丄別 典板<@ 基値 設他 公其 辦及 的以 統S) 糸DA 宾(Ρ 傳統 及糸 機肋 表輔 列式 與位 機數 印 人 C. 影個品 含 、産 包話費 、電消 統式等 糸«品 腦蜂産 電 、子 如備電 上 隱 緣 絶 在 矽 如 諸 板 基 他 其 0 _ 晶 矽 如 Μ 為 可 fl 2 板 基 (請先閱讀背面之注意事項再填寫本頁) .裝. 訂 線 經濟部中央標準局員工消費合作社印裝 石 w ws 在 用 使 被 可 亦 板 基 等 物 合 化具 族以 V 你 - 板 ffl 基 與該 鎵 , 化中 6Φ例 、施 緒 寅 Αϊ_a(> r ! S}在 包用 未使 並所 板此 基在 之 ， 示是 所地 然解 雖瞭 〇 應 雜但 摻 ， 鼠件 徹一兀 質置 摻裝 的及 度 層 電置 導裝 一 他 第其 有 含 0 其 詞於 的件 板 基 元等 置 B 裝如 及諸 以以 層係 置板 裝基 層該 多 ， 或中 層例 一 施 有實 具一 為在 以 。 可板 .基 之 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公奪} 409296 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明 ( y ) 1 1 P 探 質 (P -) 撒 1 檫 雜 0 Β 的 濃 度 大 約 為 1 , S X 1 0 1 3原子 1 / 立 方 公 分 〇 1 1 苺 板 如 複 數 個 於 其 中 形 成 的 溝 m 電 容 器 (未表 請 1 先 ί 示 於 阖 中 )0 該溝渠電容器可為諸如第1 圔所述者。 在一 閱 讀 實 施 例 中 1 1% 溝 m 電 容 器 偽 作 為 η 通 道 1) R AH an 卑 元 的 儲 存 背 面 I 之 1 電 容 器 e> 嵌 埋 η 型 井 用 來 將 電 容 器 的 Π m 嵌 埋 電 極 板 連 事 1 接 在 _- 起 P m 井 設 貿 於 η 通 道 f)R AM 存 取 電 晶 體 0 P 項 1 再 I 井 的 m 度 大 約 為 5 X 1 0 17 至 8 X 10 \Ί c fi9 〇 此外， η 型井 %, 士 1 Λ 偽 設 置 於 P 通 道 電 晶 am 體 » 諸 如 使 用 於 支 撐 電 路 者 0 其 他 頁 1 I 擴 散 區 依 所 需 而 設 置 於 基 板 中 0 1 1 於 此 加 工 階 段 該 基 板 包 含 有 —' 平 ί〇 表 商 2 1 〇 0 -犧 1 I 杵 氣 化 m (未表不艇_中} 於 該 表 而 JL· 形 成 〇 犧 牲 氯 化 I 訂 m 倦 作 為 用 於 棺 人 m 子 的 罩 幕 氣 化 物 以 調 整 後 绩 形 成 1 之 m 晶 m 的 閛 閥 電 m (V t) 該 V t 調 整 棺 入 偽 使 用 諸 如 1 I 傳 統 徹 m 與 罩 幕 技 術 1 以 將 檫 質 選 擇 件 地 植 入 該 閛 搔 通 1 I 道 U 域 中 〇 該 技 術 包 含 沈 積 一 光 m 層 於 罩 幕 氯 化 物 層 上 1 1 並 以 曝 光 源 及 罩 幕 將 其 m 擇 性 地 曝 光 〇 依 據 所 使 用 者 線 i 為 Tf. 或 負 光 阻 於 顯 影 期 間 將 該 光 m 層 被 曝 光 或 未 曝 光 i 1 的 部 份 移 除 » 以 S 擇 件 地 曝 露 出 下 商 的 基 板 區 域 〇 其 次 I i 於 該 曝 露 出 的 U 域 棺 入 離 子 以 獲 得 所 欲 的 Vt 0 i I 在 U J. V 1 植 入 後 1 該 光 m 輿 罩 幕 氣 化 物 層 俗 以 如 ite 式 蝕 1 ! 刻 移 除 〇 其 次 1 於 該 棊 板 表 面 上 形 成 氧 化 物 薄 層 2 2 〇〇 ! I 氧 化 物 , 偽 作 為 閘 栩 氣 化 物 * 在 一 實 施 例 中 3 該 閛 極 i 氣 化 物 % 以 熱 氣 化 法 成 長 -? 0 閘 m 氣 化 物 的 厚 度 偽 為 諸 如 j 1 1 ! 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格<210X297公釐） 經濟部中央標準局員工消费合作社印製 408296 : 五、發明説明（7 ) 約 6 - 1 0 η μ 0 將多晶矽_ 2 30沈積於該閛楠氣化物上。該多晶矽層 偽以諸如化學蒸汽沈積{ C VD )沈積。此外，可以使用非 晶質矽H可用以取代多晶矽。該多晶矽層典型地包含有 槔質，以減少其雷ffi。該接質包含諸如磷< Ρ )、砷（A s ) 或硼U )。該多晶矽嗝可在其形成期間或形成後被摻雜 p在C V I)製程期間混入擦質偽為熟知的即時楱雜。 在一宵旃例中，該多晶矽屑偽以p擦質摻雜。該多晶 讷係被即時探雜β P摻質的濃度大約為〗丨）19至5 X】0 21 原子/立方公分，最好為大約Π) 20牵1 021闱子/立方公 分，目更好為大約5 X 1 η2β厣子/立方公分。 該多晶矽偽使用s i Η 4作為矽的先質並使用Ρ Η 3作為Ρ 槔質源，而在c V I)反應器中以諸如大約0 0 Q - G 5 0°C的溫 度並於大約1 (Η) - 1 8 (I Τ 〇 間的壓力來沈積。該摻雜多 晶矽的厚度大約為10- 200nm,最好為大約40- 150nsi， Η更奸為大約5(1- lOOnm。當然，實際的厚度可依不同 因素而變化。例如，基於功函數目的最小厚度為需要的 ，而此偽依設計需求而定。在部份狀況中，該最小厚度 可為大約〗η n m。 参考第2 h圖.一金屬矽化物層2 4 11偽沈積於該多晶矽 1 2 :1«ί.方。該金_矽化物包含諸如矽化鎮（W S i x )、矽 化钼（Μ π Hi Z 、矽化鉀（T a S i x ),矽化钛（Τ ί S i X )、矽 化鈷（(:ο H i x )或其化金屬矽化物。根據一實施例，該金 靨砂化物包弇P-或η-型的摻質。該摻質包含諸如磷（P) -9 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐' ).. 1--；-------裝------訂------線 (請先聞讀背面之注意事項再填寫本頁) A7 B7 409296 五、發明説明（方） 、&MAs)或硼Uh該摻質類塑係與慘雜多晶矽層230者 相同。金屬矽化物1的典型濞度為大約19牵5 X 1 0 21 f帛子/立方公分，最奸為大約】Π 至ί J) 21原子/立方公 分，目更好為大約5 X 1 〇 2°屌子/立方公分。卽時檫雜 該金團矽化物無形中將增加以非晶質態沈精的傾向。以 非晶質態沈稍金颶矽化物將增加膜的晶粒尺寸，因而降 低其電阴。 該即畤摻雜金醑矽化物偽賴由用以沈積無摻雜之金屬 矽化物蜈的傳統C Ο技術來沈積。摻質源偽包含於C V D製 程中，以提供沈積膜的卽時楱雜。 在一實施例中，該被摻雜的金屬矽化物層包含摻雜Ρ 的W Six。該WSix傜被即時地摻雜。Ρ摻質的濃度為大 約10 19至ΪΪΧ丨0 21庳子/立方公分，最好為大約1G20至 1 11 21厣子/立方公分，Μ更好為大約5 X 1 0 2〇原子/立 方公分。經擦雜之金義矽化物的厚度大約為5 [I - 2 η (1 n m , 最好為大约8 η n m。當然，實際的厚度可依設計與参數而 變化。 傳統的w , S i及摻質先質偽被用以形成摻雜W S i x膜。 傳統的Si先質包含諸如矽烷（SiHi )、二矽烷（Si2H6) 或二Μ矽烷（'S i Η 2 (Μ 2 ) ; W先質包含六氟化鎮（W F 6 ) 、六氣化_ < W C U )或六羰基化鎢（W丨C 0 j 6 }。瞵（P H 3 或P (K 1 1 )被用來提供P撰質源。在一實施例中，該P Η 3 傷被添加於W F 6與Si Η 4 ，以形成為Ρ所摻雜的W S i X膜 。此等先質被導入一CVD反應器中，例如：為Applied -1 η - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -1 |^ 裝 訂 - 备 (請先閱讀背面之注意事項再填？本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局Μ工消f合作社印^ 40929b a?B7五、發明説明（？） Mat erifUf； located in Santa Clara, CA 所製造的 (:e η ΐ. ii r fi C V Π g應器„用於C V i)製稈的典型溫度與®力傜 鹤別為大約4 5 Π - 0 0aC以及大約ί - Γ) T 〇 r r。溫度最好為 大約！i50°C、而閛力刖為太构1.5 TorrD 在沈積期間添加摻質至金_矽化物膜將減少富金屬界面的形 成。雖然用以減少富金颶界商的機構並不完全请楚，但是一般相 佶該檫質將提高金鵑反應的效率。例如，W F s反應的效 率被提舁。因為摻質係於沈積製程中被混入，所以在整 偏沈積製稈中WFe反應的效率均被提昇^因此，W在整 辆WWx暌中分佈相當均勻，因而避免富金屬界商形成。 沈積一金屬矽化物膜於一大最摻雜暦上而無富金屬界 而形成的能力將使得在大鼠摻雜曆上金屬矽化物膜之沈 樁不再需猙--P固有多晶矽覆蓋餍。此係特別有利的， 特別是對於較小的基礎準則，因為其將形成具有較低縱 褐th的間極堆眷。！比外，亦可權得較低的電阻，因而增 加裝置杵能。 再者，因為使用了 一摻雜之矽化物層，所以多晶矽層 可免禊雜。可使用一未摻雜之非晶質矽取代多晶矽。該 未擦雜多晶矽或非晶質矽的厚度可為諸如大約2 0 - 5 ί) n m。 存後靖加工期間曝露於熱將使得金屬矽化物及多晶矽 屬中的榥羁擴散。視需要可進行退火以將層中的摻質擴 散„ ®火偽被設計以提异膜的性質或使其最佳化〇該退 火傜執行於諸如在大約常瞪下以及在大約1 n (] (TC的溫度 。锻火氣氛包含諸如氧氣（<)2 )、氬氣Mr)或氤氣<Ν2 ) ^^ ΊΤ ~^裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210乂297公釐） 409296 at B7 經濟部中央標準局員工消費合作衽印製 五、發明説明 ( ) 1 0 在 多 晶 矽 層 所 包 含 的 摻 質 濃 度 小 於 矽 化 物 層 的 狀 況 中 1 'M 火 將 增 加 多 晶 矽 層 中 的 摻 質 濃 度 〇 m 由 設 置 一 作 為 1 1 m 質 m 的 椟 雜 矽 化 物 質 該 多 晶 矽 層 可 以 低 於 富 金 屬 界 請 1 先 1 m 形 成 的 探 質 濃 度 而 被 形 成 〇 該 閘 極 堆 爨 的 多 晶 矽 層 因 閱 比 m 以 在 未 増 加 厚 度 的 情 況 下 包 含 較 尚 的 摻 質 iM. 候 度 9 以 背 I 之 I m 金 m 界 m 形 成 〇 结 果 提 供 了 具 有 低 Η 電 m 的 可 意 I m 鬧 梅 椎 轉 〇 孝 項 1 I 再 1 I 於 命 屬 矽 化 物 層 上 方 形 成 — 刻 m 絶 層 以 進 行 後 鑲 加 填 本 1 ά 1： 〇 該 蝕 刻 m. 絶 JP 含 諸 如 氮 化 〇 頁 i I 棼 考 第 2 c IK 該 閘 極 堆 « 層 偽 被 刻 剿 以 形 成 閘 極 導 體 ί i 2 8 n〇 該閛栎導體的刻刻偽使用傳統徹影及蝕刻技術而 i 1 τη 成 〇 技 術 包 沈 積 — 光 m 層 > 並 以 m 光 源 及 罩 幕 將 I 訂 該 光 m 層 m 擇 性 地 曝 光 〇 部 份 的 光 阳 於 顯 影 後 被 移 除 1 留 下 未 受 保 m 的 蘭 堆 饗 部 份 〇 該 未 受 保 m 的 閘 極 堆 曼 1 I 部 份 偽 以 諸 如 活 性 離 子 蝕 刻 (R I E )移除。 1 1 間 隙 (未表示於圖中） 可 選 擇 性 於 閛 m 導 m 邊 緣 上 形 1 1 成 G 間 隙 荜 形 成 後 t 植 入 探 質 以 形 成 郯 接 電 晶 體 閘 楝 的 線 1 擴 散 區 〇 該 間 隙 將 限 制 擴 散 區 往 上 擴 散 其 將 滅 少 重 1 1 # 電 容 0 ί 1 — 氣 化 層 1 8 8偽沈積於棊板表商上， 以作為流動離子 1 I m 障 作 為 無 邊 界 位 元 線 接 觸 形 成 畤 的 刻 m 絶 〇 介 1 1 雷 屑 2 a 倦形成於裝置结構上， 以提供導電層ϋ 與 閘 楝 1 ! m m 間 之 絶 緣 0 該 介 電 層 亦 作 為 保 護 層 9 以 隔 離 裝 置 结 ] J 橘 於 受 雜 質 水 氣 及 刮 痕 之 損 害 〇 該 介 電 層 包 含 諸 如 1 Ί -1 2 - I 1 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格（ΙΙΟΧ2?7公釐） A7 .09286 B7 五、發明説明（) 磷矽酸锞玻璃（PSG)或硼磷矽酸鹽玻璃（BPS G)等植磷二 氣化矽。 接觸2 H t於該介電層中形成，以提供該導電層與下而 導電匾2 S 5間的互連。該導電層代表諸如I) R A Μ晶Η的一 位元線。 雖然本發明已被特別地掲示祐參考不同的實施例做說 明，iy.在钟悉此技術者將了解可以在不違背木發明之範 轉下對本發明進行改良與修Tfj因丨比，本發明之範睛並 非取決於參者上逑説明，而偽參照所附之申譆專利範圍 與其均等物的範瞎來決定。 —---Ί I ----裝------訂------線 (請先閲讀背面之注意事項再填寫本頁) 經濟郎十央標隼局員工消費合作社印製 -13- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董' ) 409296 A7 B7 經濟部中央標準局貝工消f合作杜印製 五、發明説明（^ ) 黎考符號説明 1Π0.....動態險機存取記億體單元 ]0 1 .....某板 )1 η.....電晶_ 1 11.....多晶矽矽化物閘極堆探 1 2 11 … …多 晶 m 121.., …本 質 多 晶 層 12 2.., …金 m 矽 化 物 層 100... …溝 渠 電 容 器 1 ii 1 … ….多 晶 矽 1 fi 3… …節 點 介 電 質 170.., ..嵌 埋 井 1 7 3… …井 2 0 1.. …基 板 Z 2 Π… -..薄 氧 化 物 2 3 0.., 晶 矽 層 240.., ..金 屬 矽 化 物 層 2 8 0… …閘 極 m 體 285,,, _..導 電 區 2 8 8 .. • ·.氰 化 物 層 m ., ‘ ·.介 電 層 2 ίΠ .,, …接 觸 ϊ 9 ；ί .. …導 電 1 1 -. …擴 散 區 -14- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） ^ J | 1 : I ..... 訂 線 (請先閱讀背面之注意事項再螃？'本頁) A7 409296 B7 五、發明説明（θ ) 板 層 摔 電 區電物介 射埋狀間 擴.嵌琿中 (請先閱讀背面之注意事項再填寫本頁) .裝· 訂 線 經濟部中*標準局員工消费合作社印製 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐）.

Claims (1)

  1. A8 BS C8 D8 經濟部中央標準局貝工消費合作社印製 六、申請專利範圍 ! 一 禪 用 以 形 成 含 有 多 晶 矽 矽 化 物 閘 極 之 電 晶 體 的 動 態 1 m 機 存 取 記 憶 體 (D R λ Μ )的方 法 9 包 括 有 : 1 1 於 基 板 上 形 成 一 層 氣 化 層 : Ν 請 1 先 1 於 該 氣 化 P 上 形 成 ___. 多 晶 m 層 閱 1 S 於 該 多 晶 的 層 上 沈 積 金 m 矽 化 物 層 該 金 屬 砂 化 背 面 1 | 之 I 物 m 以 椟 質 m 時 摻 雜 1 以 減 φ 多 晶 矽 層 與 金 鼷 m 化 物 注 意 I _ 間 的 金 屬 界 面 . 以 事 項 1 I 再 1 I 刻 i；i 等 氣 化 物 、 多 晶 及 金 m 矽 化 物 層 以 形 成 4 寫 本 I k 該 閘 搔 〇 頁 1 I S 一 揮 含 有 多 晶 矽 化 物 閘 栎 的 電 晶 包 括 有 1 1 一 閘 極 氣 化 物 層 1 1 —1 多 晶 層 ·， 以 及 1 訂 —- m 時 摻 雜 的 金 屬 矽 化 物 在 金 _ 矽 化 物 中 的 摻 質 1 將 ij=R 少 該 多 晶 % 與 金 屬 矽 化 物 層 間 的 晶 金 鼷 界 面 〇 1 1 3. 一 種 製 诰 半 導 m 裝 置 的 方 法 % 包 括 有 1 1 I 於 基 板 上 形 成 一 多 晶 的 層 ； 以 及 1 1 於 m 多 晶 砂 霸 上 沈 積 一 金 m 矽 化 物 層 該 金 矽 化 悚 I 物 層 % 以 m 質 即 持 檸 雜 * 以 減 少 多 晶 矽 與 金 屬 矽 化 物 1 1 間 的 尚 金 ra? fS^ 界 而 〇 1 1 如 V+- m 專 利 範 圍 第 ΙΠ 之 方 法 1 其 中 該 m 雜 傜 由 η 型 1 1 或 P m 摻 質 所 組 成 的 族 群 中 m 擇 之 〇 1 1 5 如 申 rtS 專 利 範 園 第 4 項 之 方 法 1 其 中 該 η Μ 摻 質 偽 為 1 I 由 神 或 磷 所 m 成 的 族 群 中 選 擇 之 而 該 Ρ m 樓 質 包 ( 硼 〇 1 6. 如 申 it 專 利 範 圍 第 5 項 之 方 法 J 其 中 該 多 晶 矽 層 包 含 i | -1 G - i 1 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X 297公釐） 409296 μ D8 經濟部中央標隼局員工消費合作社印製 六、申請專利範圍 1 探 質 〇 1 7 如 申 R月 專 利 範 園 第 G 項 之 方 法 > 其 中 在 該 多 晶 矽 層 中 1 i 的 採 質 偽 與 金 屬 矽 化 物 層 中 者 相 同 之 類 型 0 y—N 請 1 先 1 如 _ riF! 專 利 範 罔 第 7 項 之 方 法 其 中 該 金 ! 屬 化 物 及 閱 讀 晶 m 包 含 η m 摻 質 〇 背 1 I 之 1 9 如 串 專 利 範 園 第 a m 之 方 法 ， 其 中 該 η m 楔 質 包 含 注 意 磷 〇 # 項 再 1 1 I 10 如 Φ fr^ 專 利 範 園 第 9 項 之 方 法 其 中 該 金 屬 化 物 層 填 寫 本 1 d- 中 的 椟 質 im. 度 傜 為 大 約 1 ίΐ 19 5 X 1 02 1 0 頁 "-W- 1 I 11. 如 串 m 專 利 範 m 第 1 0 項 方 法 ί 其 中 該 多 晶 矽 層 中 的 1 1 檸 W 'jm m 偽 為 大 約 10 19 至 5 X 1 0 2 1 0 1 1 32. 如 明 專 利 範 閑 第 Π項 之 方 法 1 其 中 該 金 m 矽 化 物 % 1 訂 為 由 包 含 m 、 m % |D 、 钛 及 鈷 所 組 成 的 族 群 中 選 擇 之。 1 13. 如 πΗ 專 利 範 圍 第 1 2項之方 法 > 其 中 該 金 屬 δ夕 化 物 層 1 1 包 含 鎢 0 1 I 14 如 Φ η坷 專 利 範 園 第 U項 之 方 法 其 中 該 金 fm 矽 化 物 俗 1 1 .以 化 學 藥 汽 沈 積 (C VI))而沈積之。 % 1 Γ) 如 ^ψ m 專 利 範 W 第 1 4項之方 法 ， 其 中 將 一 矽 先 質 1 1 I 銪 先 質 以 及 一 榇 質 斗 兀 質 用 於 C V 1)〇 1 1 1B 如 串 專 利 簕 圍 第 1 5項 之 方 法 1 其 中 該 矽 先 質 偽 由 1 I Si H A Si 2 Η Ε ;或s i Η 2 C ] 2 所 組 成 的 族 群 中 選 inn ί举 S 1 1 該 筠 先 質 係 由 WF 6 ，WC 1 6 或 W ( C0 )6 所組坊 ΐ的族群中選 1 i 擇 9 而 m 先 質 % 由 PH 3 或 Ρ0 C 1 4 所 組 成 的 族 群 中 選 擇。 1 17 如 _ 明 專 利 範 圍 第 16項 之 方 法 其 中 該 金 屬 矽 化 物 偽 [ 在 大 約 4 5 0 - 6 0 0 °C的溫度以 及 大 约 1 - 5 To Γ Γ 的 壓 力 下 1 1 沈 積 〇 -1 7 - 1 1 1 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐）
TW088100188A 1998-01-21 1999-01-07 Improved policide TW409296B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/010,081 US6130145A (en) 1998-01-21 1998-01-21 Insitu doped metal policide

Publications (1)

Publication Number Publication Date
TW409296B true TW409296B (en) 2000-10-21

Family

ID=21743737

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088100188A TW409296B (en) 1998-01-21 1999-01-07 Improved policide

Country Status (6)

Country Link
US (1) US6130145A (zh)
EP (1) EP0932186A3 (zh)
JP (1) JPH11265992A (zh)
KR (1) KR100571356B1 (zh)
CN (1) CN1230780A (zh)
TW (1) TW409296B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037620A (en) * 1998-06-08 2000-03-14 International Business Machines Corporation DRAM cell with transfer device extending along perimeter of trench storage capacitor
US6639264B1 (en) * 1998-12-11 2003-10-28 International Business Machines Corporation Method and structure for surface state passivation to improve yield and reliability of integrated circuit structures
US6614082B1 (en) * 1999-01-29 2003-09-02 Micron Technology, Inc. Fabrication of semiconductor devices with transition metal boride films as diffusion barriers
US6797601B2 (en) * 1999-06-11 2004-09-28 Micron Technology, Inc. Methods for forming wordlines, transistor gates, and conductive interconnects
US6730584B2 (en) * 1999-06-15 2004-05-04 Micron Technology, Inc. Methods for forming wordlines, transistor gates, and conductive interconnects, and wordline, transistor gate, and conductive interconnect structures
US6630718B1 (en) * 1999-07-26 2003-10-07 Micron Technology, Inc. Transistor gate and local interconnect
US6396121B1 (en) * 2000-05-31 2002-05-28 International Business Machines Corporation Structures and methods of anti-fuse formation in SOI
US6392922B1 (en) * 2000-08-14 2002-05-21 Micron Technology, Inc. Passivated magneto-resistive bit structure and passivation method therefor
KR100447031B1 (ko) * 2001-03-23 2004-09-07 삼성전자주식회사 텅스텐 실리사이드막의 형성방법
US6607976B2 (en) 2001-09-25 2003-08-19 Applied Materials, Inc. Copper interconnect barrier layer structure and formation method
US6528367B1 (en) 2001-11-30 2003-03-04 Promos Technologies, Inc. Self-aligned active array along the length direction to form un-biased buried strap formation for sub-150 NM BEST DRAM devices
DE10217610B4 (de) * 2002-04-19 2005-11-03 Infineon Technologies Ag Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
US6783995B2 (en) * 2002-04-30 2004-08-31 Micron Technology, Inc. Protective layers for MRAM devices
US6670682B1 (en) * 2002-08-29 2003-12-30 Micron Technology, Inc. Multilayered doped conductor
US6982214B2 (en) * 2002-10-01 2006-01-03 Applied Materials, Inc. Method of forming a controlled and uniform lightly phosphorous doped silicon film
US20040132245A1 (en) * 2003-01-06 2004-07-08 Pi-Chun Juan Method of fabricating a dram cell
JP2005217176A (ja) * 2004-01-29 2005-08-11 Tokyo Electron Ltd 半導体装置および積層膜の形成方法
TWI278069B (en) * 2005-08-23 2007-04-01 Nanya Technology Corp Method of fabricating a trench capacitor having increased capacitance
US20120205727A1 (en) 2011-02-11 2012-08-16 International Business Machines Corporation Semiconductor device including multiple metal semiconductor alloy region and a gate structure covered by a continuous encapsulating layer
US9865466B2 (en) * 2015-09-25 2018-01-09 Applied Materials, Inc. Silicide phase control by confinement
US10573722B2 (en) * 2016-02-17 2020-02-25 General Electric Company Systems and methods for in-situ doped semiconductor gate electrodes for wide bandgap semiconductor power devices
US10971366B2 (en) * 2018-07-06 2021-04-06 Applied Materials, Inc. Methods for silicide deposition
CN112930591A (zh) 2018-09-18 2021-06-08 应用材料公司 原位集成型腔室
US11195923B2 (en) 2018-12-21 2021-12-07 Applied Materials, Inc. Method of fabricating a semiconductor device having reduced contact resistance
CN113261075A (zh) 2018-12-21 2021-08-13 应用材料公司 用于形成触点的处理系统和方法
WO2020163104A1 (en) 2019-02-08 2020-08-13 Applied Materials, Inc. Semiconductor device, method of making a semiconductor device, and processing system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4443930A (en) * 1982-11-30 1984-04-24 Ncr Corporation Manufacturing method of silicide gates and interconnects for integrated circuits
JPS61251170A (ja) * 1985-04-30 1986-11-08 Fujitsu Ltd Ｍｉｓ型半導体装置の製造方法
JPS6476759A (en) * 1987-09-17 1989-03-22 Seiko Instr & Electronics Tungsten silicide film and manufacture thereof
JP2740722B2 (ja) * 1992-06-29 1998-04-15 松下電器産業株式会社 半導体装置及びその製造方法
US5428244A (en) * 1992-06-29 1995-06-27 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a silicon rich dielectric layer
JPH09205152A (ja) * 1996-01-25 1997-08-05 Sony Corp ２層ゲート電極構造を有するｃｍｏｓ半導体装置及びその製造方法
JP2785810B2 (ja) * 1996-06-27 1998-08-13 日本電気株式会社 半導体装置の製造方法
US5756392A (en) * 1997-01-22 1998-05-26 Taiwan Semiconductor Manuacturing Company, Ltd. Method of formation of polycide in a semiconductor IC device
JP3635843B2 (ja) * 1997-02-25 2005-04-06 東京エレクトロン株式会社 膜積層構造及びその形成方法
US5827762A (en) * 1997-05-02 1998-10-27 National Semiconductor Corporation Method for forming buried interconnect structue having stability at high temperatures

Also Published As

Publication number Publication date
KR100571356B1 (ko) 2006-04-17
US6130145A (en) 2000-10-10
EP0932186A3 (en) 1999-08-18
CN1230780A (zh) 1999-10-06
EP0932186A2 (en) 1999-07-28
KR19990068032A (ko) 1999-08-25
JPH11265992A (ja) 1999-09-28

Similar Documents

Publication Publication Date Title
TW409296B (en) Improved policide
TWI329890B (en) Semiconductor device and method for fabricating the same
US5945704A (en) Trench capacitor with epi buried layer
JP3557334B2 (ja) Ｍｏｓｆｅｔデバイスおよびその製造方法
TW396498B (en) A DRAM cell and a method of fabricating an electrical connection between a trench storage capacitor and an access transistor in a DRAM cell
TW544783B (en) Intrinsic dual gate oxide mosfet using a damascene gate process
US6624065B2 (en) Method of fabricating a semiconductor device using a damascene metal gate
US6524927B1 (en) Semiconductor device and method of fabricating the same
TW425700B (en) Hemispherical grained polysilicon semiconductor structure and method
TW402747B (en) Method and apparatus for minimizing dopant outdiffusion in gate structures
TWI241620B (en) Manufacturing method of semiconductor device
JPH10242153A (ja) 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法
TW466749B (en) Manufacturing method of semiconductor integrated circuit device
US7737505B2 (en) Semiconductor device and method of forming the same
TW541631B (en) Method of enhanced oxidation of MOS transistor gate corners
TW315507B (zh)
TW412791B (en) Semiconductor device and method for making the same
TW425718B (en) Vertical transistor
TW411548B (en) Semiconductor device having metal silicide film and manufacturing method thereof
USRE42180E1 (en) Semiconductor device having metal silicide layer on source/drain region and gate electrode and method of manufacturing the same
US6900495B2 (en) Layer arrangement, memory cell, memory cell arrangement and method for producing a layer arrangement
TW418507B (en) A semiconductor device
JP2006013424A (ja) 半導体素子の製造方法
TW492091B (en) Reliable polycide gate stack with reduced sheet resistance
TW559982B (en) Methods of forming metal-comprising materials and capacitor electrodes; and capacitor constructions

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees