TW406315B - Closed transistor with small W/L ratios - Google Patents

Closed transistor with small W/L ratios Download PDF

Info

Publication number
TW406315B
TW406315B TW087108618A TW87108618A TW406315B TW 406315 B TW406315 B TW 406315B TW 087108618 A TW087108618 A TW 087108618A TW 87108618 A TW87108618 A TW 87108618A TW 406315 B TW406315 B TW 406315B
Authority
TW
Taiwan
Prior art keywords
plaque
transistor
gate
source
crystal
Prior art date
Application number
TW087108618A
Other languages
English (en)
Inventor
Peter Poechmueller
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW406315B publication Critical patent/TW406315B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Description

經濟部中央標孪局員工消費合作社印聚 106315 A7 B7五、發明説明(,) 發明領域 本發明與半導體裝置有關且尤其是與有良好定義睡界 電壓及小W/L比值之電晶體有鼷。 發明背景 在製造裝置時,絶緣層,半導電層及導電層是形成在 基體或晶圓上。這些薄層形成圖案,産生特擻及間距, 而形成如電晶體,電容器及電阻之裝置》然後,渲些裝 置相互達接,達成一預期之電氣功能,形成一積體電路 (1C)或晶Η β 參考第1画a ,表示一傳統電晶體之佈置或設計。如 所示,電晶體之主動區包含一閘極140,源極135及汲棰 136。一相當薄之絶緣層形成在源極與汲捶間之閘棰下面 ,其中,源棰與汲棰為高度摻雜區。該绝緣層稱為閘搔 氣化物。施加在閘極之電壓超出閛棰臨界電壓(VT)時會 在閘極下面産生一導電通道。導電通道連接源極與汲搔 ,允許電流在那裡流動》 該通道寬度與長度之比值(W/L)決定從源極至汲槿之電 流量。比值愈大,電流愈大〇於是,電晶體之長度舆寛 度依賴設計參數及需求來達成預期之W/Ltb值》 一隔離區130包圍電晶體之主動匾,提供舆其它裝置之 隔離。該隔離匾典型地包含相當厚之氣化矽(Si02)或其 它之介電材質。使用各種型式之隔離,如L0C0S或淺溝渠 隔離(STI )。 在傳統的電晶體佈局中,寄生電晶醱裝置形成在隔離 n^i - - - I - I - - - II - -I in· ~t\R· - I - -I .1. I m ^1« , 爿 V ,-° (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS ) Λ4規格(210X29?公t ) 406315 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( X ) 1 I 匾 及 源 極 與 汲 極 間 之 閘 極 的 邊 界180處。由於在STI氧化 1 ί 物 及 閘 極 氣 化 物 間 之 過 渡 匾 中 無法控制的氣化物厚度而 * < ί 形 成 寄 生 裝 置 〇 額 外 之 寄 生 電 晶體190,如第1圖b所示 請 ί 先 1 與 所 設 計 之 電 晶 體 並 躱 〇 閱 讀 1 f 1 由 於 並 未 清 楚 定 義 位 於 通 道 上面之氧化物厚度,故對 面 之 1 寄 生 電 晶 體 所 定 義 之 V - Γ S 即 非 常不明確。因寄生電晶體 意 1 事 1 是 並 聯 的 9 其 定 義 不 明 確 之 V Ί rS即造成裝置在Vt上之整 項 再 1 體 變 化 〇 尤 其 是 特 別 對 諸 如 參 改電壓産生器或差動放大 寫 本 裝 Ι 器 等 需 要 精 確 匹 配 的 電 晶 體 裝 置及正確閘極臨界電壓的 頁 '—, 1 1 m 用 9 所 設 計 裝 置 之 整 體 V Π 「的變化是不期望發生的》 1 Ι 為 預 防 寄 生 電 晶 體 之 反 效 果 ,已經使用封閉式之電晶 1 1 體 裝 置 〇 在 一 封 閉 式 電 晶 體 中 ,避免在源極與汲極間有 1 訂 1 I ST I邊界。 典型地, 閘極在主動區上方是實現成一種封閉 式 環 〇 雖 然 不 可 能 避 免 在 閘 極 下産生STI邊界,然而,STI 1 ! 邊 界 也 不 再 與 具 不 同 電 位 之 m 域(邸源極與汲極)枏連接。 1 ι 因 此 * 不 會 形 成 寄 生 性 角 隅 (c orner}裝置。 1 1 ,r I 然 而 9 傳 統 之 封 閉 式 電 晶 體 佈局不適合低W/Lbh值,如 4 0 因 某 些 應 用 使 用 低 W/ L比值來達成預期之電流需求 1 I » 故 無 法 使 用 封 閉 式 之 電 晶 體 〇 1 1 因 此 9 從 以 上 討 論 » 想 要 提 供具低¥/L|:b值之封閉式電 1 1 晶 體 0 1 發 明 摘 要 1 1 本 發 明 與 一 具 有 低W/L比值之封閉式霄晶體有商β該電 1 I 晶 體 包 含 圍 繞 源 掻 及 -4 汲 棰 匾 而折叠之閛棰導體侔能避免 1 1 1 1 1 本紙張尺度適用中國國家標隼(CNS ) Λ4規格(210X297公势} 經濟部中央標準局員工消費合作社印聚 A7 ---- 五、發明説明(4 ) STI邊界接嫌具不同電位之電晶體區。圍撓源極與汲棰之 閘榷折叠造成良好控制之寬度舆長度尺寸以達成低W/L比 值。 圖式簡單說明: 一傳統電晶體及寄生裝置之佈局。 」3 ""ϋ示一傳統封閉式電晶體之佈局。 第4圏表示本發明一典範實施例之佈局。 發明詳述 本發明與1C有關,且尤其是輿一種具有低W/L[;b值之封 閉式電晶體有關。典型上以並聯方式在半導體晶圓上製 造1C。處理完畢後,將晶圖加以切剌,將1C分離成傾別
之晶H〇為簡化起見,本發明就在諸如記億體裝置之1C 中所使用的封閉式電晶體加以説明。該記億體裝置包含 隨機存取記億體(RAM),諸如動態随機存取記億體(DRAM) ,同步DRAM(SDRAM)或其它記億體1C。其它1C,如待殊 應用之IC(ASIC)或邏輯裝置也是有用的。為便於討論 本發明乃提供一傳統W/L電晶體之説明。 參考第2圖,其表示一傳流封閉式電晶體佈局之上視 圖。如圖所示,在基體210表面上形成一封閉式電晶醱201 。在基體中定義一主動區215,其中,該電晶體形成在此 主動區上。諸如STI之隔離區2 3 0圍撓主動區將電晶體與 1C内之其它裝置加以隔離。 電晶體包含一閛棰24(^該閘棰在主動區 215内形成 一封閉式環或迴路。在該迴路内部和外部但在主動區内, 分別為源極與汲極區235及236β因此,源棰與汲極及汲 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公犮) II -I- - I - - 1-1 I —I- -I j-σ^· I 1 n - - - - I HI XJ ,-5¾ (請先閱讀背而之注意事項再填寫本頁) 406315 a7 B7 經濟部中央標準局員工消費合作社印^ 五、發明説明 ( A ) 1 1 極 區 彼 此 分 離 0 在 閘 榷 下 面 為 一 形 成導 電 通 道 之 閘 極 氧 1 化 物 當 施 加 一 適 當 電 壓 至 閛 棰 時 可使 電 流 在 源 極 及 汲 1 1 棰 間 流 動 〇 /—V 請 1 I 先 1 如 所 示 , 閘 掻 之 一 部 分 2 4 4是舆STI重 叠 〇 重 叠 部 份 使 閱 讀 1 I 得 在 此 形 成 __- 接 m 開 P 由 於 設 計 之限 制 在 主 動 區 上 背 ι6 1 I 之 1 面 通 常 禁 止 與 閘 極 接 〇 結 果 9 ST I在重叠部份2 44作 為 注 意 1 1 事 1 閘 棰 之 邊 界 e 然 而 此 邊 界 只 連 接 具相 同 電 位 之 源 極 區 項 再 1 〇 因 只 連 接 具 相 同 電 位 之 匾 域 » 故 無電 流 流 動 〇 於 是 不 寫 本 裝 會 形 成 寄 生 電 晶 體 〇 頁 1 I 改 變 閘 極 之 寬 度 及 長 度 以 諝 整 裝 置之 長 度 及 寬 度 〇 然 1 | 而 9 由 於 要 建 立 封 閉 式 迺 路 所 需 之 閘棰 變 曲 9 所 以 不 能 1 1 清 楚 定 義 封 閉 封 電 晶 體 閘 極 之 長 度及 寬 度 〇 典 型 上 1 訂 裝 置 度 W 大 概 等 於 内 外 邊 界 26 5及2 6 6中 心 部 位 2 6 0之周長 1 I 〇 長 度 大 概 等 於 從 内 邊 界 26 5至外邊界2 66之 距 離 〇 1 I 傳 統 封 閉 式 電 晶 體 之 缺 點 為 無 法 逹成 低 W/Lbh 值。 參考 1 I 第 3 圖 > 表 示 __ W/L bb 值 大 概 為 4 之封 閉 式 電 晶 體 〇 如 1 | 所 示 該 電 晶 體 形 狀 奇 待 > 一 非 常 小的 汲 極 區 3 3 6位在 1 ( 閘 極 迴 路 34 0内部。 這一 -種電晶體不像第1 匾中所示之傳 統 筆 直 電 晶 體 0 這 是 因 為 這 種 形 狀 在W 及 L 上 造 成 更 大 1 | 之 不 確 定 性 〇 因 實 際 之 閘 極 長 度 (從S至D 之距離)在 閛 1 1 極 彎 曲 時 可 大 到 2 1 /2 ί X L 9 故不容易決定L 之 有 效 均 1 I 值 〇 同 樣 地 由 於 汲 棰 幾 乎 消 失 9 平 均 周 長 無 法 成 1 I 為 有 效 之 電 晶 體 寬 度 9 故 不 容 易 決 定W 〇 這 對 佈 局 1 1 (1 ay 0 U t) 驗 証 工 具 也 産 生 困 難 9 因 為檫 準 之 抽 取 工 具 無 1 I 法 決 定 這 種 佈 局 之 有 效 -6 W 及 L 0 對 於大 的 ϊ / L比值而言, 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規枱(210X 297公费.) A7 A7 406315 B7 五、發明説明(r ) W及L之近似值就夠準確,但小於約4之W/L而言就會有 問題》 根據本發明,提供一種具低W/L比值之封閉式電晶體佈 局。第4圍表示本發明圖解佈局之上視醒。如所示,在 一例如為一矽晶圓之基體410上設置一主動匾415。其它 基體,例如砷化鎵或緒也是有用的。基體典型上摻雜一第 一導電率之摻雜劑,可輕撤或厚重地對基體加以摻雜,達 成預期之電氣性質及效能。圍繞主動區的是一隔離區430 ,諸如STI。該STI包含介電材質,例如二氣化矽。 在主動區内設置源棰435及汲極436區。典型上,源極 及汲棰間厚重地摻雜具一第二導電率之摻雜劑。在一實 施例中,該第一導電率為P型且第二導電率為η型。P 型摻雜劑包含硼而η型摻雜劑包含砷及磷β —閘極導體440設置在主動區上面。該閘極導體包含, 例如,多晶矽。另一方式是,P0LYCIDE在形成閘極導體 時是有用的。該閘極圍箸或圍繞源極及汲棰而折叠以便 有效地防止他們與STI區接觴。該閛極舆STI充份地重叠 以防止寄生電阻之形成。 該電晶體良好地控制W及L之大小《如第4圈中所示 ,W為沿著汲捶或源捶之閛極大小而L為從汲極至源棰 之閘極的大小。從第3圖清楚地可知,藉由調整W及/ 或L可得到大約小於或等於4之W/L比值,最好是約從1 至4之W/L,更好是約從1至4 。根據本發明,其至可得 到一種W/L比值大約小於1之電晶體。 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2ΙΟΧ2<^7公兑) -1 - - . . I- - -- i n^— I- - 士文 - i— n « - — 1 In ^1« 、v'o (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印策 __406315五、發明説明(右) 示 《 C不對 表不更,其 別要變此及 待只及因以 以到改 β圍 加知修狀範 。 明認以形利圍 發將加舆專範 本言明寸請之 對而發尺申明 經者本之之發 已術對性加本 例技可特附定 施該都變考決 實於,改參可 解精圍可且 _ 围些範即而圍 種那與,明範 各於神子說有 考對精例上所 參,明此以之 然明發藉考目 雖説本要參項 與離只只等 --------f 裝------訂------〆 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印聚 本紙張尺度適用中國國家標準(CNS ) Λ4規枱(210X 297公犛) 經濟部中央標準局員工消费合作社印裝 406315_ 五、發明説明(r ) 考符 號 說 明 135, 2 3 5 , 4 3 5 · 源 極 136, 2 3 6 , 33 6, 4 3 6 . 汲 140, 24 〇 , 4 4 0 . 閘 極 130 , 2 3 〇 , 43 0 . 隔 離 匾 180 . 邊 界 20 1. 封 閉 式 電 晶 臞 2 10, 4 1 0 . 基 體 2 15, 4 1 5 . 主 動 區 2 6 0 . 中 心 部 位 2 6 5 . 内 邊 界 2 6 6 . 外 邊 界 3 4 0 . 閘 極 迺 路 --------裝-- (請先閱讀背面之注意事項再填ftT本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規枱(2lO'X29"^># )

Claims (1)

  1. 406315 A8 B8 C8 D8 申請專利範圍 定 好 良 具 並 中路L, gBl // fl V 體之 稹值 在比 用低 使有 其具 ,夠 體能 晶而: 11寸含 式尺包 閉置傲 封裝待 種之之 1 義體 晶 式 封 該 電 介 含 包 匾 離 隔 此 匾 離 隔 之 區 置 裝 動 主 獍及 圍以 1 ; 質 包 體 晶 S 式 封 此 體 晶 式 WW 封 之 上 匾 置 裝 於 位 含 之 間 匾 置 裝 動 主 及 區 ,離 棰隔 辟 與 之未 叠之 重内 匾匾 置置 裝裝 動動 主主 舆在 一 位 彼 而 棰 閘 以 捶 汲 及 極 源 中 其 極 汲 及 極 源 之 味。 接離 界分 邊此 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0Χ297公釐)
TW087108618A 1997-06-30 1998-06-02 Closed transistor with small W/L ratios TW406315B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US88531397A 1997-06-30 1997-06-30

Publications (1)

Publication Number Publication Date
TW406315B true TW406315B (en) 2000-09-21

Family

ID=25386626

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087108618A TW406315B (en) 1997-06-30 1998-06-02 Closed transistor with small W/L ratios

Country Status (7)

Country Link
EP (1) EP0889530B1 (zh)
JP (1) JPH1168091A (zh)
KR (1) KR100541826B1 (zh)
CN (1) CN1161843C (zh)
DE (1) DE69804907T2 (zh)
HK (1) HK1015547A1 (zh)
TW (1) TW406315B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1501130A1 (en) * 2003-07-21 2005-01-26 STMicroelectronics S.r.l. Semiconductor MOS device and related manufacturing method
US7042009B2 (en) * 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US8635573B2 (en) * 2011-08-01 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device having a defined minimum gate spacing between adjacent gate structures
CN107516677A (zh) * 2016-06-17 2017-12-26 上海新微科技服务有限公司 一种mos场效应晶体管
CN109935636B (zh) * 2019-03-11 2022-08-26 长江存储科技有限责任公司 晶体管及其形成方法、存储器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4240093A (en) * 1976-12-10 1980-12-16 Rca Corporation Integrated circuit device including both N-channel and P-channel insulated gate field effect transistors
US4173022A (en) * 1978-05-09 1979-10-30 Rca Corp. Integrated gate field effect transistors having closed gate structure with controlled avalanche characteristics
DE3925123A1 (de) * 1989-07-28 1991-02-07 Siemens Ag Elektrodenanordnung fuer feldeffekttransistoren
KR0149527B1 (ko) * 1994-06-15 1998-10-01 김주용 반도체 소자의 고전압용 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
KR19990007465A (ko) 1999-01-25
CN1161843C (zh) 2004-08-11
DE69804907T2 (de) 2002-11-07
HK1015547A1 (en) 1999-10-15
CN1204157A (zh) 1999-01-06
EP0889530A1 (en) 1999-01-07
KR100541826B1 (ko) 2006-06-01
JPH1168091A (ja) 1999-03-09
EP0889530B1 (en) 2002-04-17
DE69804907D1 (de) 2002-05-23

Similar Documents

Publication Publication Date Title
TW517342B (en) Silicon on insulator field effect transistors having shared body contacts
TW476138B (en) Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer
US20070202659A1 (en) FinFET Body Contact Structure
JP5527922B2 (ja) 直流ノード拡散領域の下に埋め込み酸化物を有さず、酸化物ホールを有する差別化soi構造
TW402791B (en) Manufacture method of the metal-oxide semiconductor transistor
TW432593B (en) SOI semiconductor device and method for manufacturing the same
TW469571B (en) Method and apparatus for cooling a silicon on insulator device
TW406315B (en) Closed transistor with small W/L ratios
TW412835B (en) Semiconductor device with decoupling capacitance and method thereof
TW419730B (en) Mehgod for fabricating a semiconductor device having different gate oxide layers
TW200400631A (en) Transistors with controllable threshold voltages, and various methods of making and operating same
TW289155B (zh)
JPH0758791B2 (ja) Mos型半導体装置
JP2002006968A (ja) 基準電圧発生回路及び電源装置
TW320778B (zh)
TW400649B (en) Semiconductor device and method for manufacturing the same
KR20070069195A (ko) 금속-산화물-반도체 디바이스 및 그 제조 방법
TW201946279A (zh) 具有低隨機電報訊號雜訊之半導體元件
TW301034B (zh)
TW402790B (en) Manufacture method of the metal oxide semiconductor inverter
JPH03290959A (ja) 電気的整合性の改善されたmosデバイス
TW301791B (zh)
EP0111307A2 (en) Semiconductor integrated circuit having a buried resistor
TWI252564B (en) Method for forming 1 TRAM cell and structure formed thereby
US6221703B1 (en) Method of ion implantation for adjusting the threshold voltage of MOS transistors

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees