KR19990007465A - 작은 폭/길이 비율을 갖는 폐쇄된 트랜지스터 - Google Patents

작은 폭/길이 비율을 갖는 폐쇄된 트랜지스터 Download PDF

Info

Publication number
KR19990007465A
KR19990007465A KR1019980025393A KR19980025393A KR19990007465A KR 19990007465 A KR19990007465 A KR 19990007465A KR 1019980025393 A KR1019980025393 A KR 1019980025393A KR 19980025393 A KR19980025393 A KR 19980025393A KR 19990007465 A KR19990007465 A KR 19990007465A
Authority
KR
South Korea
Prior art keywords
gate
transistor
region
source
drain
Prior art date
Application number
KR1019980025393A
Other languages
English (en)
Other versions
KR100541826B1 (ko
Inventor
페터 포쉬뮐러
Original Assignee
로더리히 네테부쉬
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로더리히 네테부쉬, 지멘스 악티엔게젤샤프트 filed Critical 로더리히 네테부쉬
Publication of KR19990007465A publication Critical patent/KR19990007465A/ko
Application granted granted Critical
Publication of KR100541826B1 publication Critical patent/KR100541826B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

작은 폭/길이 비율로 되는, 양호하게 제어된 폭 및 길이 차원을 달성하기 위해 소스 및 드레인 주위에 폴딩된 게이트 컨덕터를 갖는 트래지스터가 개시되었다.

Description

작은 폭/길이 비율을 갖는 폐쇄된 트랜지스터
본 발명은 반도체 디바이스에 관한 것으로, 더욱 상세히는 양호하게 한정된 임계전압 및 작은 폭/길이(W/L;width/length) 비율을 갖는 트랜지스터에 관한 것이다.
디바이스 제조에서, 절연층, 반도체층 및 도전층은 웨이퍼 또는 기판상에 형성된다. 상기 층들은 트랜지스터, 커패시터 및 레지스터와 같은 디바이스를 형성하는, 특징 구조 및 공간을 생성하기 위해 패터닝된다. 이들 디바이스는 그후 소망하는 전기적 기능을 달성하기 위해 상호연결되며, 최종적으로 집적회로(ICs) 또는 칩이 된다.
도 1a를 참조하면, 종래의 트랜지스터 레이아웃 또는 구조가 도시되어 있다. 도시된 바와 같이, 트랜지스터의 액티브 영역은 게이트(140), 소스(135) 및 드레인(136)을 포함한다. 비교적 얇은 절연층이 고농도로 도핑된 영역인 소스와 드레인 사이에서 게이트의 바로아래에 형성된다. 절연층은 게이트 산화물로서 참조된다. 게이트 임계전압(VT)을 초과하는 전압을 게이트에 인가하는 것은 게이트 하부에 도전채널을 생성한다. 도전채널은 소스와 드레인을 연결하며, 전류가 그곳으로부터 흐를 수 있게 한다.
상기 채널의 폭 대 길이의 비율(W/L)은 소스로부터 드레인으로 흐르는 전류량을 결정한다. 상기 폭 대 길이의 비율이 클수록 전류는 더 많이 흐른다. 따라서, 트랜지스터의 길이와 폭은 소망하는 W/L 비율을 달성하기 위해 설계 파라미터 및 필요조건에 좌우된다.
절연 영역(130)은 다른 디바이스로부터 절연시키기 위해 트랜지스터의 액티브 영역을 포위한다. 절연 영역은 전형적으로 비교적 두꺼운 실리콘 산화물(SiO2) 또는 기타 유전물질을 포함한다. LOCOS 또는 섈로우 트렌치 절연(STI;shallow trench isolation)과 같은 다양한 절연 유형이 사용된다.
종래의 트랜지스터 레이아웃에서, 기생 트랜지스터 디바이스는 소스와 드레인간의 게이트와 절연 영역의 경계(180)에서 형성된다. 기생 디바이스는 STI 영역과 게이트 산화물 사이의 천이영역에서 산화물의 제어되지 않은 두께로 인해 형성된다. 추가의 기생 트랜지스터(190)는 도 1b에 도시된 바와 같이, 설계된 트랜지스터에 대해 병렬이다.
기생 트랜지스터는 채널 상부의 산화물 두께가 명확하게 한정되지 않기 때문에, 대략 VTs로 한정된 전압을 갖는다. 기생 트랜지스터는 병렬이므로, 이들 트랜지스터의 대략적으로 한정된 VTs는 디바이스의 VT에서 전체 변동을 야기한다. 소망 디바이스의 전체 VT에서의 변동은 바람직하지 못하며, 특히 정밀한 트랜지스터 매칭 및 정확한 게이트 임계전압을 필요로 하는 차동 증폭기 또는 기준 전압 생성기와 같은 응용에 그렇다.
기생 트랜지스터의 역영향을 방지하기 위해, 폐쇄된(closed) 트랜지스터 디바이스가 채용되어 왔다. 폐쇄된 트랜지스터에서, 소스와 드레인간의 STI 경계는 방지된다. 전형적으로, 게이트는 액티브 영역에 걸쳐 폐쇄된 링으로서 실현된다. 게이트 하부에서 STI 에지를 방지하는 것이 불가능할 지라도, STI 에지는 더 이상 상이한 전위를 갖춘 영역(즉, 소스 및 드레인)을 연결하지 않는다. 그러므로 어떠한 기생 코너 디바이스도 형성되지 않는다.
그러나, 종래의 폐쇄된 트랜지스터 레이아웃은 4 이하와 같은 작은 W/L 비율에 적합치 않다. 몇몇 응용이 소망하는 전류 필요조건을 달성하기 위해 작은 W/L 비율을 사용함에 따라, 폐쇄된 트랜지스터는 사용될 수 없다.
따라서, 상기 설명으로부터 알 수 있는 바와 같이, 본 발명은 바람직하게 작은 W/L 비율을 갖춘 폐쇄된 트랜지스터를 제공하는 것을 목적으로 한다.
도 1a 및 도 1b는 종래의 트랜지스터 및 기생 디바이스의 구조를 도시하는 도.
도 2 및 도 3은 종래의 폐쇄된 트랜지스터의 구조를 도시하는 도.
도 4는 본 발명의 대표적인 실시예의 구조를 도시하는 도.
* 도면의 주요 부분에 대한 부호의 간단한 설명 *
130,230,430 : 절연 영역 135,235,435 : 소스 영역
136,236,336,436 : 드레인 영역 140,240 : 게이트 영역
180 : 경계 190 : 기생 트랜지스터
201 : 폐쇄된 트랜지스터 210 : 기판
215 : 액티브 영역 265 : 내부 에지
266 : 외부 에지 340 : 게이트 루프
415 : 액티브 영역 440 : 게이트 컨덕터
본 발명은 작은 W/L 비율을 갖춘 폐쇄된 트랜지스터에 관한 것이다. 이 트랜지스터는 상이한 전위를 갖는 트랜지스터의 영역과 STI 경계부와의 콘택트를 방지하기 위해 소스 영역과 드레인 영역 주위에 폴딩된 게이트 컨덕터를 포함한다. 소스 영역과 드레인 영역 주위에서 게이트의 폴딩은 작은 W/L 비율을 달성하기 위해 양호하게 제어된 폭과 길이 크기를 갖는다.
본 발명은 ICs에 관한 것으로 더욱 상세히는 작은 W/L 비율을 갖춘 폐쇄된 트랜지스터에 관한 것이다. ICs는 전형적으로 반도체 웨이퍼상에서 병렬로 제조된다. 프로세싱이 완료된 후, 웨이퍼는 ICs를 개별 칩으로 분리하기 위해 주사위꼴로 절단된다. 간명하게 하기 위해, 본 발명은 메모리 디바이스와 같은 IC에서의 사용을 위해 폐쇄된 트랜지스터와 관련하여 설명된다. 메모리 디바이스는 동적 임의 접근 메모리(DRAM), 동기식 DRAM(SDRAM)과 같은 RAM 또는 기타 메모리 IC를 포함한다. 특정 응용 ICs(ASIC) 또는 논리 디바이스와 같은 기타 ICs도 유용하다. 본 발명의 설명을 용이하게 하기 위해, 종래의 W/L 트랜지스터가 설명된다.
도 2를 참조하면, 종래의 폐쇄된 트랜지스터 레이아웃의 평면도가 도시되어 있다. 도시된 바와 같이, 폐쇄된 트랜지스터(201)는 기판(210)의 표면상에 형성된다. 상기 트랜지스터가 형성되는 액티브 영역(215)은 기판에서 한정된다. STI와 같은 절연 영역(230)은 IC내의 기타 디바이스로부터 트랜지스터를 절연시키기 위해 액티브 영역을 포위한다.
상기 트랜지스터는 게이트(240)를 포함한다. 이 게이트는 액티브 영역(215)내에서 폐쇄된 링 또는 루프로서 형성된다. 상기 액티브 영역 내부이면서 상기 루프의 내부 및 외부는 각각 소스 영역(235) 및 드레인 영역(236)이다. 따라서, 게이트는 서로로부터 소스 영역 및 드레인 영역을 분리시킨다. 게이트의 하부는 적절한 전압이 게이트에 인가될 때 도전채널을 형성하는 게이트 산화물이고, 전류가 소스 및 드레인 사이에서 흐를 수 있게 한다.
도시된 바와 같이, 게이트의 일부분(244)은 STI를 중첩한다. 중첩부분은 설계 제약에 기인하여 게이트에 대한 콘택트가 액티브 영역에 걸쳐 금지됨에 따라, 상기 오버랩 부분에 콘택트 개구가 형성될 수 있게 한다. 결과적으로, STI는 중첩 부분(244)에서 게이트와 경계를 이룬다. 그러나, 이 에지는 단지 동일전위를 갖는 소스 영역을 연결할 뿐이다. 동일전위를 갖는 영역만이 연결되기 때문에, 전류는 흐르지 않는다. 따라서, 어떠한 기생 트랜지스터도 형성되지 않는다.
디바이스의 길이 및 폭은 게이트의 길이 및 폭을 변화시킴으로서 조정된다. 그러나, 폐쇄된 트랜지스터의 길이 및 폭은 폐쇄된 루프를 수립하기 위해 필요한 게이트의 만곡으로 인해 명확하게 한정되지는 않는다. 통상적으로, 디바이스 폭(W)은 내부 및 외부 에지(265 및 266)의 중앙부(260)의 직경과 거의 동일하게 된다.
종래의 폐쇄된 트랜지스터의 단점은 이 트랜지스터의 성능이 작은 W/L 비율을 달성할 수 없다는 것이다. 도 3을 참조하면, W/L 비율이 약 4인 W/L 비율을 갖는 트랜지스터가 도시되어 있다. 도시된 바와 같이, 트랜지스터는 게이트 루프(340)의 내부에 위치된 매우 작은 드레인 영역(336)을 갖는 이상한 형태를 갖는다. 이러한 트랜지스터는 도 1에 도시된 바와 같은 종래의 수정되지 않은 형태의 트랜지스터처럼 작용하지 않는다. 이것은 이러한 형태는 W 및 L에서 더욱 커다란 불분명함을 갖게 되기 때문이다. 물리적 게이트 길이(S로부터 D까지의 거리)는 게이트가 만곡하는 21/2×L까지의 길이이기 때문에 유효평균(L)을 결정하는 것이 곤란하다. 마찬가지로, 드레인이 거의 사라지므로 평균직경이 유효 트랜지스터 폭이 될 수 없기 때문에 W를 결정하는 것도 곤란하다. 이것은 또한 표준도구가 그러한 레이아웃의 유효 W 및 L을 결정할 수 없기 때문에 레이아웃 변경 도구에 대해 곤란함을 야기시킨다. 큰 W/L 비율에 대해, W 및 L의 근사치는 매우 정확하지만, 4 보다 작은 W/L 비율에 대해선 문제가 생길 수 있다.
본 발명에 따라, 작은 W/L 비율을 갖춘 폐쇄된 트랜지스터 레이아웃이 제공된다. 도 4는 본 발명의 예시적인 레이아웃의 평면도를 나타낸다. 도시된 바와 같이, 액티브 영역(415)이 실리콘 웨이퍼와 같은 기판(410)상에 제공된다. 예를들어, 갈륨 비소화합물 또는 게르마늄으로 된 기타 기판도 유용하다. 기판은 통상적으로 제 1 도전성을 갖는 도펀트로 도핑된다. 기판은 소망하는 전기적 특성 및 성능을 달성하기 위해 저농도 또는 고농도로 도핑된다. STI와 같은 절연 영역(430)이 액티브 영역을 포위한다. STI는 SiO2와 같은 유전물질을 포함한다.
액티브 영역내에 소스 영역(435) 및 드레인 영역(436)이 제공된다. 통상적으로, 상기 소스 영역 및 드레인 영역은 제 2 도전성을 갖는 도펀트에 의해 저농도 및 고농도로 도핑된다. 한 실시예에서, 제 1 도전성은 p-형이고 제 2 도전성은 n-형이다. p-형 도펀트는 보론을 포함하고 n-형 도펀트는 비소 및 인을 포함한다.
게이트 컨덕터(440)가 액티브 영역에 걸쳐 제공된다. 게이트 컨덕터는 예를들어 폴리실리콘(폴리)을 포함한다. 선택적으로, 폴리사이드가 게이트 컨덕터를 형성하는데 유용하다. 게이트는 소스 및 드레인이 STI 영역을 콘택팅하는 것을 효과적으로 방지하기 위해 소스 및 드레인을 포위하거나 그 둘레에서 폴딩된다. 게이트는 기생 레지스터의 형성을 충분히 방지하기 위해 STI를 중첩한다.
트랜지스터는 양호하게 제어된 W 및 L 크기를 갖는다. 도 4에 도시된 바와 같이, W는 드레인 또는 소스를 따르는 게이트의 크기이고, L은 드레인으로부터 소스까지의 게이트의 길이이다. 도 3으로부터 명백하게, W 및/또는 L을 조정하므로써, 약 4 이하 바람직하게는 약 1 내지 4, 더욱 바람직하게는 약 1 내지 4인 W/L 비율이 획득될 수 있다. 본 발명에 따라, 약 1 이하의 W/L 비율을 갖춘 트랜지스터도 획득될 수 있다.
본 발명이 여러 예시적인 실시예를 참조하여 특정적으로 도시되고 설명되었을 지라도, 당업자에게는 본 발명의 범위 및 정신으로부터 벗어나지 않고 수정 및 변경이 행해질 수 있음이 인식될 것이다. 단순히 예로서, 본 발명의 특징구조의 크기 및 형태가 변경될 수 있다. 본 발명의 범위는 따라서 상기 설명을 참조하여서가 아니라 첨부된 특허청구범위의 전체 등가범위와 함께 상기 청구범위를 참조하여 결정되어야 한다.
상기와 같은 본 발명의 구성에 의해 양호하게 제어된 채널의 작은 폭 대 길이의 비율이 달성될 수 있다.

Claims (1)

  1. 작은 폭/길이 비율이 가능하도록 양호하게 한정된 디바이스 크기를 가지며 집적회로에 채용된 폐쇄된 트랜지스터에 있어서,
    액티브 디바이스 영역을 포위하며 유전체를 포함하는 절연 영역;
    상기 액티브 디바이스 영역을 중첩하는 게이트; 및
    상기 절연 영역과 상기 액티브 디바이스 영역 사이에서 경계와 콘택팅하지 않고 상기 액티브 디바이스 영역내에 위치되고 게이트에 의해 서로로부터 분리되는 소스 및 드레인 영역을 포함하며, 상기 액티브 디바이스 영역상에 위치하는 것을 특징으로 하는 폐쇄된 트랜지스터.
KR1019980025393A 1997-06-30 1998-06-30 작은폭/길이비율을갖는폐쇄된트랜지스터 KR100541826B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US88531397A 1997-06-30 1997-06-30
US8/885,313 1997-06-30
US08/885,313 1997-06-30

Publications (2)

Publication Number Publication Date
KR19990007465A true KR19990007465A (ko) 1999-01-25
KR100541826B1 KR100541826B1 (ko) 2006-06-01

Family

ID=25386626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025393A KR100541826B1 (ko) 1997-06-30 1998-06-30 작은폭/길이비율을갖는폐쇄된트랜지스터

Country Status (7)

Country Link
EP (1) EP0889530B1 (ko)
JP (1) JPH1168091A (ko)
KR (1) KR100541826B1 (ko)
CN (1) CN1161843C (ko)
DE (1) DE69804907T2 (ko)
HK (1) HK1015547A1 (ko)
TW (1) TW406315B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1501130A1 (en) * 2003-07-21 2005-01-26 STMicroelectronics S.r.l. Semiconductor MOS device and related manufacturing method
US7042009B2 (en) * 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US8635573B2 (en) * 2011-08-01 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device having a defined minimum gate spacing between adjacent gate structures
CN107516677A (zh) * 2016-06-17 2017-12-26 上海新微科技服务有限公司 一种mos场效应晶体管
CN109935636B (zh) * 2019-03-11 2022-08-26 长江存储科技有限责任公司 晶体管及其形成方法、存储器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4240093A (en) * 1976-12-10 1980-12-16 Rca Corporation Integrated circuit device including both N-channel and P-channel insulated gate field effect transistors
US4173022A (en) * 1978-05-09 1979-10-30 Rca Corp. Integrated gate field effect transistors having closed gate structure with controlled avalanche characteristics
DE3925123A1 (de) * 1989-07-28 1991-02-07 Siemens Ag Elektrodenanordnung fuer feldeffekttransistoren
KR0149527B1 (ko) * 1994-06-15 1998-10-01 김주용 반도체 소자의 고전압용 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
CN1204157A (zh) 1999-01-06
DE69804907T2 (de) 2002-11-07
DE69804907D1 (de) 2002-05-23
TW406315B (en) 2000-09-21
CN1161843C (zh) 2004-08-11
JPH1168091A (ja) 1999-03-09
KR100541826B1 (ko) 2006-06-01
EP0889530A1 (en) 1999-01-07
HK1015547A1 (en) 1999-10-15
EP0889530B1 (en) 2002-04-17

Similar Documents

Publication Publication Date Title
US6348719B1 (en) Using a change in doping of poly gate to permit placing both high voltage and low voltage transistors on the same chip
US6882006B2 (en) Semiconductor device and method of manufacturing the same
US4862240A (en) Complementary semiconductor device
US4809056A (en) Semiconductor device having a silicon on insulator structure
US5008723A (en) MOS thin film transistor
JP5527922B2 (ja) 直流ノード拡散領域の下に埋め込み酸化物を有さず、酸化物ホールを有する差別化ｓｏｉ構造
US6177299B1 (en) Transistor having substantially isolated body and method of making the same
US7345334B2 (en) Integrated circuit (IC) with high-Q on-chip discrete capacitors
US4536947A (en) CMOS process for fabricating integrated circuits, particularly dynamic memory cells with storage capacitors
US8587062B2 (en) Silicon on insulator (SOI) field effect transistors (FETs) with adjacent body contacts
US6323110B2 (en) Structure and fabrication process of silicon on insulator wafer
JP3386863B2 (ja) 薄膜トランジスタ及びその製造方法
USRE34158E (en) Complementary semiconductor device
US6136657A (en) Method for fabricating a semiconductor device having different gate oxide layers
KR100541826B1 (ko) 작은폭/길이비율을갖는폐쇄된트랜지스터
US6038164A (en) SRAM cell configuration and method for its fabrication
US6894336B2 (en) Vertical access transistor with curved channel
US6162669A (en) Method of manufacturing a semiconductor device having an LDD structure with a recess in the source/drain region formed during removal of a damaged layer
US20080308864A1 (en) Asymmetrical mos transistor and fabrication method thereof and devices using the same
KR20030050997A (ko) 수직 실리콘-온-인슐레이터 구조의 원통형 트랜지스터 및그 제조 방법
US7812379B2 (en) SOI devices
US6492710B1 (en) Substrate isolated transistor
US6995094B2 (en) Method for deep trench etching through a buried insulator layer
KR100374113B1 (ko) 평탄화된 모스 전계효과 트랜지스터
KR0151010B1 (ko) 스태틱 랜덤 억세스 메모리 소자 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee