DE3925123A1 - Elektrodenanordnung fuer feldeffekttransistoren - Google Patents

Elektrodenanordnung fuer feldeffekttransistoren

Info

Publication number
DE3925123A1
DE3925123A1 DE3925123A DE3925123A DE3925123A1 DE 3925123 A1 DE3925123 A1 DE 3925123A1 DE 3925123 A DE3925123 A DE 3925123A DE 3925123 A DE3925123 A DE 3925123A DE 3925123 A1 DE3925123 A1 DE 3925123A1
Authority
DE
Germany
Prior art keywords
electrode
sink
source electrode
field effect
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE3925123A
Other languages
English (en)
Inventor
Claude Dipl Ing Barre
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE3925123A priority Critical patent/DE3925123A1/de
Publication of DE3925123A1 publication Critical patent/DE3925123A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine Elektrodenanordnung für Feldeffekt­ transistoren gemäß dem Oberbegriff des Patentanspruchs 1.
Durch den geringen Flächen- und Leistungsbedarf sowie die ver­ gleichsweise leichte Integrierbarkeit von Feldeffekttransisto­ ren, bieten diese für hochintegrierte Schaltungen entscheidende Vorzüge. In der Digitaltechnik kann mit Feldeffekttransistoren ein einfacher Schaltungsaufbau und eine große Störsicherheit erreicht werden. Die statische Verlustleistung digitaler Schal­ tungen läßt sich mit Feldeffekttransitoren äußerst niedrig hal­ ten, wie von in CMOS-Logik aufgebauten Schaltungen bekannt ist.
Extrem hohe Schaltgeschwindigkeiten, die mit bipolaren Transi­ storen erzielbar sind, sind bei mit Feldeffekttransistoren auf­ gebauten digitalen Schaltungen jedoch bisher noch nicht zu er­ reichen. Für die Schaltzeiten bei Feldeffekttransistoren sind wie z. B. aus der Literaturstelle von H. Gad "Feldeffektelektro­ nik" Teubner 1976, bekannt ist, vor allem die sogenannten In­ terelektroden-Kapazitäten verantwortlich, die beim Schalten des Transistors störende Umschaltspitzen hervorrufen.
Aufgabe der vorliegenden Erfindung ist es daher, eine Maßnahme zur Ausgestaltung eines Feldeffekttransistors anzugeben, mit der sich eine höhere Schaltgeschwindigkeit erzielen läßt.
Gelöst wird diese Aufgabe erfindungsgemäß durch die im kenn­ zeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale.
Der erfindungsgemäßen Elektrodenanordnung liegt die Erkenntnis zugrunde, daß insbesondere bei MOS-Feldeffekttransistoren vor allem die Kapazität der Senkenelektrode zur Minderung der Schaltgeschwindigkeit beiträgt, und daß sich die erzielbare Schaltgeschwindigkeit im Hinblick auf die Kapazität der Senken­ elektrode annähernd proportional zum Verhältnis zwischen der Senkenelektrodenfläche und der Länge des Substratkanales ver­ hält.
Mit der erfindungsgemäß ausgebildeten Elektrodenanordnung wird dieses Verhältnis gegenüber bekannten Elektrodenanordnungen ge­ ringer und die Kapazität der Senkenelektrode dadurch verrin­ gert, daß der Substratkanal um die Senkenelektrode herum ver­ längert ist. Natürlich ist dann auch die oberhalb des Substrat­ kanales befindliche Torelektrode entsprechend verlängert ausge­ bildet.
Eine vorteilhafte Weiterbildung der Erfindung besteht darin, daß die Elektrodenfläche der Quellenelektrode diejenige der Senkenelektrode lückenlos umschließt.
Besondere Vorteile ergeben sich bei Verwendung einer erfin­ dungsgemäßen Elektrodenanordnung für MOS-Feldeffekttransistoren in CMOS-Gegentaktstufen.
Deutlich wird dieser Vorteil in Verstärkern und Wandlern, bei denen ein CMOS-Eingang nicht mit vollem Spannungshub angesteu­ ert wird, d. h. der am CMOS-Eingang auftretende Spannungshub ge­ ringer ist als der am CMOS-Ausgang sich daraufhin einstellende Spannungshub. Der Grund dafür ist darin zu sehen, daß in sol­ chen Fällen der Einfluß der Kapazität der Senkenelektrode auf die Schaltgeschwindigkeit am höchsten ist.
Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnung näher erläutert. Dabei zeigen
Fig. 1 eine Draufsicht eines MOS-Feldeffekttransistors mit einer erfindungsgemäß ausgebildeten Elektrodenanordnung,
Fig. 2 eine Querschnittsfläche entlang der in Fig. 1 angedeuteten Schnittlinie II-II.
In Fig. 1 ist in schematischer Weise eine Draufsicht eines Halb­ leitersubstrates SUB dargestellt, in dem eine Quellen- und eine Senkenelektrode S, D zur Bildung eines MOS-Feldeffekttransi­ stors T eindiffundiert sind.
Die Oberfläche der Quellenelektrode S läuft um die Oberfläche der Senkenelektrode D herum und schließt diese allseitig ein, wobei zwischen den beiden Elektrodenflächen allseitig ein Sub­ stratkanal verbleibt. Der Substratkanal ist auf seiner gesamten Länge von einer Torelektrode G abgedeckt, und ist deshalb in der gewählten Darstellung der Fig. 1 nicht ersichtlich. Zum An­ schluß der Torelektrode G weist diese einen, auf eine Kontakt­ fläche K führenden Anschlußsteg AS auf.
In Fig. 2 ist in schematischer Weise ein Querschnitt entlang der im Bereich angedeuteten Schnittlinie II-II durch das Halblei­ tersubstrat SUB dargestellt.
In der Oberfläche des Halbleitersubstrates SUB liegen drei, durch Diffusion wannenartig ausgebildete Elektrodenzonen in einer Reihe nebeneinander. Die mittlere Elektrodenzone bildet die Senkenelektrode D, die beiden äußeren dienen zur Bildung der Quellenelektrode S des MOS-Feldeffekttransistors T. Die Elektrodenzonen weisen zueinander jeweils einen Abstand auf, der den Substratkanal SK darstellt.
Oberhalb des Substratkanales SK ist jeweils eine Metallschicht angeordnet, die die Torelektrode G des MOS-Feldeffekttransi­ stors T bildet.

Claims (3)

1. Elektrodenanordnung für Feldeffekttransistoren mit in einer Oberfläche eines Halbleitersubstrates (SUB) durch einen Sub­ stratkanal (SK) voneinander getrennten und durch Diffusionen gebildeten Elektrodenflächen, für eine Senken- und eine Quel­ lenelektrode (D, S) sowie mit wenigstens einer, oberhalb des Substratkanals (SK) angeordneten Torelektrode (G), da­ durch gekennzeichnet, daß die Elektro­ denfläche der Quellenelektrode (S) in Form einer zusammenhän­ genden Fläche wenigstens teilweise die Elektrodenfläche der Senkenelektrode (D) umschließt.
2. Elektrodenanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Elektrodenfläche der Quellenelektrode (S), die der Senkenelektrode (D) lückenlos um­ schließt.
3. Elektrodenanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, durch eine Ver­ wendung bei MOS-Feldeffekttransistoren für CMOS-Inverterstufen.
DE3925123A 1989-07-28 1989-07-28 Elektrodenanordnung fuer feldeffekttransistoren Withdrawn DE3925123A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE3925123A DE3925123A1 (de) 1989-07-28 1989-07-28 Elektrodenanordnung fuer feldeffekttransistoren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3925123A DE3925123A1 (de) 1989-07-28 1989-07-28 Elektrodenanordnung fuer feldeffekttransistoren

Publications (1)

Publication Number Publication Date
DE3925123A1 true DE3925123A1 (de) 1991-02-07

Family

ID=6386106

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3925123A Withdrawn DE3925123A1 (de) 1989-07-28 1989-07-28 Elektrodenanordnung fuer feldeffekttransistoren

Country Status (1)

Country Link
DE (1) DE3925123A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0889530A1 (de) * 1997-06-30 1999-01-07 Siemens Aktiengesellschaft Geschlossener Transistor mit niedrigen W/L-Verhältnissen
WO2001037345A1 (en) * 1999-11-17 2001-05-25 Aeroflex Utmc Microelectronic Systems Inc. Radiation resistant integrated circuit design

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0889530A1 (de) * 1997-06-30 1999-01-07 Siemens Aktiengesellschaft Geschlossener Transistor mit niedrigen W/L-Verhältnissen
WO2001037345A1 (en) * 1999-11-17 2001-05-25 Aeroflex Utmc Microelectronic Systems Inc. Radiation resistant integrated circuit design
US6570234B1 (en) 1999-11-17 2003-05-27 Aeroflex Utmc Microelectronic Systems, Inc. Radiation resistant integrated circuit design

Similar Documents

Publication Publication Date Title
DE69736529T2 (de) Halbleiteranordnung für hochspannung
DE68920491T2 (de) Integrierte Halbleiterschaltung, bestehend aus einer Differenztransistorschaltung mit einem Paar von FETs.
DE2737763A1 (de) Mos-digital/analog-umsetzer
DE2759086A1 (de) Fotodetektoranordnung
DE3544324C2 (de) Integrierte MOS-Leistungsbrückenschaltung sowie Verfahren zu deren Herstellung
EP0122946A1 (de) CMOS-Volladdierstufe
DE19751079A1 (de) MOS-Schalter zur Verminderung des Übersprechens eines Taktgebers in einem Schalter-Kondensator-Schaltkreis
DE4139039A1 (de) Halbleitervorrichtung
DE10164606A1 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE1959629A1 (de) Bedingt geschalteter Feldeffektkondensator
DE19517975A1 (de) Polysilizium-Feldringstruktur für Leistungs-IC's
DE19546953A1 (de) Digital-Analog-Wandler mit Widerstandsreihe
DE19731714C2 (de) Integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen und Takttreiberschaltungen
DE3714598C2 (de)
DE3925123A1 (de) Elektrodenanordnung fuer feldeffekttransistoren
DE2221865A1 (de) Halbleitervorrichtung mit isoliertem Tor
DE7141390U (de) Halbleiteranordnung insbesondere feldeffekttransistor mit diffundierten schutzbereichen und/oder isolierenden torbereichen
DE69207410T2 (de) Monolithisch integrierte Brückenschaltung mit Transistoren und entsprechendes Herstellungsverfahren
DE2128536C3 (de) Halbleiteranordnung aus zwei Feldeffekttransistoren von gleichem Aufbau
DE2511488A1 (de) Cmos-inverter
DE3630388C2 (de)
DE2734509A1 (de) Integrierte halbleiterschaltung
DE3821405A1 (de) Halbleiterspeichereinrichtung
DE19830179A1 (de) MOS-Transistor für eine Bildzelle
DE1947265C3 (de) Signalwandlerschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal
8165 Unexamined publication of following application revoked