TW289155B - - Google Patents

Download PDF

Info

Publication number
TW289155B
TW289155B TW085102587A TW85102587A TW289155B TW 289155 B TW289155 B TW 289155B TW 085102587 A TW085102587 A TW 085102587A TW 85102587 A TW85102587 A TW 85102587A TW 289155 B TW289155 B TW 289155B
Authority
TW
Taiwan
Prior art keywords
drain
patent application
item
extended
field oxide
Prior art date
Application number
TW085102587A
Other languages
English (en)
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW289155B publication Critical patent/TW289155B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

經濟部中央標準局員工消费合作社印裝 A7 —_____ _B7 五、發明説明（） 發明之領域 本發明係概括關於高壓CMOS元件，尤指在高壓CM〇s元件上 之ESD保護。 發明之背景 目前之技藝趨勢繼續集中於高性能CM〇s(互補式金屬氧 化物半導體），並在名爲精靈功率晶片之VLSi(超大型積 體電路）方面進行開發。精靈功率晶片係以低及高壓C廳 所構成。此等精靈功率晶片上之功率電晶體通常允許高達 5〇伏之操作電壓。目前研究之推動力禁中於改進電晶體性 能。 精靈功率晶片廣爲用於汽車工業，汽車環境嚴苛，並且對 ESD及其他類型之瞬變需要較高水準之保護。然而，功率 電w體通常由於其固有之裝置結構而ESD薄弱。良好之 性能實際需要在高電流（亦即雪崩狀沉）下之低功率消散能 力。此爲在最佳化nMOS電晶體結構所固有，但由於保持電 壓在雪崩狀況下頗高，而非在功率電晶體所固有。高保護 電壓在ESD情況下增加相對功率消散，並導致低自動保護 水準。 圖1中示一種先前技藝功率電晶體，一種汲極延伸沾〇3 (DENM0S)。DENM0S構成在_P型外延基片11〇上。汲極116 形成於一η凹穴114内（延伸汲極部位）。源極118直接形成 在Ρ槽1^12内。閘極120位於部份在ρ槽上及部份在一位於 汲極1164源極118間之場氧化物部位122。一500埃閘氧化 物12〗位於閘極與p槽】12之間。代表性溝道長度（在源極 本纸張尺度適用中國國家標準（CNS ) A4規格（21〇y 2()7公釐 „----------%------1T.__.-----#, (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作.社印製 283155 A7 _______B7__ 五、發明説明（） ^ U8邊緣與n凹穴114邊緣之間）爲3_8微米。因爲供高 用將會降低擊穿電壓（BVdSS)，故不使用小於3微米溝道長 度。在ESD情況下，在延伸汲極114及閘氧化物112介面出 現高電場。這可能導致接合處之局部擊穿及低ESD保護水 準。 發明之概述 本案揭示一種保護裝置，具有改進之内建ESD保護。— 場氧化物汲極延伸nMOS(FODENMOS)電晶體包含一位於一槽 部位之源極擴散部位及一位於延仲汲極部位之汲極擴散部 位。一場氧化物部位自源極擴散部位延伸至延伸没極部位 之一部份上面。如果希望，一閘電極可位於場氧化物部位 上面。因之，在薄閘氧化物與延伸汲極部位之間，無可能 導致低ESD保護之介面。如果希望，f〇denm〇s可用作初級 ESD保護裝置，並與一習知之denmOS合併，以供更完全 保護。 本發明之一項優點爲提供一種供M0SFET之積體保護裝置 〇 本發明之另一優點爲提供一種保護裝置，其與目前之半 導體處理相容’並且無需另外之掩模或其他過程步驟。 本發明之另一優點爲提供一種保護裝置，其符合汽車及 其他高壓環境之需求。 精於Λ喟技藝者參閲詳細説明，配合附圖，將會明白此 等及其他諸多優點。 附圖之簡要説明 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公發） (請先閱讀背面之注意事項再填寫本頁j
在附圖中： 圖_1爲一種先前技藝denmos功率電晶體之1面 圖2爲一種根據本發明，具有内建ESD堅固性、工’ 件之剖面圖； <功率元 圖3爲圖2之功率元件之佈局圖； 圖4a_e爲在構成圖2之功率元件時各製造步驟之气面圓 圖5爲根據本發明之保護電路之示意圖；以及 圖6爲一種根據本發明之替代性實施例， fODENMOS之剖面圖。 ' 中心之 除非另外指明，對應之數字及符號在 應之部份。 丨』<諸圖中指對 詳細説明 本發明將配合-種供功率裝置諸如精 ⑽之以説明。在高壓應 率積體二 ，也可獲得本發明之益處m鮮1C㈣ 趙合併。高壓功率電晶想例如可用== 力-， 動器。精靈功率丨C 一般使用於汽車現 皁輸出驅 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁)
苛之汽車環境，需要加強之保護水準二用於嚴 保護水準。 般而要4千伏ESD 圖2及3中示一根據本發明，具有内 物DENM0S(F0DENM0S)10。裝置10浐认 固性又場氧化 上。；凹穴部位（延魏極=層或基片 。麵〇S1G之㈣雜 本紙玉尺度適用中國國家標準（CNS > A4規格（"1?^ :297公螯〉 經濟部中央標準局員工消費合作社印製 A7 —_—______B7_ 五、發明説明（） 植入及擴散部位。擊穿係由η凹穴20予以支承至p槽μ。 沒極部位24之η凹穴20重疊予以置定爲致使不會發生汲極 部位24至ρ槽18擊穿。源極部22也爲一η型擴散部位。源 極部位22位於與延伸汲極部位2〇間開之1)槽18内。源 極部位22經由至ρ型擴散部位26之連接，予以短路至ρ槽 18。但請察知’部位％由於ρ型外延層/基片而可予省 略。一場氧化物溝道部位21形成在源極部位22與延伸汲極 部位20之間。 場氧化物部位36及反向偏壓接合部使裝置1〇與其他裝置 (未示）分開。場氧化物部位邡“吏印此腿的1〇之汲極與源
極部位22分開。場氧化物部位36a不同於在先前技藝DNEM0S 裝置中所見者’因爲其延伸自源極部位22至延伸汲極部位 20之一部份上面包括溝道部位21上面之整個距離。 閘極40整個位於場氧化物部位36a。閘極4〇較佳爲包含 多晶矽，但可代之爲包含一種金屬。請予察知，閘極40並 非必要但爲較佳，因爲其提供裝置工作特性之較佳控制。 因爲無薄閘氧化物部位使閘極與延伸没極部位分開，故消 除在裝置表面之高電場，並且裝置1〇之擊穿受平面接合部 所控制。因此，ESD被強制大量導電，並獲致约爲60-70伏 之擊穿電壓。（此爲高於-般之DENM0S結構20伏）。 場氧化物部位36a之厚度僅需要足以達成ESD電流大量導 電。因$ ’場氧化物部位36a之厚度可爲與習知之場氧化 物部位相同（亦即多晶石夕閘極約爲65〇〇埃，金屬閘極約爲 10500埃）。 本紙張尺度 (請先閲讀背面之注意事項再填寫本頁)
A7 B7 五、發明説明（ 爲供ESD保護，汲極部位24可予連接至一結合片62。源 極部位然後較佳予以接地。閘極40也較佳予以接地。在 ESD情況’在結合片62之電壓升高，直到其達到fodeNMOS 10之擊穿電壓（例如約爲6〇-70伏）。？00£舰03觸發如橫向 πρη ’使ESD情沉分散至地。因爲場氧化物部位36a使閘極 40與溝道部位分開，故在溝道部位之表面無高電場形成， 並可在裝置10受損前處理較高之ESD情沉。 現將説明一種FODENMOS 10形成爲一 p型外延層16在其表 面有一片氧化物50之方法。過程與1993年9月7日授予Texas Instruments, Inc並經參考併入本案之美國專利申請案 5,242,841號中所述者相似。 經濟部中央榡準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) ! 請參照圖4a，在p型外延層16形成延伸汲極部位2〇及p 槽18°可藉—種η型掺雜物諸如磷及/或砷之植入及分散形 成延伸没極部位20。摻雜物濃度及延伸汲極部位2〇之深度 可依設計而有所不同，但可分别約爲立方厘米及 1-3微米。ρ槽18係由一種ρ型捧雜物諸如蝴之植入及分 散所形成。摻雜物濃度及ρ槽18之深度可依設計而有所不 同，但—般可分别约爲IX 1016 /立方厘米及；1-3微米。當 然，如果希望，延伸没極部位及ρ槽18可予同時分散。 其次’如圖4b中所示，在結構之表面形成場氧化物部位 36。形成場氧化物部位之方珐爲此項技藝上所熟知。形成 場氧化兮部位36之一種方法，説明於1985年9月17日所授 予並讓渡予Texas Instruments Incorporated之美國專利 4，541，167號。片氧化物50示爲在結構之表面，並例示— "氏張^ A7 B7 五、發明説明（） 时除及:此通用氧化物層可在整個過程之各步驟予 -ίΐϊΓ，可在場氧化物部位施之―部份上面形成 砂1Γ閑電極40可藉敷著，作圖案及蚀刻一層多晶 ^。場氧化物層36a使閘電極40與延伸汲極部位2〇 開。因之’無薄氧化物如在先前技藝之情形使 閘電極40與延伸汲極部位20分開。 ，參照圓4d，在結構之表面—形成—掩膜層52 ,以使將 ‘私^散t位22及24之處露出。可代之爲使没極部位24 '至場氧化物部位26及363<>可藉ϋ捧雜物 如鱗及/或坤（植人及分散形成N+分散部位22及以。可 使用约爲1 X 10 20 /立方厘米之捧雜物濃度。掩膜層54使 結構（將形知分散部位26之諸區域露出。ρ+分散部㈣ 可藉-種Ρ型择雜物諸如领之植人及分散形成。可使用约 爲IXlG2〇/立方屋米之捧雜物濃度。然後除去掩膜層。 請予察知，mp+雜可使用單—分散纽。最後，根據 此項技藝上熟知之方法形成希望之相互連接。 圖5中示一根據本發明之保護電路6〇。叩肫跗此⑺連 接在結合片62與地之間。麵岐閘極銜以接地。一電 阻器64連接在結合片62與内料路68之間。電阻祕可包 含一在一槽部位諸如槽18内之多晶石夕電阻器或卩型分散部 位。直接‘形成在基片16上之分散部位可能無法經得起£SD 保護所需之電壓。電阻器64之値依設計而有所不同，並可 约爲100歐姆。DENM0S 66連接在電阻器64 (在内部電路68 表紙張尺度適用中國國家標準（CNS ) Λ4规格（210X297公慶 (請先閱讀背面之注意事項再填寫本頁) *\>a ^' ! 經濟部中央標準局員工消費合作社印製 經濟、邵中央榡準局貝工消費合作社印製 A7 B7 五、發明説明（） 側）與地之間。DENMOS 66之閘極也予接地。DENMOS 66可 爲一種習知之DENMOS，諸如以上在背景段中所述者。 FODENMOS 10, DENMOS 66及電阻器64可均形成在同—部隹 。不過，提供分開之延伸汲極部位供F0DENM0S 及 DENM0S 66。 裝置10, 64及66之尺寸將依應用/環境而有所不同。 僅作爲一種實例，將FODENMOS 10作成约爲寬400微米及長 3至5微米，可達成供汽車環境之ESD保護。DENM0S 66於是 可約爲寬200微米及長3微米。電阻器64可約爲100歐姆。 在ESD情況，在結合片62之電壓開始升高。電壓達到 DENM0S 66之擊穿電壓時（例如約50伏），DENMOS 66觸發保 護内部電路68。電阻器64限制至DENM0S 66之電流，並因 此防止損壞DENMOS 66。在該過程，越過電阻器64發生電 壓下降，並且在結合片62之電壓增加至F0DENM0S 10之擊 穿電壓（例如约60-70伏）。F0DENM0S 10於是觸發，並分散 大部份ESD功率。F0DENM0S 10因此爲初級保護裝置。 圖6中示本發明之一種替代性實施例。在此實施例，汲 極部位24及延伸汲極部位20予以定中在該裝置上。將一p 槽18置於延伸汲極部位20之兩側。一源極部位22及p型部 位26位於每一p槽。一場氧化物部位36a自每一源極部位延 伸至延伸汲極部位2〇之一部份上面，並且一閘電極位於該 場氧化物部位36a上面。此實施例可用上述之相同過程形 成。… 雖然本發明業經參照例證性實施例予以説明，但此項説 標準 (〇奶）八4規格（210/297公釐） (請先閱讀背面之注意事項再填寫本頁)
A7 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明（） 明不意爲以限制性意義予以闡釋。精於此項技藝者參照該 説，—將會明白例證性實施例之不同修改及組合，以及本發 明之其他實施例，諸如使用η型外延層替代p型外延層及 關連之變化。因此後附之申請專利範圍意爲包括任何此等 修改或實施例。 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ 297公漦） (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. I -----η :外I 遣利申請案第85l〇2587號 ^j^4l^^85102587 申請專利範圍 二[巧声平月曰送呈) (bubmitted on August yCj 、,... '~~' !^!1〇π〇_T71 a 1 ma 111 Cliintw 1996) 1. 種保護裝置包含： 一源極部位形成在一半導體主體上； ...........................1.........,可 (請先閲讀背面之注意事項再填寫本頁) -没極部料纽上料導體主體上；以及 -厚氧化物層’在上述半導體主體上自述源極部位延 伸至汲極部位。 2. 根據中請專圍第〗項之保護裝s，其中上述厚氧化 物層爲一場氧化物層。 3. 根據申請專利範園帛2項之保縣置，另包含一延伸没 極部位位於上述半導體主體上，其巾淑極部位位於該 延伸没極部位内。 4. 根據申請專利範圍第3項之保護裝置，另包含一閘電極 位於上述厚氧化物層上，其中上述厚氧化物層使閘電極 與延伸汲極部位完全分開。 5. 根據申請專利範圍第4項之保護裝置，其中上述汲極連 接至一結合片，上述源極予以接地，及上述閘極予以接 地0 6. —種保護裝置包含： 一汲極延伸M0S電晶體，其包含： 一源極部位； 經 濟 部 中 * 標 準 局 員 工 消 費 合 作 杜 印 製 一延伸汲極部位； 一在該延伸汲極部位内之汲極部位；以及 一場氧化物部位自上述源極部位延伸至延伸没極部位 之一部份上面。 7. 根據申請專利範圍第6項之保護裝置，其中上述没極延 -11 - 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ABCD 六、申請專利範圍 伸MOS電晶體包含一位於場氧化物部位上，並被場氧化 物部位與延伸汲極部位完全分開之閘電極。 8. 根據申請專利範園第7項之保護裝置，其中上述汲極連 接至一結合片，源極予以接地，以及閘極予以接地。 9. 一種供保護内部電路之保護電路，包含： 一初級保護裝置，其包含： 一源極部位接地； 一延伸汲極凹穴部位； 一汲極部位在上述延伸没極凹穴部位内連接至一結合 片；以及 一氧化物層约爲厚4000埃，自上述源極部位延伸至延 伸汲極凹穴部位之一部份上面； 一電阻器連接在上述結合片與内部電路之間； —汲極延伸nMOS電晶體連接在上述電阻器與地之間。 10. 根據申請專利範圍第9項之保護電路，其中上述電阻 器約爲100歐姆。 11. 根據申請專利範園第9項之保護電路，其中上述没極 延伸nMOS電晶體包含一接地之閘電極。 12. 根據申請專利範圍第9項之保護電路，其中上述初級 保護裝置之觸發電塵約爲65伏，以及上述汲極延伸nMOS 電晶體之擊穿電壓約爲50伏。 13. 根據申請專利範圍第9項之保護電路，其中上述初級 保護裝置另包含一被JL述氧化物層與延伸没極凹穴部位 分開，並且接地之閘電極。 -12 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項#塡寫本頁) *訂 經濟部中央標準局員工消費合作社印製 289155六、申請專利範圍 ABCD 經濟部中央標準局員工消費合作社印製 14. 根據申請專利範圍第9項之保護電路，其中上述氧化 物層爲一場氧化物層。 15. —種形成保護電路之方法包含下列步驟： 在半導體主體上形成一槽部位； 靠近上述槽部位形成一延伸汲極部位； 部份在上述延伸汲極部位上面及部份在上述槽部位上 面形成一場氧化物部位； 在上述延伸汲極部位内形成一汲極部位；以及 在上述槽部位靠近場氧化物部位形成一源極部位。 16. 根據申請專利範圍第π項之方法，另包含在上述場氧 化物部位形成一閘電極之步驟，其中上述場氧化物部位 使閘電極與延伸汲極部位完全分開。 17. 根據申請專利範圍第〗6項之方法，另包含下列步骤： 將上述汲極部位連接至一結合片； 將上述源極接地； 將上述閘電極接地。 18. 根據申請專利範圍第π項之方法，另包含下列步骤： 將一電阻器連接至上述結合片； 形成一汲極延伸nMOS電晶體；以及 將上述汲極延伸nMOS電晶體連接在上述電阻器與地之 間。 -13 -
    本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) U (請先閲讀背面之注意事項再填寫本頁) i i 訂 — — — — — — — — — — —
TW085102587A 1995-03-01 1996-03-04 TW289155B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/397,004 US5604369A (en) 1995-03-01 1995-03-01 ESD protection device for high voltage CMOS applications

Publications (1)

Publication Number Publication Date
TW289155B true TW289155B (zh) 1996-10-21

Family

ID=23569503

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085102587A TW289155B (zh) 1995-03-01 1996-03-04

Country Status (5)

Country Link
US (1) US5604369A (zh)
EP (1) EP0730301A3 (zh)
JP (1) JPH08321560A (zh)
KR (1) KR960036036A (zh)
TW (1) TW289155B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3144330B2 (ja) * 1996-12-26 2001-03-12 日本電気株式会社 半導体装置
US5939753A (en) * 1997-04-02 1999-08-17 Motorola, Inc. Monolithic RF mixed signal IC with power amplification
US6285062B1 (en) * 1999-05-12 2001-09-04 Micron Technology, Inc. Adjustable high-trigger-voltage electrostatic discharge protection device
US6365940B1 (en) * 1999-12-21 2002-04-02 Texas Instruments Incorporated High voltage trigger remote-cathode SCR
JP4447768B2 (ja) 2000-12-01 2010-04-07 三菱電機株式会社 フィールドｍｏｓトランジスタおよびそれを含む半導体集積回路
ITMI20011461A1 (it) * 2001-07-09 2003-01-09 St Microelectronics Srl Dispositivo di potenza con circuito stabilizzatore di tensione integrato e procedimento per la realizzazione del medesimo
KR100522519B1 (ko) * 2002-06-07 2005-10-18 재단법인서울대학교산학협력재단 정전기 보호 사이리스터
US7157784B2 (en) * 2005-01-31 2007-01-02 Texas Instruments Incorporated Drain extended MOS transistors with multiple capacitors and methods of fabrication
US7344947B2 (en) * 2006-03-10 2008-03-18 Texas Instruments Incorporated Methods of performance improvement of HVMOS devices
JP5586819B2 (ja) * 2006-04-06 2014-09-10 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2015032767A (ja) * 2013-08-06 2015-02-16 株式会社日立製作所 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602267A (en) * 1981-02-17 1986-07-22 Fujitsu Limited Protection element for semiconductor device
US4527213A (en) * 1981-11-27 1985-07-02 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit device with circuits for protecting an input section against an external surge
US4786956A (en) * 1982-10-20 1988-11-22 North American Philips Corporation, Signetics Division Input protection device for integrated circuits
JPS59231847A (ja) * 1983-06-15 1984-12-26 Hitachi Micro Comput Eng Ltd 半導体集積回路装置
US4734752A (en) * 1985-09-27 1988-03-29 Advanced Micro Devices, Inc. Electrostatic discharge protection device for CMOS integrated circuit outputs
JPH0712060B2 (ja) * 1987-07-02 1995-02-08 日本電気株式会社 相補型ｍｏｓデバイスの入力保護装置
JP2754072B2 (ja) * 1990-02-07 1998-05-20 三菱電機株式会社 半導体装置の入力回路
US5132753A (en) * 1990-03-23 1992-07-21 Siliconix Incorporated Optimization of BV and RDS-on by graded doping in LDD and other high voltage ICs
JPH0415955A (ja) * 1990-05-09 1992-01-21 Mitsubishi Electric Corp 半導体装置の入力回路の製造方法
FR2662303A1 (fr) * 1990-05-17 1991-11-22 Hello Sa Transistor mos a tension de seuil elevee.
US5225702A (en) * 1991-12-05 1993-07-06 Texas Instruments Incorporated Silicon controlled rectifier structure for electrostatic discharge protection
US5242841A (en) * 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
KR970009101B1 (ko) * 1993-08-18 1997-06-05 엘지반도체 주식회사 정전기(esd) 보호회로의 제조 방법
US5386134A (en) * 1993-11-23 1995-01-31 Vlsi Technology, Inc. Asymmetric electro-static discharge transistors for increased electro-static discharge hardness

Also Published As

Publication number Publication date
EP0730301A3 (en) 1997-05-21
JPH08321560A (ja) 1996-12-03
EP0730301A2 (en) 1996-09-04
KR960036036A (ko) 1996-10-28
US5604369A (en) 1997-02-18

Similar Documents

Publication Publication Date Title
TW533591B (en) Low-substrate noise ESD protection circuits by using bi-directional polysilicon diodes
TW501227B (en) SOI MOSFET having body contact for preventing floating body effect and method of fabricating the same
TW546845B (en) Trench DMOS transistor having a zener diode for protection from electro-static discharge
TW411607B (en) Electrostatic discharge protection circuit
US20070040222A1 (en) Method and apparatus for improved ESD performance
US20100171149A1 (en) Symmetrical bi-directional semiconductor esd protection device
EP0452829A2 (en) Semiconductor device with reduced time-dependent dielectric failures
TW289155B (zh)
US8587074B2 (en) Device having a gate stack
US5903032A (en) Power device integration for built-in ESD robustness
JP3573674B2 (ja) 半導体集積回路の入出力保護装置とその保護方法
US20050179087A1 (en) LDMOS transistor with improved ESD protection
JPH07183516A (ja) 電界効果型トランジスタとその製造方法
US6631060B2 (en) Field oxide device with zener junction for electrostatic discharge (ESD) protection and other applications
US6114226A (en) Method of manufacturing electrostatic discharge protective circuit
TW392328B (en) Electrostatic discharge protection circuit triggered by MOS transistor
CN104867971B (zh) 半导体元件及其操作方法
TW423160B (en) Lateral silicon controlled rectifier for electrostatic discharge protection
US20040075145A1 (en) Electrostatic discharge protection in a semiconductor device
US8093121B1 (en) ESD protection transistor
TW529151B (en) Transistor structure for electrostatic discharge protection circuit
TW477056B (en) An input/output protection device for a semiconductor integrated circuit
US6281080B1 (en) Fabrication method in improving ESD ability and vertical BJT gain
US20100052056A1 (en) Electrostatic discharge protection device
TW452975B (en) Operable floating gate contact for SOI