TW403907B

TW403907B - Nonvolatile semiconductor storage device and writing method thereof

Info

Publication number: TW403907B
Application number: TW087114756A
Authority: TW
Inventors: Yoshiji Ohta
Original assignee: Sharp Kk
Priority date: 1997-10-07
Filing date: 1998-09-05
Publication date: 2000-09-01
Also published as: DE69828131T2; EP0908894B1; EP0908894A2; JPH11110985A; KR19990036689A; EP0908894A3; JP3572179B2; US5995412A; KR100340922B1; DE69828131D1

Description

403907 五、發明說明（i) 發明背景本發明係關於非揮發性半導體記憶體裝置，其係用以將多值資料平行寫入多個記憶體單元。 | 該等非揮發性半導體記憶體裝置在最近幾年已有明顯 j的進步，而它們的記憶體容量正快速地增加。因此，依 !先前技藝中的相同製造處理所增加記憶體容量之方法，

I 存在增加資訊位元數目的方法，而該等資訊位元能儲存在一記憶體單元（亦即，提供所謂的多值結構）。在此多值非改變性半導體記憶體裝置中，每一記憶體單元的臨界電壓是受到控制。在上述的非揮發性半導體記憶體裝置中，四個值（表示資訊的每一單元的兩位元）係儲存在一記憶體單元，而該等值是以記憶體單元臨界電壓降冪"0， 0 π 、” 0， Γ 、" 1， 0π 、和'1 1， 1” 產生。假設資料"0， 0"表示清除狀態，然後寫操作係藉由在此清除狀態中的記憶體單元臨界電壓改變成"0， 1 "'"1, 0"和"1， Γ 順序的較低臨界電壓而執行。雖然也具有非揮發性半導體記憶體裝置，而其中資料已清除之記憶體單元的臨界電壓是低於資料已寫入的記憶體單元臨界電壓，其本質上是相同的。 ! 依用以寫入如此多值資料的非揮發性半導體記憶體裝置，已計晝單獨執行例如"0， Γ ， " 1, 0"和"1， 1" 順序ISSCC96技術文摘，第32~33頁的名稱"A 3.3V 128Mb

I | Multi-Level NAND Flash Memory for Mass Storage

I i A p p i i c a t i ο n s ）的寫操作和驗證操作。

C:\Program Γι lcs\Pat:cnt\54866. ptcl 第 6 頁 403907 I五、發明說明（2) 然而，上述的非揮發性半導體記憶體裝置具有下列 (1)至（4)的問題。 i I (1)既然驗證操作會在每個多值資料上執行，此驗證操! 作所需的時間係延長大約三倍於例如四個值的資料儲存在一記憶體單元中的二進位值的情況。 (2 )既然在寫和驗證操作時間上的字線電壓必須根據所要查證的多值資料臨界電壓改變，所以改變字線電壓的時間是必要的。 (3 )既然運用在位元線的電壓是固定，而不管在寫階段中的多值資料的值，及從資料” 0， Γ 之小絕對值負電壓至資料” 1, Γ 之大絕對值負電壓範圍的電壓係運用在字線，而許多寫脈衝是必要的。 (4)具有一般遍連接至相同字線所引起的記憶體單元之閘障礙。發明概述因此，本發明的目的是要提供非揮發性半導體記憶體裝置及些方法，其能夠同時執行將資料寫入記憶體單元的寫操作及驗證操作，並以高速寫入多值資料。為了要達成上述目的，本發明係提供非揮發性半導體

I 記憶體裝置，其係包括：連接至位元線和字線的多數非改變性記憶體單元；閂鎖電路，其係用以儲存要寫入由 I位元線和字線所選取記憶體單元的輸入多值資料；多值感測放大器，其係藉由將指定的讀取電壓提供給字線而讀取在記憶體單元中寫入的多值資料；及位元線電壓產

C:\Pro^ram Pilcs\Patenl\54866.ptd 第 7 頁

403907 i五、發明說明u) 生電路，其係基於在閂鎖電路中所儲存的輸入多值資料，及藉由多值感測放大器而讀取來自記憶體單元的輸 :入多值資料，提供用以將輸入多值資料寫入連接至記憶 ! 體單元位元線的記憶體單元。在此非揮發性半導體記憶體裝置中，藉由儲存要寫入 j I由位元線和字線所選取之記憶體單元内的輸入多值資料，而位元線和字線是在問鎖電路内，並將所指定的言買取電壓提供給字線，在記憶體單元中所寫入的多值資料是由多值感測放大器所讀取。然後，基於在閂鎖電路中所儲存的輸入多值資料及由多值感測放大器所讀取並寫入記憶體單元的多值資料，藉由位元線電壓產生電路而將輸入多值資料寫入記憶體單元的指定電壓係提供給連接至記憶體單元的位元線，而隨後所指定的寫電壓會運用在字線，藉以將輸入多值資料寫入記憶體單元。如上所述，多數記憶體單元的多值資料能立即由多值感測放大器所讀取，而此會除去用以執行每一資料驗證操作的需要，及使用所指定的字線電壓而允許多值感測放大器讀取來自記憶體單元的多值資。因此，無需在驗證操作期間改變字線電壓。此外’該所指定的電壓能藉由位元線電壓產生電路而提供每條位元線，而因此，寫脈衝數目能最佳化，藉以允許能以最少的寫操作次數來寫入多 i值資料。因此，多值資料的寫操作和證實操作能同時在多數的記憶體單元上執行。此外，該指定的電壓係運用 i在字線，而不管要寫入的多值資料的值，而因此減少閘

C:\Program Pilcs\Palcnt\54866.ptd 第 8 頁 403907 ____ — . - — -----------------------------------————- — —-- — --. —. — ·· ' 五、發明說明u) 電路的障礙。 ‘ 在一具體實施例中，當在閂鎖電路中所儲存的輸入多值資料與基於從記憶體單元讀取，而由多值感測放大器從記憶體單元所讀取多值資料的值相符的時候，電壓係藉由位元線電壓產生電路而應用在位元線，並寫入記憶體單元，該位元線電壓產生電路係將所選取記憶體單元的位元線置於開路狀態。因此，即使當執行寫入連接至相同字線的另外記憶體單元，已正確寫入輸入多值資料的記憶體單元並不會進一步執行寫操作，而因此，該輸入多值資料能絕對確實地寫入記憶體單元。在一具體實施例中，該位元線電壓產生電路會持續輸出所指定的電壓，用以將輸入多值資料寫入記憶體單元，直到該輸入多值資料正確地寫入記憶體單元’而且在閂閘電路中所儲存的輸入多值資料與基於從記憶體單元讀取之多值感測放大器而從記憶體單元所讀取的多值資料相符，該電壓會藉由位元線電壓產生電路而應用至位元線，並寫入記憶體單元。因此’當進行來自記憶體單元讀取操作的時候，該電壓會重覆藉由位元線電壓產生電路而應用至位元線，並寫入記憶體單元，當與寫脈衝之間切換的相比較，在位元線電壓產生電路的輸出並沒有輸出的延遲，藉以允許達成高速寫時間。本發明係提供非揮發性半導體記憶體裝置的寫方法’ 而此裝置具有連接至位元線和字線的多數非揮發性記憶體，該方法係包括：第一步驟係儲存要寫入記憶體單元

C:\iJrogram Γί lcs\iJal,cnt\54866. ptd 第 9 頁 4〇^〇7 !五、發明說明15) |的輪入多值資料，而記憶體單元是由閂鎖電路的位元線和字線所選取；第二步驟係藉著多值感測放大器將所指定的讀取電壓應用至字線而讀取在記憶體單元中所寫入 |的多值資料；第三步驟係基於在閂鎖電路中所儲存的多值資料及由多值感測放大器所讀取而在記憶體單元中寫入的多值資料，藉由位元線電壓產生電路而將輸入多值資料寫入記憶體單元的指定電壓提供給連接至記憶體單元的位元線；及第四步驟係將輸入多值資料寫入記憶體單元，其係藉著由位元線電壓產生電路而將指定的電壓 |提供給位元線的狀態，而將指定的寫電壓提供給字線，第二、第三 '和第四步驟會重覆，直到在閂鎖電路中所儲存的輸入多值資料與基於由多值感測放大器從記憶體單元所讀取的多值資料相符為止。丨圖式之簡單說明本發明藉由下文及附圖的詳細描述而能完全了解，但並未限制於本發明，而其中： | 圖1係根據本發明具體實施例而描述非揮發性半導體記憶體裝置的閂鎖電路、位元線電壓產生電路、及其周邊元件的電路圖；圖2係繼續上述圖1之非揮發性半導體記憶體裝置的感 I測放大器、記憶體單元、及其周邊元件的電路圖； ! 圖3是上述非揮發性半導體記憶體裝置的寫階段時序 j !圖， \ 圖 4A、4B、4C、4D、4E、4F、4G、和 4H 係描述在圖 3

C:\Proyram Pi les\Palcnt\54866. ptcl 第 10 頁 4〇3fi〇7_ 五、發明說明〔6) 中所顯示寫階段的每一輸入節點電壓變化圖；圖5係顯示上述非揮發性半導體記憶體裝置的位元線電壓產生電路的另一範例電路圖；圖6係仍然顯示上述非揮發性半導體記憶體裝置之位元線電壓產生電路的另一範例電路圖；圖7係顯示圖5的位元線電壓產生電路只由η通道電晶體構成的範例電路圖，圖8係顯示圖6的位元線電壓產生電路只由η通道電晶體構成的範例電路圖，圖9係顯示圖1的位元線電壓產生電路只由η通道電晶體構成的範例電路圖；及圖1 0係顯示使用MOS二極體而取代圖1的位元線電壓產生電路是由η通道電晶體構成的電路圖。較佳具體實施例詳細之說明根據本發明的非揮發性半導體記憶體裝置及寫方法係基於附圖所顯示之具體實施例而在下面詳細描述。圖i和圖2係根據本發明具體實施例的非揮發性半導體記憶體裝置之電路圖。圖1係顯示位元線電壓產生電路1 的周邊元件電路圖，而圖2係持續顯示來自圖1之多值感測放大器、記憶體單元、及其周邊元件的電路圖。在此非揮發性半導體記憶體裝置中，4個值（2位元）資料係儲存在一記憶體單元，藉以在電流開始流過記憶體單元來產生臨界電壓Vt h降幕的資料” 0 0" 、’' 0 1" ' " 1 0 "、和 ”11”。

C:\l)rograin Π lcs\i)atent\54866. ptd 第U頁五、發明說明（7) 在此非揮發性半導體記憶體裝置中，如果反相器丨v i和 IV2的輸入端經由閘極連接而至預充電信號的p 通道電晶體U和13做預先充電，而欄是由内部欄位址y〖2一 15、y8-11 ' y4-7、和yO-3所選取，那麼反相器IV1和 I V2的輸入端會具有低位準。然後，反相器〖v 1和〖v 2的輸出端會是高位準’其η通道電晶體TR〇和了以係經由η通道電晶體TRO和TR1而導通，以便將資料線DQ〇和叫1連接至閂鎖電路LatchO和Latchl的閃閘節點q〇和“。閃鎖電路 LatchO和Latchl的問閘節點Q〇和Q1係經由n通道電 15和16而接地GND。閂鎖電路LatchO具有反相器IV3和I V4，其輪入端係連接至類似的輸出端，反相器IV 3的輸入端係當作問閘節點 Q0 ’而反相器I V4的輸入端係當作問鎖節點q〇 #。閃鎖電路Latchl具有反相器IV5和IV6，其輸入端係連接至類似的輸出端，反相器IV 5的輸入終係當作閃鎖節點q 1，而反相器I V6的輸入端係當作閃鎖節點q丨#。反相器丨V3 的輸入化和反相器IV4的輪出端係經由η通道電晶體2i而彼此相連接，而其閘極係連接至關閉信號0 d丨s。反相器 1 V 5的輸入端和反相器IV Θ的輸出端係經由n通道電晶體。 2 2而彼此相連接，而其閘極係連接至關閉信號《d丨s。閂鎖電路LatchO的閂鎖節點Q〇係連接至經由p通道電晶體 2 5而連接至在圖2中所顯示之感測放大器SA〇的感測節點 SO，而此p通道電晶體的閘極係連接至資料傳輸信號 4trn0#。該p通道電晶體25係與η通道電晶體23並^，

403907 ....."—· .___ . 五、發明說明（8) 而此η通道電晶體的閘極係連接至資料傳輸信號 0 trnO。該閂鎖電路Latchl的問鎖節點Q丨係經由ρ通道電晶體2 6而連接至在圖2中所顯示之感測放大器s A丨的感 i測節點S1 ’而此p通道電晶體的閘極係連接至資料傳輸 1α號。該p通道電晶體26係與n通道電晶體24並聯，而此η通道電晶體的閘極係連接至資料傳輸信號 0 trn1。該閂鎖電路LatchO .的閃鎖節點q〇#係連接至p通道電晶體P01和P02的閘極，而p通道電晶體p〇1的吸極係連接至位元線電源供應線n d。該閂鎖電路l a t c h 1的閂鎖節點 Q1#係連接至p通道電晶體的閘極，而p通道電晶體ΡΠ和P1 2的吸極係連接至位元線電源供應線nd。該 P通道電晶體P 0 2的吸極係連接至p通道電晶體p丨1的源極。在圖2中所顯示之感測放大器^〇 2的感測節點s〇# 係連接至p通道電晶體P21和P22的閘極，該p通道電晶體 P〇i的源極係連接至p通道電晶體P21的吸極，而p通道電晶體P02的源極係連接至p通道電晶體P32的吸極。此外，在圖2中所顯示之感測放大器SA 1的感測節點s丨#係連接至P通道電晶體P31和P32的閘極。該p通道電晶體 P31係與p通道電晶體P22並聯。該p通道電晶體pi2的源極係連接至π通道電晶體N丨的吸極，而此n通道電晶體的閑極和吸極係彼此相連接’而該η通道電晶體Ν丨的源極 ίτ、連接至ρ通道電晶體ρ 3 2的吸極。此外，該ρ通道電晶體 Ρ21的源極和ρ通道電晶體Ρ32的源極係連接至^通道電晶

C:\IVogram Files\PatcnL\54866.ptd 第 13 頁 403907 ' ..... —'—---.—,—.· —. _·.·_. ._ ____ — — _____ · I五、發明說明（9) i j體”的吸極，而此η通道電晶體的閘極和吸極係彼此相連接。該η通道電晶體Ν2的源極係連接至ρ通道電晶體 Ρ 2 2和Ρ 3 1的源極。該等ρ通道電晶體Ρ 〇 1、ρ 〇 2、Ρ 1 i、 | P12、P21、P22、P31、和P32、及該等η通道電晶體N1至 i Ν2係構成位元線電壓產生電路i。該η通道電晶體Ν2的源 |極係當作位元線電壓產生電路1的輸出節點nproge 如圖2所示’具有反相器I V7和IV8而其輸入端係接至類似輸出端之感測放大器SA 〇的感測節點s〇係經由η通道電晶體41而連接至位元線儿^，而該位元線BLn係連接至記憶體單元CELLO的吸極。具有反相器iV9*iVi〇而其輪入端係連接至類似輸出端之感測放大器SA1的感測節點 S1係經由η通道電晶體43而連接至位元線BLn + 2，而該位元線BLn + 2係連接至記憶體單元CELU的吸極。未連^作唬0 cut的位元線係連接至n通道電晶體的閘極41和 43。戎位το線BLn係連接至11通道電晶體73，而其閘極連接至位兀線讀取信號0 Γ 〇，而該位元線BU + 2係接至η通道電晶體75，而此n通道電晶體的閘極係連元線讀取信號 </) r 1。兮笙、B, 乂， Ψ 4專感測放大器SA0和SA1、抱叙電路Cl、C2、C3、和C4、哕望.s Λ 雅動 ^ 、， '^荨Ρ通道電晶體31和3 2、另 s亥專η通道電晶體3 3和3 4係禮士、夕仕4 , 遠感測放大器S A 0的感測銘c η 4 " ‘次而郎點S 0 #係經由通道電 42而連接至位元線BLn ’而此n ,s、、，+ 、、电日日體叫此η通迢電晶體的閘極係 =線中斷信號0Cu"an通道電晶體61，而此二: 電0曰組的間極係連接至位4。、

C^vl'rogram l:i IcsM^iten 1X54866. ptd 第14頁 403907 ； ..... .· 一. __ • — 一—.. ... _ _ ..... . I五、發明說明（ίο) 該預充電電壓v P r e係經由η通道電晶體5 [和5 3而連接至該等位元線BLn *BLn + 2，而該等η通道電晶體的閘極係連接至位元線預充電信號0pre。該預充電電壓Μ” 係經由η通道電晶體52而連接在^通道電晶體42和η之間’而該η通道電晶體52的閘極係連接至位元線預充電信號0 pre。該預充電電壓Vpre係經由^通道電晶體而連接在η通道電晶體44和62之間’而該η通道電晶體54的閘極係連接至位元線預充電信號0 pre。的此外’該等位元線BLn及位元線BLn + 2係經由n通道電晶體63而彼此相連接，而此n通道電晶體的閘極係=接至多值感測資料傳輸信號0 m t r n。藉由啟動n通道電晶體N ’該記憶體單元CELLO能由感測放大器SA1所讀取^ ' | 在圖1中所顯示之位元線電壓產生電路1的輪出節點 nprog係經由p通道電晶體71而連接至記憶體單元cell〇的源極’而此p通道電晶體的閘極係連接至位元線開路信號Vo pen，而且n通道電晶體74的問極係連接至位元線寫b號0 w 0。該輸出節點n p r 〇 g係經由ρ通道電晶體7 2而連接至記憶體單元C E L L1的源極，而此p通道電晶體的閘極係連接至位元線開路信號v〇pen，而且η通道電晶體7 6 的閘極係連接至位元線寫信號0 。該感測放大器SA0的感測節點S0#及感測放大器SA1的感測卽點S1係經由電容元件所構成的推動電路C i而彼此連接。該感測放大器SA0的感測節點SO及該感測放大器 SA 1的感測節點s 1 #係經由電容元件所構成的推動電路

C:\Program Files\Palcnt\54866.ptd 丨 15 頁 403907 五、發明說明ui) C 2而彼此連接。此外，推動信號0 b S t係經由電容元件所構成的推動電路C3而連接至感測放大器SA0的感測節點 SO ’而該推動信號0 bst係經由電容元件所構成的推動電路C4而連接至感測放大器SA1的感測節點S1。在此情況’假設該等感測放大器S A0和SA1的感測靈敏度是Δν ’那麼推動電路C3和以會在感測放大1SA〇和 S A1之電壓感測端的輸入節點ς 〇和§ 1上増加3 △ v。對照之下，當在輸入節點s 〇上的電壓增加的時候，該推動電路C2會在感測放大器SA1參考端的輸入節點S1#上增加 2 Δν。同樣地’當在輸入節點s〇#上的電壓增加的時候，該推動電路C1會在感測放大器SA1的電壓感測端的輸入節點S1上增加2Δν。要注意的是，η通道電晶體8丨和82的閘極係連接至在圖中所顯示的清除信號0ers，而連接至清除電壓vers/ ss的吸極係使用在清除記憶體單元中的資料，而在此在上述所構成的非揮發性半導體記憶體電壓提供給構成記憶體單視二在：ί Γ 多值資料的決定係決定在是否有電机在此情況，假設該所選取的記憔择置分3 CELLO ’而讀取脈衝（固定電壓） =阳 : 運用在字線WLI )及寫脈衝（固定電壓）係面連同圖3和圖4的時序號必pre是在地電位該等寫操作及驗證操作會在下 |圖來描述。在此情況，預充電信

C:\Program I'i lcs\Palcnt\54866. ptd

403907 五、發明說明（12) GND，而該η通道電晶體TR0和TR1會關閉。該等n通道電晶體1 5和1 6係藉著將關閉信號0 d i s的位準設定成電源、電壓Vcc，並將重置信號0 rst設定成高電位而導通，藉以重新設定該等閂鎖電路L a t c h 0和L a t c h i。該位元、線預 I充電信號0 pre和位元線均衡信號0 eq係設定成高電位，藉以使用預充電電壓Vpre而改變該等位元線BLn至 BLn+3 。 U)載入輸入多值資料首先，2位元輸入多值資料係提供給資料線Dq 〇和 DQ1，而該預充電信號0 pre#在時間點tO上具有高電位。該關閉信號 0 d i s具有低電位，而隨後該等内部搁位址y 0 - y 1 5是在時間點11上決定。然後，該等欄選擇電晶體TR0和TR1會導通’以便使用在資料線DQ〇和DQ1上的資料來載入閃鎖電路LatchO和Latchl。然後，在時間點t3上，該關閉信號0 dis具有高電位，以閂閘控制在資料線DQ0和DQ1上的資料，藉以將内部欄位址信號yO-y 15恢復成原始狀態，而該預充電信號 0 p r e #會在時間點14上設定回低電位，藉以關閉欄選擇電晶體TR0和TR1。 (2 )從記憶體單元讀取其次’在時間點12上’當該等閂鎖電路L a t c h 〇 L a t c h i 與輸入多值資料載入的時候，位元線讀取0 r〇信號及多值感測資料傳輸信號0 m t r η會具有高電位，以選取記憶體單元CELLO的位元線BLn，而隨後，該位元線預充電信

C:\Program Fi lcs\Palent.\54866. ptd 第 π 頁 403907 丨五、發明說明U3) |號0 p r e和位元線均衡信號0 e q會在時間點13上具有低 |電位，藉以停止該位元線BL的預充電。然後，該字線WL 0會在時間點t 4上升到高電位，該位元線中斷信號0 c u t、多值感測資料傳輸信號〇 m t r η、及位元線讀取信號0 rO在指定的時間過後，會在時間點t5上具有低電位’藉以中斷來自位元線BLn的感測節點SO和 S1。 | 隨後，該推動信號b s t在時間點16上具有高電位，以推動感測節點S 0和S1，而p通道感測信號s e p 〇 #在時間點17上具有低電位，以操作感測放大器SA0。在時間點14至t 6期間，該讀取脈衝會提供給字線WL 0。； - ；在幾十億分之一秒的時間過後而在時間點t8上，p通道感測信號</> r s e p 1 #會具有低電位，以操作感測放大器 S A i ’而隨後’ η通道感測信號0 s e η 0和</> s e η 1會在時間點t 9上具有高電位，以決定感測結果。如果該記憶體單元CELLO此階段是在清除狀態（資訊" 0， 0") ’那該等感測節點SO和S1會具有如在圖4A和“ 中所示的高電位，而該等感測節點S 0 #和S 1 #會具有低電位。如果在記憶體單元CELLO中所寫入的資訊是如圖4(：和 |4D中所示的”0， 1"，那麼該感測節點SO會具有高電位，該感測節點S 0 #會具有低電位，該感測節點s丨會具有高電位，而該感測節點S1 #會具有高電位。曰〃 | 如果在記憶體單元CELLO中所寫入的資訊是如圖4E和

CiMYogram Γί lcs\l5al,ent.\54866. ptd 第丨8 頁 4〇39〇7 五、發明說明（14) 4F中所不的”丨，〇”。那麼感測節點s〇會具有低電位，忒感測節點S 0 #會具有高電位，該感測節點s i會具有高電位’而該感測節點S丨#會具有低電位。如果在記憶體單元CELLO t所寫入的資訊係如圖4G和 4H所不的” 1， 1 ’’ 。那麼，該感測節點s〇會具有低電位，忒感測節點s 〇 #會具有高電位，該感測節點s丨會具有低電位，而該感測節點S1 #會具有高電位。斤然後，該字線WL 0會設定回GND電位（在位元線從感測節點關閉之後，此操作能在任何時間上執行），雖然在圖中並未顯示。在讀取記憶體單元CELL〇中，該位元線 BLn + 2是在GND電位。在记憶體單兀CELLO中所保有的資訊讀取會在下面詳細描述。構成感測放大器SA0和SA1的該等緩衝器IV7至 IV10是由p通道電晶體及彼此相連接的互補n通道電晶體所構成，雖然在圖中並未顯示。首，，該記憶體單元CELLO會選取，其係藉由在感測放大器SA0和SA1的輸入節點s〇和Si上的電壓從預充電電壓Vpre減少相對於在所選取記憶體單元CEU〇中所保有資訊的電壓而選取，而隨後，在輸入節點s〇和5丨上的電壓係藉由推動電路C3和C4的操作而由最大的放電電壓 1/2(3 Δν)所推動。然後，只有感測放大器SA〇的p通道電晶體（在圖中未顯示出）會操作。然後，在輸入節點 S0 ^電壓 > 在輪入節點S1上的電壓的情況，在感測放大器SA1參考端之輸入節點Si#上的電壓係藉由推動電路

403907 1 ... *-- * — —— -- —.· *·— .. —.——-—一 —. .__ _ i五、發明說明（丨5) C2的操作而由2Δν所推動。在輸入節點SO上的電壓< 在輸入節點S 1上的電壓的情況’在感測放大器S A 1的電壓感測端上的輸入節點S 1的電壓係藉由推動電路C i的操丨作而由2 Δ V所推動。隨後’藉由感測放大器S A1的p通道電晶體（在圖中未顯示出）操作及該等感測放大器S A 0和 5 A1的η通道電晶體（在圖中未顯示出）操作，該記憶體單 CELL 0的π 0 〇” 、” 0 Γ 、" 1 (Γ 、和"1 Γ 資訊是會區別。 ^ (3)將電壓提供給位元線其次，該位元線寫信號</» wO在時間點11 0上具有高電位，以選取記憶體單元CELLO，藉以將電壓Vd(代表值： 6 V)提供給位元線電壓供應線n d。然後，如表1所示，決定於Η鎖節點Q0#和Q1#及感測節點S〇#和S1#的狀態，該位元線電壓產生電路1的輸出節點nprog會具有指定的電壓或置於開路狀態。表1 寫資料 QO# Q1# So# S1# nprog 0 1 1 0 0 開路 1 1 0 0 Vd-2Vth 0 1 開路 2 0 1 0 0 Vd-Vth 1 1 0 開路 3 0 卜0 0 0 Vd 0 1 0 1 1 開路

C:\Program Fi lcsXPatentXS^ISBG. ptd 第 2ϋ 頁利。4料9 ο 7 -------- -------------------------—-—--- —--- 五、發明說明（16) 在表1中的臨界電壓Vth係表示在圖1中所顯示的η通道電晶體N1和N2的臨界電壓。如表1所示，該輸出節n{)r〇g 是在寫資料” 0， 0 "情況的開路狀態，該輪出節點nprog 是（Vd-2Vth )在資料"〇， 1"的情況，該輸出節點 nprog是(Vd - Vth )在資料，，1，〇”的情況，而該輸出節點nprog是（Vd = 6 V )在資料” 1， 1”的情況。在輸出節點nprog上的電壓係提供給連接至記憶體單元以^^ 的位元線BLn + 1。 (4)應用寫脈衝藉著從時間點11 2至11 3的指定時間（代表值：i # sec ) 而將負電壓Vneg的寫脈衝（代表值：-9V)提供給字線 WL0 ’該記憶體單元CELLO的臨界電壓Vth會降低。在此情況，所指定的電壓（在輸出節點nprog上）會提供給該記憶體單元CELLO的位元線BLn + Ι ，藉以從該記憶體單元 CELLO浮動閘極至位元線BLn獲得電子。 (5 )寫操作和驗證操作然後’該操作流程會回到（2 )"從記憶體單元讀取"，而 (2 ) ”從記憶體單元讀取”至（4 )"應用寫脈衝"會重複 ’直到該等閃鎖節點Q 〇 #和感測節點s 〇的值彼此相符’及閂鎖節點Q 1 #和感測0節點s 1的值彼此相符為止為什麼閃鎖節點Q0#和感測節點s〇的值係彼此比較及閂鎖節點Q 1 #和感測節點S 1的值係彼此比較的理由是外部輸入2位元輪入資料是與感測記憶體單元的輸入資料丨反轉。

C:\Program Fi les\Patcnt\5^l866. ptd 第 21 頁 403907 五、發明說明（17) 因此，該電壓會持續提供給位元線，直到該資料正確寫入記憶體單元為止，藉以執行寫操作和驗證操作。當多值資料正確寫入記憶體單元的時候，當沒有電壓提供給位元線的時候，該位元線會置於開路狀態。在圖1和圖2中所顯示的非揮發性半導體記憶體裝置中，構成多值感測放大器的感測放大器S A 1係同時使用在該等記憶體單元CELLO和CELL1 ，而因此，該等寫操作和驗證操作會在偶數或奇數的記憶單元中平行執行。然而，藉由提供每一記憶體單元的多值感測放大器，該等 [ 寫操作和驗證操作能在連接至相同字線的所有記憶體單元上平行執行。如上的描述，上述的非揮發性半導體記憶體裝置能藉由多值感測放大器而能立即讀取連接至相同字線的多數記憶體單元的多值資料，而此多值感測放大器是由該等感測放大器SA0和SA1、推動電路Cl、C2、C3、和C4、p 通道電晶體3 1和32、及η通道電晶體33和34所構成。因此，此配置係除去用以執行驗證在每一資料上操作的需要，並藉著將所指定的讀取電壓提供給字線，該多值感 i測放大器在驗證操作期間不需要改變字線電壓，既然多值資料能從記憶體單元讀取。此外，該指定的電壓能藉由位元線電壓產生電路1而提供給每條位元線，而因此，寫脈衝數目能最佳化，藉以允許多值資料能以較少的寫次數予以寫入。因此，多值資料的寫操作和驗證操 i作能在多數的記憶體單元中同時執行，以允許多值資料

CiMYogram Pi les\Patent\54866. ptd 第 22 頁 4〇39〇7 能以高速寫入。此外，該所指定的寫電壓Vneg係提供給字線’而不管所要寫入的多值資料的值’而因此，連接至相同字線的記憶體單元的閘極障礙便能減少。當表示在閂鎖電路Latch 0和Latchl中所儲存輸入多值資料的閂鎖節點Q0 #和Q1 #與表示由感測放大器sA 〇和 SA1從記憶體單元CELL0讀取多值資料的感測節點s〇#和 S1#之反轉值SO和S1相符，而當作（2)從記憶體單元讀取（3)將電壓提供給位元線’及（4)應用寫脈衝的#上述操作結果，那麼該位元線電壓產生電路1會將所選取 §己憶體單元CELL 0的位元線BLti至於開路狀態。因此，即使當執行連接至字線WL〇的另一記憶體單元的寫操作，正確寫入多值資料的記憶體單元並不會進一步執行 :i而因此，該輸入多值資料便能絕對確實地寫入記：該位元線電壓產生電路丨會將電壓輸出，提供給至記憶體單元的位元線，直 ' 運接記憶體單元為…表4 確地寫/ ,_ 仕円鎖電路LatchO和Latfhi :二存輪入多值資料的問鎖節點 ⑴的反轉值so和su目符之；^親測節謂和當作⑴從記憶體單元讀取者感測放大益SA0和“Η 及⑷應用寫脈衝的先前所描將二壓提供給位元線、 (2 )從記憶體單元讀取、（3 。乍、..σ果。因此，即使 (4)應用寫脈衝重複的操 ' 壓提供給位元線、及重覆’該元線電壓產生電路

403907 + . * ' — *· * _ __ —^ ' ' - ......._ + ·· _ _++· ί五、發明說明（19) j i ί並沒有輸出延遲，而允許能以尚速執行寫操作。 ί 雖然上述的具體實施例係採用在圖i中所顯示的位元線電壓產生電路1，該位元線電壓產生電路並非限制於 i此’而只需提供在表1中所顯示的用以產生電壓的電路。例如，如圖5所示，可提供如在圖1中所顯示位元線電壓產生電路1的相同元件的電路，而這些相同的元件係使用在元件之間的不同連接上。即是，在圖5中所顯示之位元線電壓產生電路具有在圖2中所顯示之感測放大器 S A 0的感測節點S 0 #結構，而此感測節點S 0 #係連接至p 通道電晶體P 2 1和P 2 2的閘極。該位元線電壓供應線n d係連接至P通道電晶體P21的吸極。在圖1中所顯示之閂鎖電路La tch 1的閃鎖節點Q 1 #係連接至p通道電晶體ρ 1 1和 P1 2的閘極。該位元線電壓供應線nd係連接至p通道電晶體P 1 1和P1 2的吸極。該p通道電晶體ρ 11的源極係連接至 P通道電晶體P22的吸極。在圖2中所顯示之感測放大器 SA1的感測節點S1#係連接至ρ通道電晶體P31 *p32的閘 j極。4 ρ通道電晶體Ρ1 2的源極係連接至ρ通道電晶體ρ 3 2 的吸極’而該ρ通道電晶體P22和P23係彼此並聯。在圖ί 中所顯示之問鎖電路LatchO的問鎖節點Q〇#係連接至？ !通道電晶體Ρ 0 1和P 0 2的閘極。該ρ通道電晶體ρ 2 ί的源 |極係連接至ρ通道電晶體P01的吸極，而該p通道電晶體' P22的源極係連接至ρ通道電晶體p〇2的吸極。然後，該 |通道電晶體P32的源極係連接至11通道電晶體的吸 |極，而η通道電晶體的閘極和吸極係彼此相連接，而該〇

C:\Prograii) Fi Ι〇8\ΡαΙοαΙ\54866. pLd

五、發明說明（20) 通道電晶體N 1的源極係連接至p通道電晶體p 〇 1的源極。此外，該η通道電晶體N1的源極係連接至11 "雪a 體N2的吸極，而此n通道電晶體的閘極和吸極係彼此相連接，而該n通道電晶體N2的源極係連接至卩通道電晶體 | P02源極。該n通道電晶體N2的源極係當作位元線電壓產 1生電路的輸出節點nprog使用。如圖6所示，可提供另一電路，其中相同的元件如同在圖I，中所顯示的位元線電壓產生電路i ，而這些相同的元件係使用在元件之間的不同連接。此位元線電壓產生電路的連接係在圖2所顯示感測放大器SA〇的感測節點s〇# 連接至P通道電晶體P21*P22的閘極，而該位元線電壓‘ 供應線nd係連接至p通道電晶體P21和p22的吸極。在圖2 所顯示之感測放大器S A1的感測節點§ 1 #係連接至p通道電晶體P31和P32的閘極，而該位元線電壓供應線nd係連接至P通道電晶體P32的吸極。該等p通道電晶體？22和卩通道電晶體P3 1係彼此並聯《在圖1所顯示之閃鎖電路 | L a t c h 1的閂鎖節點Q1 #係連接至p通道電晶體p 11和p ^ 2 的閘極。該p通道電晶體P32的源極係連接至p通道電晶體 P12的吸極，而該p通道電晶體P31的源極係連接至5通道電晶體P1的吸極。在圖1所顯示之閃鎖電路Latch〇的閂鎖節點Q0#係連接至p通道電晶體p〇1和？〇2的閘極。該p 通道電晶體P21的源極係連接至p通道電晶體p〇1的吸 |極，而該p通道電晶體PI i的源極係連接至卩通道電晶體 P02的吸極。p通道電晶體P1 2的源極係連接至11通道電晶

4〇39〇7 五·發明說明（21) 體N 1的吸極，而此π通道電晶體的問極和吸極係彼此相連接，而該η通道電晶體N 1的源極係連接至p通道電晶體 Ρ 01的源極。此外’該η通道電晶體N i的源極係連接至η 通道電晶體Ν2的吸極’而此η通道電晶體的閘極和吸極丨係彼此相連接，而該η通道電晶體Ν 2的源極係連接至ρ 通道電晶體Ρ〇2的源極。該η通道電晶體Ν2的源極係當作位元線電壓產生電路的輸出節點nprog使用。上述的位元線電壓產生電路也能只由η通道電晶體所構成的電路實現。 .即是，如圖7所示’可提供的電路是圖5的位元線電壓產生電路的所有ρ通道電晶體Ρ01至Ρ32可由η通道電晶體 Ν 3 1至Ν 6 2所替換，而該等η通道電晶體ν 1和Ν 2保持不變。如圖8所示，可提供的電路是圖6的位元線電壓產生電路的所有ρ通道電晶體Ρ01至Ρ32可由η通道電晶體Ν31至 Ν 6 2所替換’而該專η通道電晶體Ν 1和Ν 2係保持不變。如圖9所示’可知_供的電路是圖1的位元線電壓產生電路的所有ρ通道電晶體Ρ01至Ρ32可由η通道電晶體Ν3ι至 | Ν62所替換，而該等η通道電晶體Ν1*Ν2係保持不變。此外，如圖10所示，可提供的電路是圖！的位元線電壓產生電路的η通道電晶體N1和N2可由M0S二極體D1和 D2所替換。雖然上述的具體實施例係採用當作記憶體排列結構的 NOR μ統，但是本發明可運用在一般ΝΑ—類型、類 |型、DI NOR類型、和所謂的虛擬GND類型的排列結構。關

403907 五、發明說明（22) 於記憶體單元，本發明能運用在非揮發性半導體記憶體的所有類型，例如包括分閘類型的快速記憶體。雖然4個值（2位元）資料係儲存在上述具體實施例 ! |中的記憶體單元，在一記憶體單元中所要儲存的資料並未局限於此，而本發明可運用在8個值（3位元）資料儲存在一記憶體單元中的非揮發性半導體記憶體裝置。在此情況，用以讀取8個值資料的多值感測放大器可採用。從本發明的描述中可明顯看出，相同的原理能以許多方法修改。如此的變化並未違背本發明的精神和範圍，而所有的修改在技藝中的技術可明顯看出係包括在下列的申請專利範圍内。參考符號 | 0pre#:預充電信號 yl2-15、y8-ll、y4-7、yO-3 :内部攔位址信號 DQO、DQ1 :資料線 TRO、TR1 :攔選擇電晶體必rst :重置信號 LatchO 、Latchl :問鎖電路 Q0 、 Q0# 、 Ql ' Q1# :閂鎖節點 0 t r η 0 、0trn〇# 、0trnl 、0trnl# :資料傳輸信號 nd :位元線電壓供應線 I P01至P32 :p通道電晶體 Nl、N2 : η通道電晶體

C:\l)rogram l:ilcs\l)aLcnt\54866. ptd 第 27 頁 4〇39〇γ 五、發明說明（23) 1:位元線電壓產生電路 D1、D2 :構成位元線電壓產生電路的MOS二極體

I nprog :位元線電壓產生電路的輸出節點 φ sepO #、0 sep 1 # : p通道感測信號 SA0、SA1 :感測放大器 SO 、 SO# 、 S1 、 S1# :感測節點 C1、C 2 :多值感測跨聯結容量 C3、C4 :推動容量 </» senO、0senl :n通道感測信號 (/) b s t :推動信號 0 cut :位元線中斷信號 Vpre :預充電電壓 0pre :位元線預充電信號 | 0 eq :位元線均衡信號 0 m t r η :多值感測資料傳輸信號 V 〇 p e η :位元線開路信號 (/> r 0、0 r 1 :從位元線讀取信號 0w〇、$wl :位元線寫信號 WL0 :字線 Vers :清除電壓

I i 0 e r s :清除信號丨CELLO、CELL1 :記憶體單元 BLn至BLn + 3 :位元線 ;Vneg :負電壓

C:\Progratn Fi les\Pal:ent\54866. ptd 第 28 頁

Claims

403907 丨六、申請擧利範圍 I i · 一種非揮發性半導體記憶體裝置係包括： | 多數的非揮發性記憶體單元，其係連接至位元線及字丨線； ! I 問鎖電路（LatchO、Latch’l)，其係用以儲存要寫入記 i憶體單元（CELLO、CELL1)中的輸入多值資料，而該等記 i憶體單元是由位元線（BLn至BLn + 3)及字線（WL0)所選取； | 多值感測放大器（S A 0、S A 1 )，其係藉著將所指定的讀 |取電壓施加於該字線（W L 0 )而用以讀取在記憶體單元（丨CELLO 'CELL1)中所寫入的多值資料；及 I 位元線電壓產生電路（1 )，其係基於在閂鎖電路 I (Latch 0、Latch 1)中所儲存的藉由該等多值感測放大器 i (SA0、SA1)而從記憶體單元（CELLO、CELL1)讀取之該等 i輸入多值資料’用以將輸入多值資料寫入記憶體單元（ CELLO 'CELL1)的指定電壓提供給連接至該記憶體單元（ | CELLO 、CELL1)的該位元線（BLn+1 、BLn+3)。 I 2.如申請專利範圍第1項之非揮發性半導體記憶體裝 i置，其中 ~ t 該位元線電壓產生電路（1 )將連接至記憶體單元（丨CELLO、CELL 1)的該位元線（BLn+ 1、BLn + 3 )，當該等閃 i鎖電路（LatchO、Latchl)中所儲存的輸入多值資料與基於由多值感測放大器（8人0、3八1)從該記憶體單元（ | CELLO、CELU)所讀取多值資料的值相符時，而置於開 :路狀態。 3 ·如申請專利範圍第1項之非揮發性半導體記憶體裝

CAProgram Fi lesXPat.cn t\54866. ptd 第 29 頁 403M7 ___________ 六1申凊專利範圍置，其中该位元線電壓產峰常政（丨、&〖七生十人 r ^ 电路（1)會持續輸出所指定的電壓’用以將輸入多值資粗苷λ 4 a达_ ΓΡΙΤ , Λ . SI ^貝枓寫入邊s己憶體單元（CELLO、 CELL1 )，直到該輪入多佶咨桩τ过a * UELLO、CELU)及在該2 “八該記憶體單元 μ ^ 1鎖電路（LatchO、Latchl)中所儲存的該輸入多值資料斑其, CA . Λ ^ ^ οα ' Τ叶興基於由多值感測放大器（SΑ0、 SA1)從記憶體早元（CELI (1 η?τ τ 1 λ ^ vuLLU、CELU)讀取的多值資料相符為止。、 4. 一種具有多數非揮發性記憶體單元的非揮發性半導毙記憶體裝置之寫入方法，％楚夕机#城a . 古違等多數非揮發性記憶體單元係連接至位元線及字線，該方法係包括：第步驟’係儲存輸入多值資料至閂鎖電路（ LatchO、Latchl)，該輪入多值資料係寫入至由位元線（ BU至BLn + 3)及字線（WL0)所選取的記憶體單元LL〇、 CELLO)中；一第二步-驟’糟著將指定的讀取電壓施加於該字線（ no)，而由該等多值感測放大器（SA〇、SAl)讀取在記憶體單元（CELLO 'CELL1)中所寫入的多值資料； ! 一第二步驟，係基於在閂鎖電路（Latch 0，La t chi)中丨所儲存的该輸入多值資料及藉由該等多值讀取感測放大 |器（SAO、SA1)讀取之在記憶體單元（CELL〇'CELLi)中所 |寫入的多值貢料，藉由位元線電壓產生電路（1)而將所丨指定的電壓施加於連接至記憶體單元（CELL〇、CELL丨）的 i位元線（BLn + 1、BLn + 3 )，而該所指定的電壓係用以

C;XPrograin Fi les\Pal ent.\54866. ptd 第 30 貞 403907 _ ； ——________ :六、申請專利範圍 —一… ;將輸入多值資料寫入該記憶體單元（CELL〇、CELL丨）；及丨一第四步驟係藉著將所指定的電壓在藉著位元線電壓 :產生電路（1)將指疋的電壓施加於位元線（BLn+i 、BLn + 1 3 )之狀態下’藉施加指定的電壓於字線（WL 〇 )，而將輸 :入多值資料寫入記憶體單元（CELLO、CELLi); 該等第二、第三、和第四步驟會重複，直到在該等閂鎖電路（LatchO、Latchl)中所儲存的多值資料與基於由 I多值感測放大器（SAO、.SA1)從記憶體單元（CELLO 'CELL 1)讀取多值資料相符為止。

C:\IYogram Files\PaLent\54866. ptd 第 31 頁