TW402774B - A method for forming a textured polysilicon layer, a substrate processing apparatus used to implement this method, and a semiconductor memory device - Google Patents
A method for forming a textured polysilicon layer, a substrate processing apparatus used to implement this method, and a semiconductor memory device Download PDFInfo
- Publication number
- TW402774B TW402774B TW087116864A TW87116864A TW402774B TW 402774 B TW402774 B TW 402774B TW 087116864 A TW087116864 A TW 087116864A TW 87116864 A TW87116864 A TW 87116864A TW 402774 B TW402774 B TW 402774B
- Authority
- TW
- Taiwan
- Prior art keywords
- amorphous silicon
- film
- polycrystalline silicon
- silicon layer
- thin film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 238000012545 processing Methods 0.000 title claims description 48
- 238000000034 method Methods 0.000 title claims description 21
- 229920005591 polysilicon Polymers 0.000 title abstract 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 101
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 239000002019 doping agent Substances 0.000 claims abstract description 18
- 238000002425 crystallisation Methods 0.000 claims abstract description 10
- 230000008025 crystallization Effects 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 105
- 229910052698 phosphorus Inorganic materials 0.000 claims description 56
- 239000011574 phosphorus Substances 0.000 claims description 56
- 239000010409 thin film Substances 0.000 claims description 47
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- -1 phosphorus compound Chemical class 0.000 claims description 18
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 229910000077 silane Inorganic materials 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005086 pumping Methods 0.000 claims description 8
- 239000004576 sand Substances 0.000 claims description 8
- 230000002079 cooperative effect Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000012808 vapor phase Substances 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims 2
- 150000003018 phosphorus compounds Chemical class 0.000 claims 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 abstract description 14
- 238000003860 storage Methods 0.000 abstract description 7
- 239000007789 gas Substances 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 27
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 11
- 235000015170 shellfish Nutrition 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 6
- 108091006146 Channels Proteins 0.000 description 4
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000008246 gaseous mixture Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000004043 dyeing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- KCWYOFZQRFCIIE-UHFFFAOYSA-N ethylsilane Chemical compound CC[SiH3] KCWYOFZQRFCIIE-UHFFFAOYSA-N 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003973 irrigation Methods 0.000 description 1
- 230000002262 irrigation Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 210000003625 skull Anatomy 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Metallurgy (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Organic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Recrystallisation Techniques (AREA)
Description
經濟部中央標準局貝工消费合作社印製 A7 ㈣ m--- 五、發明説明（01 ) 發明之技術領域 本案之發明係闞於一種方法，其理想為用於生產半導體 裝置*諸如LSI(大型積體電路）。其尤指一種供形成凹凸 狀多晶矽層之方法及裝置，其理想為在DRAM(—種需要記 憶體更新操作之暫時讀/寫記憶體）半導體記憶裝置使用， 供電容器部份之下電極。 先前技藝 皤半導體潰體電路技術逐年進步，集成密度已自4百萬 位元增加至16百萬位元，甚至256百萬位元。此集成密度 繼續增加時，在裝置结構現正使用各種措施，包括半導體 記憶裝置，諸如DRAM之領域。一種如此之措施，為在半導 體基板之表面形成凹凸狀多晶矽層之技術。 圖6例示供在半導體基板之表面形成凹凸狀多晶矽層之 習知方法之步驟。在圖6中之每一步驟之装置结構，為與 在未審査發表之日本專利申請案（JP-A) H4-12751 9號中所 揭示者相同。 . 如在上述公報中所述，圖6中所示之裝置结構，為藉下 列程序所產生。首先，藉熱氧化作用在一 η -型矽基板（未 示）之表面形成一氧化矽層900。在其上藉矽分子束源（ΜΒΕ) 沉積無定形矽薄膜910(圖6(a))。無定形矽薄膜910然後 藉其後在真空中所進行之退火，而不使基板暴霣至大氣（ 圈6(b)至（d))，予Μ轉換為多晶矽。 在此，矽原子在純無定形矽薄膜910表面之敗射速率， 為遠快於固相沉積速率。晶核911 一經形成在無定形矽薄 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4 ----------裝-- - * (請先閲讀背面之注意事項再•本頁)
、1T 經濟部中央標準局員工消费合作社印裝 A740277^_—_五、發明説明（02) 膜910之表面，矽原子便聚集在此晶核，並且结晶化Μ如 圈6(c)中之參考圖號912所示之蘑菇形增長。因此，獲得 一多晶矽層913，具有如圖6(d)中所示之半球形凹凸狀形 成在其表面。 具有凹凸狀表面之上述多晶矽曆913，理想為在半導體 記憶裝置供使用於電容器部份之下電極。為增加半導體記 憶裝置之集成密度，必須增加此電荷儲存電容器之容量。 由於使用上述凹凸狀多晶矽層913供此電容器之下電極， 故可在小平面空間内增加有效表面積，其為增加記憶體集 成密度之很有效方式。上述半球形凹凸狀稱作半球形顆粒 (hemispherical grain，簡稱 HSG)。 本發明所针對之問題 本案發明人等之研究曾示，在半導體記憶裝置使用上述 HSG，供電容器部份之下電極時，實際上必須摻雜可觀量 之摻雜物諸如磷，藉Μ減低其電阻。 使用已摻雜摻雜物之多晶矽層，供電容器之下電極時， 電容器藉施加正偏壓至下電極予Κ充電時，在下電極之表 面形成一耗盡層。由於形成耗盡層改變介電係数e及電容 器之電棰分隔d·其改變電容器之總容量。正常為•由於d 之增加具有大效應，故容量減低*並且可儲存在電容器之 電荷量減少。 由於諸如此種之問題，使用一種低電阻材料供下®極· 諸如K高溻度之磷摻雜矽，藉Μ形成一 η-型半導體，被視 為必要。在使用有介霣係数相等於氧化矽薄膜者，5至9毫 本紙張尺度適用中國國家標準（CNS ) Α4規格（2〖0Χ297公釐） ;5 一 ----------裝-- > * t - (請先閲讀背面之注意事項再本頁)
，1T A7 B7 402774 五、發明説明（03) 微米厚度之SiN/SiOi薄膜作為絕緣層時，以至少2xl02° CC— 1左右之高濃度磷摻雜下電極，被視為必要。 然而，本案發明人等之研究已示，使無定形矽薄膜结晶 化，同時將其摻雜此種大澹度之磷，藉以試圓形成HSG時 ，在形成HSG前，可能已形成在無定形矽層内之任何晶核 將會導致结晶化自無定形矽薄膜之較深部份進行。因此， 此方法具有形成平滑表面而非HSG之缺點。 在化學蒸汽沉積（chemical vapor deposition*簡稱 CVD)裝置，無定形矽薄膜係藉蒸汽相分解一種矽烷基氣體 請 先 閲 讀 背- 之 注 項 再 r 本 頁 裝 烷 矽 甲 單 或 積 沉K 予 9 Λ—/ 4 在
,摻 班膜 。化薄 璘矽 如形 諸定 ，無 物之 合積 化沉 磷使 態 Μ 氣藉 eve 福 ， 1 磷 t, 隹 雜 斜 He摻摻 1211膜 (S氣薄 烷基矽 矽烷形 乙矽定 如將無 諸，使 ,此M 而形 ， 及 火化 退晶 M多 予之 中膜 空薄 真矽 在形 後定 随無 板致 基導 體M 導藉 半， ， 氣 後大 之至 1 在暴 。 其 磷使 雜不 滑 平 有 具 面 表 之 膜 薄 矽 形 定 無 之 化 晶 结 火 退 藉 0— 已 層 砂， 晶而 多然 成 訂 線 經濟部中央標準局員工消費合作社印製 矽， b形核 Μ {疋 3fl_ 之： 成處 示 ^ ^ W 6 磷膜 圈度薄 現濃矽 圼高形 不雜定 , 摻無 面藉在 表已初 案膜 本薄 設· 假時 等火 人退 明 Μ 發予 在 最结 面 •表 向 其 灌 逐 並 化 晶 情 膜 薄 矽 形 定 無 之 磷 雜 摻 成 形 在 述 所 上 Μ 如 S 證 7 圖 之鏡 右微 左顧 1 子 - 楚 CC描 20掃 10在 X 4 · I G 钥 S 摻Η 之 使 成 藉杉 示听 7 抒 圖火 , 退 是膜 別薄 特矽 。形。 題定觀 問無外 之之之 形磷下 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210Χ297公釐） 經濟部中央樣準局負工消費合作社印製 A7
Mmu_!Z_ 五、發明説明（<Ί4) 如圖7所示，在已摻雜高濃度磷約4x]02ecc - 1之無定 肜矽薄膜予K退火時，在有些地方觀察到平滑表面。如K 上所述*此為假設结晶化自薄膜内深處進行所產生。 如圓7中所示平滑表面之外觀，防止獲致在表面積藉HSG 之有效增加，並導致電容器具有不足夠電荷儲存容量。因 此，半導體裝置，諸如記憶體電路之特激受損，並且此可 能導致不良產品。雖然減低磷摻雜量可有效抑制平滑表面 之外觀，但由於如Μ上所述增加之耗盡層，減低磷摻雜量 導致電容器具有較小容量及較小電荷儲存容量。 本案發明為解決此等問題所作成。亦即，本案發明提供 一種方法，供在半等體基板之表面形成一凹凸狀多晶矽層 •諸如HSG，同時將其摻雜足夠虽之摻雜物。以此方式， 應該可能獲得電容器结構具有樓定特戡及增加之電荷儲存 容量。而且，使用具有此種结構之電容器，其目的為提供 一種具有增加記憶體容量之半導體記憶裝置。 解決問題之手段 為解決上述問題，如申請專利範圍第1項之本案發明， 為一種供形成凹凸狀多晶矽層，從而在半導髏基板之表面 形成一有凹凸狀表面之摻雜多晶矽層之方法。本發明包括 一產生無定形矽薄膜之第一步驟，及一使無定形矽薄膜退 火之第二步驟。 在第一步驟，在一有高摻雑密度之第一無定形矽薄膜形 成一有低摻雜密度之第二無定形矽薄膜。在第二步驟，在 第一步驟所形成之第一及第二無定形矽薄膜藉退火予Μ结 本紙張尺度適用中國國家橾準（CNS ) Α4规格（210Χ297公釐） ~ 7 ' ----------^------II------^ - - - * < (請先閱讀背面之注意事項再ί本頁) 、 B7 _ 五、發明説明（05) 晶化。在此第二步驟，允許矽原子在自第一無定形矽薄膜 進行之结晶化達到第二無定形矽薄膜之表面前，在第二無 定形矽薄膜之表面移動，藉Μ在此薄膜之表面形成凹凸狀 〇 在如申請專利範圍第2項之本發明，沉積此第一無定形 砂薄膜時，磷之濃度在第一無定形矽薄膜至少為1Χ1020 cc - 1 ，並且沉積此第二無定形矽薄膜時，磷么-)¾度在第 二無定形矽薄膜為不大於1X10 2°cc - 1 。 在如申請專利範画第3項之本發明，第一及第二無定形 砂薄膜係使用一種矽烷基氣體，藉化學蒸汽沉積予以沉積 。在此化學蒸汽沉積時，係藉添加一種氣態磷化合物至砂 焼基氣體沉積無定形矽薄膜。在沉積第二無定形矽薄膜時 ，較之在沉積第一無定形矽薄膜時，將一較小比例之氣態 鱗化合物添加至矽烷基氣體。 在如申請專利範圍第4項之本發明，在已形成凹凸狀後 ，多晶矽層随後在一種氣態磷化合物之大氣予以退火，而 不使其暴露至大氣。在一種氣態磷化合物之大氣退火，增 加在多晶矽層之磷之濃度。 在如申請專利範圃第5項之本發明，在第二步驟後，多 晶矽層在藉Μ所形成之多晶矽層表面已氧化後予Μ退火。 此退火使多晶矽層内之摻雜物分散•並使其均匀分布在整 個多晶砂層。 如申請專利範圃第6項之本發明，為一基板處理装置， 其藉一種等離子輔肋化學蒸汽反應，在半導體基板之表面 本紙張尺度適用中國國家梂準（CNS〉Α4規格（210X297公釐） 裝------訂------線 (請先閲讀t面之注t事項再ί本頁) ·.'V. 經濟部中央橾準局貝工消費合作社印裝 經濟部中央橾準局貝工消費合作社印製 A7
402774_E 五、發明説明（〇G) 形成無定形矽薄膜。基板處理裝置有一配備有泵唧系統之 加工室。加工室有一將一種生產氣®引入加工室之氣體弓丨 入裝置，一授予能量Μ引入生產氣體*藉Μ形成等離子之 裝置，Κ及一供使半導體基板定位在加工室内之基板座。 氣體引入装置Κ —種氣態磷化合物摻雜一種矽烷基氣體 ，並將其引入加工室。氣體引入裝置允許氣態磷化合物在 矽烷基氣體之摻雜比選自一第一摻雜比*因而磷湄度在沉 積之無定形矽不超過1X10Mcc-1 ，及一第二摻雜比*因 而磷濃度為至少IXIOMcc—1 。 如申請專利範園第7項之本發明，為一種半導體記憶裝 置，有記憶體單元配備有一儲存電荷Μ記錄信號之電容器 部份。此電容器部份之電極係自一藉已對其添加高濃度慘 雜物之第一無定形矽薄膜沉積對其添加低濃度摻雜物之第 二無定形矽薄膜，並且然後退火所獲得之多晶矽層予Κ構 形。多晶矽層被賦予藉在自第一無定形矽薄膜進行之结晶 化達到第二無定形矽薄膜之表面前，矽原子在第二無定形 矽薄膜之表面移動，所作成之凹凸形。 在如申請專利範圃第8項之本發明，電極予Μ形成為有 一種圓柱形狀，此電極之多晶矽薄膜係藉使無定形矽薄膜 之圆柱形層壓结構退火所獲得，並且無定形矽薄膜之圓柱 形層壓结構係藉以第二無定形矽薄膜覆蓋第一無定形矽薄 膜之内側及外側所形成。 發明之實施例 Κ下說明本案發明之實施例。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）
----------¢------1T------ii (請先閲讀背面之注t事項再頁)_ · \ J 經濟部中央樣準局貝工消費合作社印製 402774五、發明説明（〇7) 圖1例示根據本案發明之第一實施例，在形成一有HSG形 狀之多晶矽層94時之每一步躲。在圖1(a)中*矽半導體基 板9之表面予Μ經歷一種氧化作用過程，K形成氧化矽薄 膜91。在圖1(b)中，在氧化矽薄膜91藉CVD產生具有高澹 度磷之無定形矽薄膜（在下文稱作”第一 a-Si薄膜”）92。 在圈1(c)中，在第一 a-Si薄膜92產生具有低隣濃度之無定 形矽薄膜（在下文稱作”第二a-Si薄膜”）93。然後如圖1(d) 中所示，使半導體基板9退火，藉K形成一有HSG形狀之多 晶矽層94。 第92 之膜 度.薄 濃si 磷a- 低一 有第 具之 中度 其濃， 磷 構高 结有 層具 二在 種壓 一 層 有 K 具予 I* 3 層 9 矽膜 形薄 定si 疾 一 0 a二 第移 在由， 自 時對 同相 。 可 化而 晶度 结濃 之磷 矽低 形於 定由 i 無子 退 9M之原 板度， 基濃面 體磷表 導高之 半有矽 在具膜 。 行薄 面進si 上處a-之深二 之 内 2 9 膜 薄 •1 S I a 一 第 自 時 火
*1 S I 薄， 示 所 一 中 第d) /IV S 1 化圈 晶如 結， 在前 。 面 核表 晶之 K 3 成 9 形膜 面薄 表si 在a-易二 容第 可至 而行 因進 2 ， 9 動膜 部 起 突 形 球 半 量 大 成 形 面 表 之 3 9 膜 薄 • 1 S I a二 第 在 半 使 在 ο 4 9 層 矽 晶 多 之 狀 形 G 5 Η 有1 得 獲Μ 藉 火 退 9 板 基 體 導 高 HS之 在内 或92 ， 膜 時薄 •1 火 S 退a-逑 一 上第 在 程 過 火 退 獨 單 之 行 進 所 後 成 形 中 3 9 膜 薄 *1 S - a二 第 至 敗 擴 磷 之 度 裝 ίΕ 理 處 板 ο 基 94之 層法 矽方 晶之 多例 之施 磷實 雜述 摻上 勻施 均實 1 Μ 得 用 fe— BE 獲 β 能一 可明 , 說 此次 因其 中 圖 施 實 Μ 用1 示 略 圈 視 正 為 U置 圖裝 。 理 例處 施板 實基 明之 發法 本方 之示 置所 形 構 之 本紙張尺度適用中國國家橾準（CNS ) Α4规格（210X297公釐〉 I---------批衣------1Τ------^ (請先閲讀背面之注^-事項再^^本頁) ,;ν 經濟部中央橾準局貝工消費合作社印製 4似m % 五 '發明説明（os) 画2中所示之基板處理裝置，有一配備有泵唧系統11及 12之加工室1，及一將一生產氣體引入加工室1之氣艚引入 裝置2。基板處理裝置有一供使半導體基板9定位在此加工 室1內之感受體3，及一使半専體基板9加热之加热器4。 圖2中所示之此裝置*為一冷壁CVD裝置，其中一冷卻楗 構（未示）予以裝至加工室1之包毅壁。其設有一第一泵唧 系統11，供沿整個加工室1之内部泵唧，及一第二泵唧糸 統12*其主要沿加熱器4周圍之部位泵唧。泵唧糸統11及 12均採用使用渦輪分子泵唧之超高真空泵唧系統。 氣體引入装置2配備有一引入乙矽烷（一種矽烷基氣髏） 之乙矽烷引入系統21，及一引入磷化氫（PH3;—種氣態磷 化合物）之磷化氫引入系統22。乙矽烷引人糸統21可配備 一氫氣體引入系統23，從而使乙矽烷與氫混合，在其予Μ 引人前，作為一種載體氣體。每一系統21，22及23設有一 閥211，221及231，及一質量流量控制器212，222及232。 感受體3予以成形狀為一塊體，其予Μ固定至加工室1之 底面，並且半導體基板9予Μ安裝在其上表面。在感受體3 之内部提供一可升高及降低之提升銷5。提升銷5上升及下 降通過一提供在感受體3上表面之孔。將半導體基板9安裝 在感受體3時，使提升銷5升高，而致其自感受體3之上表 面凸起，及在半導體基板9已安裝在提升銷5之上面後，使 提升銷5降低，藉Μ將半導體基板9安裝在感受趙3之上表 面。感受體3係自一種接觸半導體基板9，而具有良好導熱 性之矽材料所形成。即使作成此接觸，矽感受體3也不污 本紙張尺度逋用中國國家梯準（CNS ) Α4規格（210X297公釐） I~ΓΪ~-
裝 訂 線 (請先閲讀背面之注意事項再本頁) /,J A7 B7 402774 五、發明説明（09) 染半導體基板9。 (請先閲讀背面之注意事項再本頁) 一加熱器4配置在感受體3内。加熱器4主要藉辐射加熱 使半導體基板9加熱。加熱器4為一種碳加熱器，其藉傅導 電射出热。自加热器4輻射之熱被授予至感受體3，並且半 導體基板9經由感受體3予K加熱。半導體基板9之溫度藉 一熱電偶（未示）予Μ感測，並予Μ發送至一加熱器控制單 元（未示）。加熱器控制單元根據感測结果進行加熱器4之 反饋控制，從而使半導體基板9之溫度保持在一設定之溫 度。 為避免閉塞之氣體在其變熱時自加熱器4釋出污染加工 室1内之大氣，第二泵唧系統12沿加熱器4周圃之部位泵唧 。在感受體3之側面部份也提供一冷卻櫬構（未示）。此冷 卻機構防止加工室1藉熱自感受體3傳専至加工室1而被加 熱。 經濟部中央標準局貝工消费合作社印製 一熱反射板6位於與安在感受體3之半導體基板9上側面 平行。熱反射板6反射自半導體基板9及感受體3射出之輻 射，並使其回至半導體基板9，藉Μ改進半導體基板9予Μ 加熱之效率。 熱反射板6係Μ與沉積在半導體基板9表面之薄膜相同材 料作成。這防止黏著至熱反射板6之薄膜剝離。在此薄膜 Μ矽作成時，熱反射板6係Μ矽作成。 藉氣態矽氫化物化合物之熱分解所沉積之矽薄膜，不僅 黏著至半導體基板9之表面，並且也黏著至熱反射板6。如 果熱反射板6係Μ —棰矽Μ外之完全不同材料作成，薄膜 12 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） 402774 A7 B7_ 五、發明説明（10) 將舍具有不良之黏性，並且可能由於内部懕力而容易剝離 。此薄膜之剝離之部份將合形成在加工室1内四處浮動之 球狀蜃粒。如果塵粒黏著至半導體基板9之表面，這將會 產生層厚度局部減少所導致之缺陷。在所產生之半導體装 置，此等缺陷為故陣之一項原因。為防止薄膜剝離，热反 射板6係Μ與形成薄膜之相同矽材料作成。 總裝置之操作藉一控制簞元（未示）予以控制。控制單元 使信號回至氣體引入裝置2之每一質量流量微控制器212, 222及232，從而以希望之質量流量速率及混合比供給氣髖 Ο 如以上所述，有氧化矽薄腠91肜成在其表面之半導體基 板9，經由一閘閥13運送至加工室1内。藉升高及降低提升 銷5，將半導髓基板9安裝在感受體3。加工室1之内部預先 藉第一及第二泵唧系統11及12予Κ泵卿至所希望之壓力。 半導髏基板9一經安裝在感受體3，其藉來自加熱器4之熱 予以加熱*並在達到熱平衡後保持在所希望之溫度。 氣體引入装置2將一種包含乙矽烷氣體之摻雜磷化氫生 產氣體，或一種乙矽烷及氫之氣態混合物引入加工室1。 在泵唧糸統11及12所提供之泵_速度調節器（未示）之控制 下，使加工室1内之生產氣體之懕力保持在所希望之颳力 。生產氣體在加工室1內擴敗，並到達半導體基板9之表面 。矽烷及氫之氣態混合物然後在半導艟基板9表面之热之 下分解，從而在表面沉積一無定形矽薄嫫。 在此，控制單元導致氣體引入裝置2Μ«當高之磷化氫 --Γ 3--- ! I I I I I I I I 裝— I I I __ — 訂 I I I 線 - . - , , {請先聞讀背面之注意事項再Ϊ本頁) i 經濟部中央揉率局貝工消费合作社印製 本紙張尺度適用中圃因家捸準（CNS ) M規格（210X297公羞） 經濟部中央樣準局貝工消費合作社印製 402774 at B7 五、發明説明（U) 氣鼉比摻雜生產氣體。如圖1(b)中所示，在氧化矽薄膜91 沉積一有高磷澹度之第一 a-Si薄膜92。 其次，控制單元發送一信號至磷化氫氣體引入系統22之 流1調節器222，從而減低»化氫氣體之混合比。以此混 合比將生產氣體引入加工室1，並繼續沉積無定形矽薄賸 。因此，如圖1(3)中所示，在第一 a-Si薄膜92上面沉積一 有低磷澹度之第二a-Si薄膜93。 在停止操作氣體引入裝置2，藉Μ停止生產氣體之供給 <後，進行退火步驟。退火步驟涉及任令生產氣體之供給 維持現狀，同時半導體基板9繼續在感受體3内藉加热器4 予Κ加熱。因此，如圖1(d)中所示獲得一有HSG形狀之多 晶矽層94。 上述加工室1理想為具有一種模組形式，供使用作為多 室装置。多室裝置設有一中央分隔室，及許多加工室設在 分隔室周圃。許多加工室之一予以分配供使用作為圖2中 所示之加工室1，及另一加工室予Κ指定供使用作為退火 室及氧化室。雖然在其已形成一多晶矽層94之半導體基板 9在真空中運送至退火室並予Μ退火，但此種多室裝置允 許無定形矽薄膜沉積在另一半導體基板9。多室裝置因此 改進半導體装置之生產力。 其次說明一種具有多晶矽曆94之半導體記憶裝置之萁施 例0 圈3為剖面圖，略示一種關於本栗發明實施例之半導« 記憧裝置之結構。與本某實施例有翮之半導體記憶裝置， 本紙張尺度適用中國國家橾準（CNS ) Α4規格（210Χ297公釐） -14- I---------1------、tT------ii (請先閲讀背面之注意事項再本頁) ‘ ，ί A7 B7 102774 五、發明説明（1 2) 為一種256百萬位元DRAM之記憶體單元。 在本案簧施例裝置之記憶體單元，有一 M0S-FET部份96 ，包含一對藉將As注入一 p-型矽半導體所形成之n-型溝道 961及962，及一埋接至—字線（未示）之閛電極963。M0S_ FET部份96之一溝道961(例如汲極）予Μ連接至一位元引烺 97。ΪΒ容器部份98予W連接至M0S-FET部份96之另一溝道 (例如源極）962 ° 此實施例之裝置以與一般DRAM相同方式操作。在寫入電 壓加至在記憶體陣列特定記憶體單元之字媒時，自位元線 輪入一信號。一電荷然後儲存在電容器部份98之電容器， 藉以儲存此输入信號。在謓取電懕加至一特定字線時，健 存在霣容器部份98之霣荷被加至M0S-FET部份96之另一溝 道962，並謓出所儲存之信號° 在一種根據上述實胞例之装置，霣容器部份98使用一藉 上述方法所製成之多晶矽層。霣容器部份98有一下電極 981，其為此凹凸狀多晶矽層，一以Ta2〇s作成之絕緣層 982，其具有高介電係數，及一多晶矽上霣極983，其予以 層壓在絕緣層982上面。 圖4為略圃，示在形成顯3中所示半導體記憤裝置之甯容 器部份98步》。一接觴孔係藉蝕刻氧化矽薄膜99 1所形成 。多晶矽予K嵌入此接觸孔，Μ形成一接觸引線992°接 觸引線992予Κ連接至M0S-PET部份96之另一溝道962。有 接觸引媒992之半専體基板9然後經歷沉積另—氧化矽薄膜 993(圖4(a))。其次，矽氧化物薄膜993予刻，與接觸 本紙張尺度適用中國國家梂準（CNS } A4規格（2丨0X297公釐） I I I I I I I 裝 I I I I I 訂— I I I I 線 (請先閲讀背¾^之注*.事項再本頁). 、 ，！、 經濟部t央標準局貝工消费合作社印裝 15 A7 B7 402774 五、發明説明（1 3) 引線992之位置對準，Μ形成一画形孔901 (圖4 (b))。 在上述賁施例之半導體處理装置*首先沉積第二a-Si薄 膜93，而添加減低量之氣態磷化合物。第二a-Si薄膜93予 Μ摻雜磷至灌度不大於IXIO^cc - 1左右，並予集聚至数 十毫微米左右之厚度（圖4(c))。摻雜濃度不大於1X1020 cc - 1左右，包括全然不添加磷之情形。增加所添加氣態 磷化合物之量，箱Μ沉積第一 a-Si薄膜92。具有增加磷濃 度之第一 a-Si薄膜92集聚至厚度至多50毫微米（圃4(d))。 再次減低所添加氣態磷化合物之量，並且有低磷濃度不大 於ΙΧΙΟ20^ - 1之第二a-Si薄膜93予以集聚至數十毫微米 之厚度（圖4(e)。本荼實施例之構形包括第一 a-Si薄膜92 具有磷澹度高於〇1〇20(；<：-1，及第二3-5丨薄膜9 3具有《 瀟度少於或等於1X10 20 cc - 1之情形，Μ及第— a-Si薄膜 92具有磷濃度大於或等於1X10 20 cc - 1 ，及第二a-Si薄膜 93具有磷濃度少於ΙΧΙΟ20^-1之情形。 將半導艚基板9自加工室退出，並藉蝕刻或化學機械《 光（chemical nechanical polishing，簡稱 CMP)在孔901 之開口自其上側面去除第一及第二a-Si薄膜92及93(圖 4(f))。藉Si/Si02選擇性蝕刻去除氧化矽薄膜991’於是 獲得一圔柱形無定形矽層壓结構994，其中其有高磷濃度 之第一 a-Si薄膜92之内及外表面，被具有低磷濃度之第二 a-Si薄膜93所覆蓋（圓4(g))。 半導艚基板9然後予以退火，從而圃柱形無定形矽層® 结構994變成一有HSG形狀之多晶矽曆981(圔3)。在其之後 本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐） -16 _ 裝 訂 線 ...... (請先聞讀背面之注意事項本頁) · ：、 經濟部中央標準局貝工消费合作社印策 經濟部中央標準局工消费合作社印装 繼A7 --- B7 五、發明説明（丨‘1) ，藉濺射或CVD沉積一絕緣層982。然後在上面藉CVD沉積 另一層多晶砂.，Μ肜成上電極93。 Κ此方式，藉圓4中所示之步驟獲得電容器部份98。 圖5為略圈，示形成圖3中所示在半導體記憶裝置之電容 器部份98之另一姐步驟。 在一有接觸引捩992之半導體基板9沉積一第一 a-Si薄膜 92。在其上沉積一有磷濃度減低至ixio 2〇cc-i之第二a-Si薄膜93。然後在其上面沉積一氧化矽薄膜995(_5(1))。 然後使氧化矽薄膜995 Μ及第一及第二a-Si薄膜92及93 經歷光蝕刻，從而使矽氧化物薄膜995形成為一圓柱體。 從而形成一圓柱體，其中第一及第二a-Si薄膜92及93在氧 化矽薄腠995之下表面予以層壓在一起（鼷5(2))。然後在 此半導體基板9之表面形成一有低磷濃度lXlO^cc-1左 右之第二a-Si薄膜93至數十毫微米之厚度（圈5(3)。其次 ，產生一有高《濃度之第一 a-Si薄膜92達50奄微米之厚度 (圈5(4>)。然後在其上Μ數十奄微米之厚度形成另一有低 磷濃度1X10 20 cc - 1左右之第二a-Si薄膜93(圖5(5))。 蝕刻去掉在圓柱形氧化矽薄膜996上表面之第一及第二 a-Si薄_92及93，W及在孔902底面之第一及第二a ^薄 膜92及93(圖5(6))。在此，蝕刻係藉建立一®場垂直於半 導體基板9，藉以導使離子垂直撞擊半導頻基板9予以谁行 。此蝕刻留下幾乎所有第一及第二a_Si薄膜92及93在圓柱 形氧化矽薄膜995之側面表面。 氧化矽薄膜995係藉Si/Si〇z堪擇性蝕刻予以去除。因此 本紙張尺度適用中國國家標準（CNS)A4規格（ 210X297公羡） ^ ^-- ** (請先閲讀背面之注意事項寫本頁) 訂 402774 A7 經濟部中央橾準局貝工消費合作社印製 五、發明説明（Ϊ 5) 1 1 I * 獲 得 無 定 形 矽 薄膜 層壓 结構 996， 其中具有高磷濃度之 1 1 1 第 一 a - Si 薄 膜 92之内 表面 及外 表 面 9 被具有 低磷濃度之第 /-V 請 先 閲 1 | 二 a - Si 薄 膜 93所 覆蓋 (圖5 (7)) 0 然 後 ，在進 行光蝕刻過程 1 I 後 9 半 導 體 基 板 9予Μ退火，於是獲得具有圈3中所示HSG 讀 背 1 面 I 形 狀 之 多 晶 矽 層 9 4° Μ此 方式 f 可 將 電容器 部份98K與上 之 注 1 I 意 ， I 述 相 同 方 式 構 形 〇 事 項 1 I 再 1 I 在 生 產 上 述 電 容器 部份 98時 « 也 可 形成一 有HSG形狀之 f 1 裝 罵 本 多 晶 矽 層 94 9 並 且然 後使 半導 體 基 板 9在一種氣態磷化合 頁 1 I 物 之 大 氣 退 火 而不 使其 暴露 至 大 氣 0 —種 氣態磷化合物 * 1 1 以 此 方 式 退 火 增加 在多 晶矽 層 94之 磷澹度 。如果半導體 1 1 基 板 Μ 一 種 氣 態 磷化 合物 退火 9 在 第 一 a - S i 薄膜92之磷濃 1 訂 1 I 度 無 需 如 此 高 0 此種 形式 之退 火 使 狀 況延遲 ，從而结晶化 第 一 a - Si 薄 膜 92進 行。 在结 晶 化 達 到第二 a-Si薄膜93之 1 1 I 表 面 前 $ 此 退 火 也可 供適 當形 成 HSG >例如 在使用磷化 1 1 氫 氣 體 時 可 在 壓力 2托 半導體基板9之溫 度在550 t：左 1 線 右 9 及 處 理 時 間 40分 鐘左 右， 進 行 在 氣態磷 化合物之退火 Ί I 在 其 已 形 成 上 述多 晶矽 層94之 半 導 體基板 9已暴露至大 1 1 1 氣 t 並 且 氧 化 物 薄膜 已形 成在 其 表 面 後，此 半導體基板9 1 1 在 750 1C左右予以進- -步退火30分鐘左右，從而在多晶矽 1 1 層 94内 之 高 濃 度 部位 之磷 均匀 擴 敗 至 低濃度 部位。因此， 1 I 可 獲 得 m 濃 度 在 多晶 矽層 94内 之 更 均 勻分布 0 1 1 雖 狀 在 上 述 實 施例 之說 明- 述 及 m 作為摻 雜物之實例， 1 1 在 注 人 其 他 類 型 之摻 雜物 ，諸 如 » 或 砷時， 也可Μ相同方 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -18 - A7 B7 402774 五、發明説明（ί 6) (請先閱讀背面之注意事項再本頁) 式實施本案發明。半導體基板不限於矽，也可為一種化合 物半導體，諸如砷化鎵或類似者。凹凸狀之形狀不限於 HSG，也可為其他形式。使用作為電容器98之下電極之多 晶矽曆94為圓柱形，其就嚴格意義而言無需為圓柱形*也 可有一種梭鏡形狀。也可採用一種结構，其中許多不同直 徑之圓柱形形式予Μ同心排列。 發明之優點 如Κ上所說明，電容器有一具有凹凸狀諸如H SG之多晶 矽層，具有增加之電荷儲存容量及更稱定之電容器特激。 而且* 一種有電容器有此種结構之半導體記憶裝置，具有 增加之記憶體容量及穩定特激。 附圏之要說明
發明第一實施例之方法之步驟。 画2為概略正視圈，略示一用KS施圖1之方法之基板處 理装置之構形。 圖3為剖面圖，略示闞於本案發明實施例之半導體記憶 裝置之结構 經濟部中夬梂準局貝工消費合作社印製
例示在形成圖3中所示半導體記憶装置之電 之步驟。 例示在形成圖3中所示半導髏記憶裝置之電 之另一組步驟。 柄:Μ通㈣導體基板之表面形成凹凸狀多晶矽薄膜之 習知方法之步驟。 圖7證實在形成摻雜磷無定形矽薄膜時所發生之問題。 -ί y - 本紙張尺度適用中國國家揉準（CMS ) A4規格（210X297公釐） 經濟部中央揉準局貝工消費合作社印装 A7 403774_B7 五、發明説明（〖7 ) 參考画號之說明 1 加 工 室 2 氣 體 引 入 % 統 21 矽 院 基 氣 體 引 入 糸 統 22 m 化 氫 氣 體 引 入 系 統 3 感 受 體 31 加 熱 器 9 半 導 體 基 板 92 第 一 a - si 薄 膜 93 第 — a - Si 薄 膜 94 多 晶 矽 層 98 電 容 器 部 份 981 Μ 凹 凸 狀 多 晶 矽 作 成之下電極 裝 訂 線 , * - (請先閲讀背面之注意事項再1^本頁) I、 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） -20 -
Claims (1)
- 402774 A8 B8 C8 D8經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 以在多晶矽層增加磷濃度。 5. 如申請專利範圍第4項，形成凹凸狀多晶矽層之方法 ，其特徵為，在該第二步驟後，多晶矽層然後在從而所形 成之多晶矽層之表面已氧化後予Μ退火，藉K使多晶矽層 內之摻雜物分散，並將其在整個多晶矽層均勻分布。 6. —種基板處理装置*其有一加工室配備有一泵唧系統 ，一氣體引入裝置，其將一種生產氣體引入加工室*及一 基板座，供使半導體基板定位在加工室內，並且其藉一種 涉及將能量授予引入加工室之生產氣體之蒸汽相反應，在 半導體基板之表面沉積無定形矽薄膜*其特戳為，該氣體 引入裝置將矽烷基氣體摻雜一種氣態磷化合物，並將其引 入加工室，並且予以構形為允許在矽烷基氣體之氣態磷化 合物之摻雜比為選擇自第一摻雜比，因而在沉積之無定形 矽之磷濃度不超過ΙΧΙΟ20^ - 1 ，及一第二摻雜比，因而 磷濃度為至少1X10 ^cc·1 。 7. —種半導體記憶裝置，其有記憶單元配備有電容器部 份，其儲存一電荷，K記錄信號，其特徵為，此電容器部 份之電極係自一藉已對其添加高濃度摻雜物之第一無定形 矽薄膜沉積對其添加低澹度摻雜物之第二無定形矽薄膜， 並且然後退火所獲得之多晶矽層予Μ構形，並且予K赋予 藉在自第一無定形矽薄膜進行之結晶化達到第二無定形矽 薄膜之表面前，矽原子在第二無定形矽薄膜之表面移動， 所作成之凹凸形。 8. 如申請專利範圍第7項之半導體記憶装置，其特徵為 (請先閱讀背面之注意事項再填寫本頁) "--------Ί 訂---------線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 2 修正頁 經濟部中央橾隼局属工消费合作社印製 A8 B8 C8 D8 六、申請專利範圍 1. 一種形成凹凸狀多晶矽層之方法，從而在一半導體基 板之表面形成一有凹凸狀表面之摻雜多晶矽層，其特激為 ，其包括一第一步驟，其中在一已對其添加高濃度摻雜物 之第一無定形矽薄膜沉積一已對其添加低濃度摻雜物之第 二無定形矽薄膜，及一第二步驟*其中然後藉退火使在第 一步驟所形成之第一及第二無定形矽薄膜结晶化，Μ及在 第二步驟，在自第一無定形矽薄膜進行之结晶化達到第二 無定形矽薄膜之表面前，允許矽原子在第二無定形矽薄膜 之表面移動，藉Μ在此薄膜之表面形成凹凸狀。 2 .如申請專利範圍第1項，形成凹凸狀多晶矽層之方法 ，其特激為，該摻雜物為磷，Μ及在沉積此第一無定形砂 薄膜時，在該第一無定形矽薄膜之磷之濃度為至少1X10 2(> cc - 1 ，及在沉積此第二無定形矽薄膜時，在該第二無定 形矽薄膜之磷之濃度為不大於uio2(>cc - 1 。 3.如申請專利範圍第2項？形成凹凸狀多晶矽層之方法 ，其特徵為，該第一及第二無定形矽薄膜係藉化學蒸汽沉 積，使用一種矽烷基氣體所沉積，K及在此化學蒸汽沉積 時，無定形矽薄膜係藉添加一種氣態磷化合物至矽烷基氣 體予K沉積，並且在沉積該第二無定形矽薄膜時，較之在 沉積該第一無定形矽薄膜時，將較小比例之氣態磷化合物 加至矽烷基氣體。 4 .如申請專利範圍第3項*形成凹凸狀多晶矽層之方法 ，其特徽為，在該凹凸狀已形成後，多晶矽層隨後在一種 氣態磷化合物之大氣予Μ退火，而不使其暴露至大氣|藉 本紙張尺度適用中國國家梯準（CNS ) Α4規格（210X297公釐） -1 _ (請先閲讀背面之注意事項再填寫本貫) --- 策----------訂— 402774 A8 B8 C8 D8經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 以在多晶矽層增加磷濃度。 5. 如申請專利範圍第4項，形成凹凸狀多晶矽層之方法 ，其特徵為，在該第二步驟後，多晶矽層然後在從而所形 成之多晶矽層之表面已氧化後予Μ退火，藉K使多晶矽層 內之摻雜物分散，並將其在整個多晶矽層均勻分布。 6. —種基板處理装置*其有一加工室配備有一泵唧系統 ，一氣體引入裝置，其將一種生產氣體引入加工室*及一 基板座，供使半導體基板定位在加工室內，並且其藉一種 涉及將能量授予引入加工室之生產氣體之蒸汽相反應，在 半導體基板之表面沉積無定形矽薄膜*其特戳為，該氣體 引入裝置將矽烷基氣體摻雜一種氣態磷化合物，並將其引 入加工室，並且予以構形為允許在矽烷基氣體之氣態磷化 合物之摻雜比為選擇自第一摻雜比，因而在沉積之無定形 矽之磷濃度不超過ΙΧΙΟ20^ - 1 ，及一第二摻雜比，因而 磷濃度為至少1X10 ^cc·1 。 7. —種半導體記憶裝置，其有記憶單元配備有電容器部 份，其儲存一電荷，K記錄信號，其特徵為，此電容器部 份之電極係自一藉已對其添加高濃度摻雜物之第一無定形 矽薄膜沉積對其添加低澹度摻雜物之第二無定形矽薄膜， 並且然後退火所獲得之多晶矽層予Μ構形，並且予K赋予 藉在自第一無定形矽薄膜進行之結晶化達到第二無定形矽 薄膜之表面前，矽原子在第二無定形矽薄膜之表面移動， 所作成之凹凸形。 8. 如申請專利範圍第7項之半導體記憶装置，其特徵為 (請先閱讀背面之注意事項再填寫本頁) "--------Ί 訂---------線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 2 修正頁 申請專利範圍 A8 Βδ C8 D8 膜且膜 薄並 薄 矽，矽 晶得形 多獲定 之所無。 極火二 成 電退第形 此構以所 ， 结藉側 狀壓係外 形層構及 柱形結側 圓 柱壓内 一 圓層之 有之形膜 為膜柱薄 成薄圓矽 形矽之肜 Μ 形膜定 予定薄無 極無矽 一 電 使形第 該藉定蓋 ， 係無覆 nn n^i —^ϋ ml —HI— I I nn «^—«1 In —1— ml---^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局爲工消費合作社印製 本紙張尺度逋用中國國家#準（CNS )八4規格（210Χ297公釐） 3
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9332408A JPH11150249A (ja) | 1997-11-16 | 1997-11-16 | 凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW402774B true TW402774B (en) | 2000-08-21 |
Family
ID=18254640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW087116864A TW402774B (en) | 1997-11-16 | 1998-10-12 | A method for forming a textured polysilicon layer, a substrate processing apparatus used to implement this method, and a semiconductor memory device |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20010025604A1 (zh) |
| JP (1) | JPH11150249A (zh) |
| KR (1) | KR100299784B1 (zh) |
| TW (1) | TW402774B (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2992516B1 (ja) * | 1998-09-04 | 1999-12-20 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP2000216356A (ja) | 1999-01-21 | 2000-08-04 | Nec Corp | 半導体装置およびその製造方法 |
| JP2001024165A (ja) * | 1999-07-06 | 2001-01-26 | Hitachi Ltd | 半導体装置およびその製造方法ならびに半導体製造装置 |
| JP3324579B2 (ja) | 1999-09-10 | 2002-09-17 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| KR100345053B1 (ko) * | 1999-10-01 | 2002-07-19 | 삼성전자 주식회사 | Ｈｓｇ-ｓｉ 제조 방법 및 상기 방법을 수행하는 장치 |
| KR100370150B1 (ko) * | 1999-12-10 | 2003-01-30 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 형성 방법 |
| KR100338822B1 (ko) * | 1999-12-30 | 2002-05-31 | 박종섭 | 반도체장치의 스토리지노드 전극 제조방법 |
| JP3607664B2 (ja) * | 2000-12-12 | 2005-01-05 | 日本碍子株式会社 | Ｉｉｉ−ｖ族窒化物膜の製造装置 |
| KR20020061064A (ko) * | 2001-01-12 | 2002-07-22 | 동부전자 주식회사 | 반도체장치의 스토리지노드 전극 제조방법 |
| KR100823034B1 (ko) * | 2005-12-29 | 2008-04-17 | 동부일렉트로닉스 주식회사 | 반도체 장치의 캐패시터 및 그 제조 방법 |
| KR100790824B1 (ko) * | 2006-05-30 | 2008-01-02 | 삼성전자주식회사 | 반도체 디바이스 제조설비에서의 웨이퍼 로딩 및 언로딩방법 |
| JP4552946B2 (ja) * | 2007-01-31 | 2010-09-29 | エルピーダメモリ株式会社 | 半導体記憶装置および半導体記憶装置の製造方法 |
| JP5021347B2 (ja) * | 2007-03-26 | 2012-09-05 | 三井造船株式会社 | 熱処理装置 |
| JP5264220B2 (ja) * | 2008-03-11 | 2013-08-14 | 三井造船株式会社 | ウエハ熱処理装置 |
| KR102048941B1 (ko) | 2013-04-12 | 2020-01-09 | 삼성디스플레이 주식회사 | 가요성 기판 및 그 제조 방법, 유기 발광 표시 장치 |
| TWI550830B (zh) * | 2014-05-23 | 2016-09-21 | 旺宏電子股份有限公司 | 半導體結構及其製造方法 |
| US9252155B2 (en) * | 2014-06-20 | 2016-02-02 | Macronix International Co., Ltd. | Memory device and method for manufacturing the same |
| US10543577B2 (en) | 2018-01-23 | 2020-01-28 | Clear and Dark Ltd. | Systems, methods, and apparatus for forming optical articles, and optical articles formed by the same |
| CN112567497A (zh) * | 2018-08-11 | 2021-03-26 | 应用材料公司 | 掺杂技术 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970018552A (ko) * | 1995-09-07 | 1997-04-30 | 김광호 | 반도체 장치의 커패시터 제조방법 |
-
1997
- 1997-11-16 JP JP9332408A patent/JPH11150249A/ja active Pending
-
1998
- 1998-10-12 TW TW087116864A patent/TW402774B/zh not_active IP Right Cessation
- 1998-11-10 KR KR1019980047996A patent/KR100299784B1/ko not_active IP Right Cessation
-
2001
- 2001-02-09 US US09/779,549 patent/US20010025604A1/en not_active Abandoned
- 2001-02-09 US US09/779,550 patent/US20010026482A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20010026482A1 (en) | 2001-10-04 |
| KR100299784B1 (ko) | 2001-10-19 |
| JPH11150249A (ja) | 1999-06-02 |
| KR19990045170A (ko) | 1999-06-25 |
| US20010025604A1 (en) | 2001-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW402774B (en) | A method for forming a textured polysilicon layer, a substrate processing apparatus used to implement this method, and a semiconductor memory device | |
| TW447113B (en) | Semiconductor device and the manufacturing method thereof | |
| TW432695B (en) | A DRAM cell and a method of fabricating an electrical connection between a trench storgae capacitor and an access transistor in a DRAM cell | |
| TW419790B (en) | Method and apparatus for forming laminated thin films or layers | |
| US5466626A (en) | Micro mask comprising agglomerated material | |
| JPH0629219A (ja) | 気相核生成を利用したポリシリコンのテクスチヤ化方法 | |
| TW200816362A (en) | Heating and cooling of substrate support | |
| JPH10303368A (ja) | 電極と誘電層特性が改善した集積回路キャパシタの製造方法及びその製造方法により製造されたキャパシタ | |
| TW514988B (en) | MOCVD metal oxide for one transistor memory | |
| JP3313840B2 (ja) | 半導体装置の製造方法 | |
| JP3488068B2 (ja) | 半球形グレーンのシリコン膜を持つ半導体装置の製造方法 | |
| TW403994B (en) | Warm wall type reaction chamber portion and method for forming hemi-spherical grain layer using the same | |
| TW419779B (en) | An improved method of forming an arsenic silicon glass film onto a silicon structure | |
| JP2000196035A (ja) | メモリ素子のキャパシタ製造方法 | |
| CN107919270A (zh) | 低温多晶硅薄膜及晶体管的制造方法 | |
| JP2002299259A (ja) | 薄膜形成方法 | |
| TW383500B (en) | Manufacturing method for lower electrode of capacitor using hemisphere grain polysilicon | |
| TW410470B (en) | Improved process for DRAM cell production | |
| TW309629B (en) | Method of growing hemispherical-grained silicon | |
| TW211081B (zh) | ||
| TW393776B (en) | Fabricating method of polysilicon film and fabricating method of capacitor using the same | |
| TW301055B (en) | Fabrication method of dynamic random access memory with vertical channel and structure thereof | |
| TW313679B (en) | Method of increasing capacitance | |
| TW417287B (en) | Manufacturing method of the HSG DRAM capacitor formed upon amorphous silicon | |
| TW413881B (en) | Manufacturing method of capacitors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |