KR970018552A - 반도체 장치의 커패시터 제조방법 - Google Patents
반도체 장치의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR970018552A KR970018552A KR1019950029306A KR19950029306A KR970018552A KR 970018552 A KR970018552 A KR 970018552A KR 1019950029306 A KR1019950029306 A KR 1019950029306A KR 19950029306 A KR19950029306 A KR 19950029306A KR 970018552 A KR970018552 A KR 970018552A
- Authority
- KR
- South Korea
- Prior art keywords
- hsg
- doped silicon
- semiconductor device
- undoped
- silicon layer
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
반도체 장치의 커패시터의 HSG 하부 전극을 형성방법을 개시한다. 증착장치 내에서 인-시투 도핑된 실리콘층과 도핑되지 않은 폴리실리콘을 1회 공정으로 연속 증착하여 상기 도핑되지 않은 폴리실리콘이수 mTorr의 압력 수준에서도 마이크레이션(magrationn) 되어 HSG를 성장하도록 하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법을 제공한다.
상기 도핑실리콘층과 도핑되지 않은 HSG 사이에 자연산화막 발생을 억제하도록 형성하는 것이 바람직하다.
본 발명에 의하면, 앞에서 제시한 제1방법의 자연산화막이 불순물의 확산을 차단하는 문제를 해결할 수 있고, 도핑된 실리콘이 HSG로 마이크레이션(magrationn)되기 위해서는 초고진공이 필요하지만 본 발명에서는 도핑 실리콘 증착압력과 같은 정도의 중진공에서 HSG를 형성할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의하여 형성되어진 커패시터의 하부 전극을 나타낸 단면도이다.
Claims (4)
- 반도체 장치의 커패시터의 HSG 하부전극을 형성하는데 있어서, 증착장치 내에서 인-시투 도핑된 실리콘층과 도핑되지 않은 폴리실리콘을 1회 공정으로 연속 증착하여 상기 도핑되지 않은 폴리실리콘이수 mTorr의 압력 수준에서도 마이크레이션(magrationn)되어 HSG를 성장하도록 하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
- 제1항에 있어서, 상기 도핑된 실리콘층과 도핑되지 않은 HSG 사이에 자연산화막 발생을 억제하도록 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
- 제1항에 있어서, 상기 도핑되지 않은 실리콘층 증착온도를 도핑된 실리콘층 온도보다 높게하여 증착과 동시에 HSG로 성장시키는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
- 제1항에 있어서, 상기 증착장치 내에서 HSG 성장 후 온도를 올려 도핑된 실리콘으로부터 도핑되지 않은 HSG로의 불순물 확산을 1회 연속 공정으로 실시하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950029306A KR970018552A (ko) | 1995-09-07 | 1995-09-07 | 반도체 장치의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950029306A KR970018552A (ko) | 1995-09-07 | 1995-09-07 | 반도체 장치의 커패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970018552A true KR970018552A (ko) | 1997-04-30 |
Family
ID=66597250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950029306A KR970018552A (ko) | 1995-09-07 | 1995-09-07 | 반도체 장치의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970018552A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100299784B1 (ko) * | 1997-11-16 | 2001-10-19 | 니시히라 순지 | 요철상폴리실리콘층의형성방법및이방법의실시에사용되는기판처리장치와반도체메모리디바이스 |
-
1995
- 1995-09-07 KR KR1019950029306A patent/KR970018552A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100299784B1 (ko) * | 1997-11-16 | 2001-10-19 | 니시히라 순지 | 요철상폴리실리콘층의형성방법및이방법의실시에사용되는기판처리장치와반도체메모리디바이스 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7238613B2 (en) | Diffusion-enhanced crystallization of amorphous materials to improve surface roughness | |
| US5639685A (en) | Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon | |
| US5885869A (en) | Method for uniformly doping hemispherical grain polycrystalline silicon | |
| US5206787A (en) | Capacitor and method of fabricating same | |
| US5691228A (en) | Semiconductor processing method of making a hemispherical grain (HSG) polysilicon layer | |
| US5858852A (en) | Fabrication process of a stack type semiconductor capacitive element | |
| US5208479A (en) | Method of increasing capacitance of polycrystalline silicon devices by surface roughening and polycrystalline silicon devices | |
| KR930005134A (ko) | 증착된 반도체상에 형성된 개선된 유전체 | |
| US5877063A (en) | Method of forming rough polysilicon surfaces | |
| KR920010829A (ko) | 반도체장치의 필드산화막 형성방법 | |
| KR100414204B1 (ko) | 캐퍼시터 소자를 갖는 반도체 메모리 장치 및 그 형성 방법 | |
| US6143620A (en) | Semiconductor processing method of providing a roughened polysilicon film and a capacitor construction | |
| JPH05315543A (ja) | 半導体装置およびその製造方法 | |
| KR970018552A (ko) | 반도체 장치의 커패시터 제조방법 | |
| JPH05175456A (ja) | 半導体素子の製造方法 | |
| US6187628B1 (en) | Semiconductor processing method of forming hemispherical grain polysilicon and a substrate having a hemispherical grain polysilicon layer | |
| JP3034377B2 (ja) | 半導体素子におけるキャパシタ電極の製造方法 | |
| KR950008796B1 (ko) | 캐패시터 제조방법 | |
| KR100451517B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940001420A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| JPH04196435A (ja) | 半導体装置の製造方法 | |
| KR950010877B1 (ko) | 산화티타늄 유전층 커패시터 형성방법 | |
| KR930005502B1 (ko) | 메모리 셀 제조방법 | |
| JPS62164876A (ja) | 多結晶膜の形成方法 | |
| JPH03153065A (ja) | 容量絶縁膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |