TW401618B - Manufacture method of the dielectrics and the structure thereof - Google Patents
Manufacture method of the dielectrics and the structure thereof Download PDFInfo
- Publication number
- TW401618B TW401618B TW087115851A TW87115851A TW401618B TW 401618 B TW401618 B TW 401618B TW 087115851 A TW087115851 A TW 087115851A TW 87115851 A TW87115851 A TW 87115851A TW 401618 B TW401618 B TW 401618B
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric layer
- scope
- patent application
- item
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
401618 五、發明說明(1) 發明領域 本案 一種介電層之製作方法及結構,尤指應用於一 内金屬介電層(inter-metal-dielectric IMD) 之製作方 法及結構。 發明背景 在積體電路I C的製程中,金屬與金屬線間的距離 越 短越好以增加繞線密度,金屬與金屬線間的寄生電容越小 越好以增加工作速度及減少功率消耗。目前的趨勢 尋找 及 究低介電質常數的材料以填充於金屬與金屬線間的間 隙及分隔上下兩層的金屬線。如此可以減少金屬與金屬線 間的距離而不會增加金屬與金屬間的寄生電容以符合超大 積體電路的要求。 隨著元件的尺寸越來越小,且對於低介電物質常數的 材料要求也越來越高。根據IEEE Transations on Electron Devices, Vo 1. 44. No. 11. November 1997 page 1965-1971記載,目前使用介電物質Si02和Si02 (F) 運用於0.35um的大型半導體積體電路VLSI製程其介電常數 要求 在3 - 3 . 7,未來預測運用高分子/氣膠/空氣 (polymer/aerogels/air)將可使介電常數值達到1-2以符 合0.25um以下的VLSI製程技術,尤其空氣幾乎 介電常數 最小可能值,如果以空氣填充介電層將使介電常數變小。
C:\Program Files\Patent\pdl519. ptd 第4頁 401618 五、發明說明(2) 因此,本案目的即在提供一種以空氣作為金屬内介電 層(inter metal dielectrics IMD)的製作方法與結構以. 符合未來的製程需求。根據傳統,金屬内介電層I M D的製 作,常採用旋轉塗佈方式將介電材料覆蓋在半導體基板 上,如圖一所示,本案將提出一種簡單的改良方法,有效 的運用空氣以降低介電層之介電常數。 概述發明 本案係為一種介電層之製作方法包含:a)提供具一凹 部之一半導體基板,以及b)使一介電物質形成於該半導體 基板上,並使該凹部免於沾染該介電物質。 根據上述構想其中該步驟b )係以一氣體填充於該凹部之 中而形成該介電層,其中該氣體係為空氣。其中該介電物 質為一液體狀介電物質,該液體狀介電物質係為hydrogen silsesquioxane (HSQ)。該凹部係由半導體基板表面之金 屬導線間所形成,根據上述其中該凹部也包含複數個凹 部。 上述該步驟b)進一步包含:bl) —黏度調整方法,b2) 一傾斜流動方法,b 3 ) —模版流動方法,以及b 4 ) —模版成 形方法。 上述其中該b 1 )黏度調整方法包括:b 1 1 )使用一溶劑 調配該介電物質形成一溶液,該溶液的表面張力會因小於 凹部内壓力阻止該溶液進入該凹部,b 1 2 )塗抹該溶液於該
C:\Program F i1es\Patent\pdl519. ptd 第5頁 401618 五、發明說明(3) 半導體基板上形成一介電膜層,以及bl3)烘乾固定該介電 層膜。 上述其中該b 2 )傾斜流動方法包括:b 2 1 )使該半導體 基板呈一傾斜角度,b22)塗抹該液狀介電物質於該半導體 基板上,使該液狀介電物質產生流動且不沾染該凹部而形 成一介電層膜,以及b23)烘乾固定該介電層膜。其中該傾 斜角度為該半導體基板與水平面之夾角q,其範圍可從0度 到1 8 0度’由其該傾斜角度為垂直(9 〇度)。 上述其中該步驟b3)模版流動方法包括:b31)使該半 導體基板呈一傾斜角度;b32)使用一模板與該半導體基板 之表面形成一間隙;b3 3)將一液狀介電物質滲入該間隙中 以形成一介電層膜;b34)烘乾固定該介電層膜;以及b35) 脫除該膜板。其中該模板係塗抹一高分子膜,其中該高分 子膜係為聚醯亞胺polyimide。 上述該步驟b 4 )模版成形方法包括:b 4 1)塗抹該液狀 介電物質於一模板上;b42)將該半導體基板具電路的一面 倒置於該磨板上,以形成一介電層膜,以及b4 3 )烘乾固定 該介電層膜。其中該模板係塗抹一高分子膜,其中該高分 子膜係為聚醯亞胺ρ ο 1 y i m i d e。 根據上述該介電層係為一内金屬介電層 (inter-metal-dielectric) ° 本案之半導體結構包括:一半導體基板,其上具一凹 部;以及一介電層形成於除該凹部以外之該半導體基板 上,該凹部係由一氣體填充。該氣體係為一空氣。其中該
C:\Prograra Files\Patent\pdl519. ptd 第 6 頁 401618 五、發明說明(4) 凹部係由複數個金屬導線所形成。該介電層係為一内金屬 介電層(inter-metal-dielectric)。該凹部亦包含複數個 凹部。 本案得藉由下列圖式及詳細說明,俾得一更深入之了 解: 一 二三四五六 圖圖圖圖圖圖 之 例 施 ο {貫 法作 方製 佈層 塗電 轉介 旋之 用案 習本 二三 之之 例例 施施 {貫{貫 作作 ^製 層層 電電 介介 之之 案案 本本 圖 面 ο 剖t Μ性 Ε 恃 S 4 造離 構隔 層層 電電 介介 之之 案案 本本 想 構 與施號 案實圖 本之要 較案主 比本式 • · · · 劳勁 七八 圖圖 線 I 線 /(V 容 電 生 寄 之 用 習 下 如 質 物 電 介 板狀板 基液磨 線 導 屬 金 板 基 體 膜導 子半 分: 高10 係 電 介 低 降 以 物 圖充 旋填 :一 ο 之 3 J 層 電 介 當 充 氣 空 使 盤了 轉為 ο 2 明圖 說’ 下圖 如二 ,第 行見 進參 法請 方 的 施一 實C 易法 且方 單之 簡例 一施 以實 案案 本本 數 直作 垂力 入重 > 2 滴因線 後,屬 釋f3金 #夂 過:^面 -電 經、表 ,介的 狀 3^1 質液板 物該基 電得該 介使過 狀,經 液10, 將面動 係表流 ,板下 份基往 部體直 觀導垂 巨半使 上 的用 圖 如 C:\Program Files\Patent\pdl519. ptd 第7頁 4〇ms 五、發明說明(5) 二(b )微觀部份。此方法之特點必須利用一溶劑來控制該 液狀介電物質3之特性,以避免金屬線2間該凹部沾染該介 電物質。該液狀介電物質3之特性如:表面張力,接觸角, 密度,黏度,與該金屬線2之間距,使所構成的凹部内的 氣體壓力足以阻擋該介電物質3進入該凹部,同時要避免 產生毛細虹吸現象使該液狀介電物質3被吸入該凹部之 中,因此要特別控制其黏度及表面張力以防沾染該凹部。 本案實施例之方法(二),如圖三所示,藉助一模板— 5來成形,先將一液狀介電物質塗佈3在該模板5上,該模 板5已塗上一高分子膜4當作保護以利於成形後脫膜,如圖 三(a)步驟一所示,再將半導體基板1具一金屬線路2 —邊 倒置於該液狀介電物質3之上,經過烘乾定形後移除該模. 板5和該高分子膜4,如圖三(b )步驟二所示,其.金屬線2中 間的凹部充滿空氣。 本案實施例之方法(三),如圖四所示,步驟(a ) 步驟一,係使該半導體基板呈一傾斜角度Θ,用一模板5 與該半導體基板1具金屬2之表面形成一間隙,將一液狀介 電物質3滲入該間隙中以形成一介電層膜,烘乾固定該介 電層膜,步驟(b )所示脫除該膜板後平放。其中該模板5 事先塗抹一高分子膜4,其中該高分子膜係為聚醯亞胺 polyimide。圖五所示為根據本案之方法(三)在400 °C處 理所做的介電層剖面構造之SEM圖,該介電層膜厚度僅數 百埃(angstrom)顯見本法之實用性甚高。 - 如圖六所示為本案之絕緣特性,隨著電壓v ο 11 age增
C:\Program Files\Patent\pdl519. ptd 第8頁 五、發明說明(6) 加其漏電流leakage current變化情形,顯見其線與線的 絕緣效果極佳。圖七所示,為線與線之間各材質所形成的_ "電層寄生電谷’本案 14. 4fF/mm 0.5/0. 7mm width spacing顯然低於 Si〇F ILD 為 71. 3fF/mm 0.6mm width spacing 表示其阻絕效果佳。 如圖八所示’本案實施之設計構想之一,可將半導體 基板垂直於含有F0X之溶液中,然後由上而下將,F〇x溶液塗 覆在該基板表面’其餘溶液可以回收再處理利用。 . 由上述之圖解及說明,舉凡以一氣體使半導體表面之凹部 形成介電層,即為本案之構想。本案得由熟悉本技藝之人 士任施匠思而為諸般修飾,然皆不脫如附申請專利範圍所 欲保護者。
C:\Program F i1es\Patent\pdl519. ptd 第9頁
Claims (1)
- 401618 案號 87115851 年 ^年>月//日修正/更正/補充 月 曰 修正 六、申請專利範圍 b 1 2 )塗抹該溶液於該半導體基板上形成一介電膜層; 以及 b 1 3 )烘乾固定該介電層膜; 9 ·如申請專利範圍第7項所述介電層之製作方法,其中該 b 2 )傾斜流動方法包括: b2 1 )使該半導體基板呈一傾斜角度; b 2 2 )塗抹該液狀介電物質於該半導體基板上’使該液 狀介電物質產生流動且不沾染該凹部形成一介電層膜;以 及 b23)烘乾固定該介電層膜。 1 0 .如申請專利範圍第9項所述介電層之製作方法,其中 該傾斜角度為該半導體基板與水平面之夾角q,其範圍從0 度^^0度。 如申請專利範圍第1 〇項所述介電層之製作方法,其中 角度係為垂直。 申請專利範圍第7項所述介電層之製作方法,.其中 驟b3)模版流動方法包括: " b3 1 )使該半導體基板呈一傾斜角度; b3 2 )使用一模版與該半導體基板之表面形成一間隙; b3 3)將一液狀介電物質滲入該間隙中以形成一介電層 膜 b3 4 )烘乾固定該介電層模;以及 b35)脫除該膜版。 13 如申請專利範圍第1 2項所述介電層之製作方法,其中第11頁 2000. 02. 10. 005 401618 六、申請專利範圍 1·一種介電層之製作方法包含: a) 提供具一凹部之一半導體基板;以及 b) 使一介電物質形成於該半導體基板上,並使該凹部 免於沾染該介電物質。 2 ·如申請專利範圍第1項所述介電層之製作方法,其中該 步驟b )係使一氣體填充於該凹部之中形成該介電層。 3 ·如申請專利範圍第2項所述介電層之製作方法,其中該 氣體係為空氣。 4 ·如申請專利範圍第1項所述介電層之製作方法,其中該 介電物質為一液體狀介電物質。 5 .如申請專利範圍第4項所述介電層之製作方法,其中該 液體狀介電物質係為hydrogen silsesquioxane (HSQ)。 6 ·如申請專利範圍第1項所述介電層之製作方法,其中該 凹部係由半導體基板表面之金屬導線間所形成。 7 ·如申請專利範圍第1項所述介電層之製作方法,其中該 步驟b)進一步包含: b 1 ) —黏度調整方法; b 2 ) —傾斜流動方法; b 3 ) —模版流動方法;以及 b 4 ) —模版成形方法。 8 ·如申請專利範圍第7項所述介電層之製作方法,其中該 b 1 )黏度調整方法包括: b 1 1 )使用一溶劑調配該介電物質形成一溶液,該溶液 所形成的一表面張力將不足使該溶液進入該凹部;C:\Program Files\Patent\pdl519. ptd 第10頁 401618 案號 87115851 年 ^年>月//日修正/更正/補充 月 曰 修正 六、申請專利範圍 b 1 2 )塗抹該溶液於該半導體基板上形成一介電膜層; 以及 b 1 3 )烘乾固定該介電層膜; 9 ·如申請專利範圍第7項所述介電層之製作方法,其中該 b 2 )傾斜流動方法包括: b2 1 )使該半導體基板呈一傾斜角度; b 2 2 )塗抹該液狀介電物質於該半導體基板上’使該液 狀介電物質產生流動且不沾染該凹部形成一介電層膜;以 及 b23)烘乾固定該介電層膜。 1 0 .如申請專利範圍第9項所述介電層之製作方法,其中 該傾斜角度為該半導體基板與水平面之夾角q,其範圍從0 度^^0度。 如申請專利範圍第1 〇項所述介電層之製作方法,其中 角度係為垂直。 申請專利範圍第7項所述介電層之製作方法,.其中 驟b3)模版流動方法包括: " b3 1 )使該半導體基板呈一傾斜角度; b3 2 )使用一模版與該半導體基板之表面形成一間隙; b3 3)將一液狀介電物質滲入該間隙中以形成一介電層 膜 b3 4 )烘乾固定該介電層模;以及 b35)脫除該膜版。 13 如申請專利範圍第1 2項所述介電層之製作方法,其中第11頁 2000. 02. 10. 005 六、申請專利範圍 該模板係塗抹一南分子膜。一部所 具凹項 上該20 其除第 ,於圍 板成範 基形利 體層專 導電請 半介申 一 一 如 - I 2 所 項 1X 2 第 圍 。範 充利 填專 體請 。 氣申氣 一 如空 由 .一 係22為ΚΓ 咅 。 凹 上該 板中 基其 體, 導構 係 體 氣 該 中 其C:\Program Files\Patent\pdl519.ptd 第12頁 401618其中 其中 其中 六、申請專利範圍 2 3 .如申請專利範圍第2 0項所述 該凹部係由複數個金屬導線所形成g 2 4 ·如申請專利範圍第2 0項所述分^ ' 該介電層係為一内金屬介電層 (inter-metal-dielectric) 〇 2 5 ·如申請專利範圍第2 0項所述 該凹部包含複數個凹部。 1 III 第13頁 C:\Program F i1es\Patent\pd1519.ptd
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW087115851A TW401618B (en) | 1998-09-23 | 1998-09-23 | Manufacture method of the dielectrics and the structure thereof |
US09/239,000 US6284621B1 (en) | 1998-09-23 | 1999-01-27 | Semiconductor structure with a dielectric layer and its producing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW087115851A TW401618B (en) | 1998-09-23 | 1998-09-23 | Manufacture method of the dielectrics and the structure thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
TW401618B true TW401618B (en) | 2000-08-11 |
Family
ID=21631453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087115851A TW401618B (en) | 1998-09-23 | 1998-09-23 | Manufacture method of the dielectrics and the structure thereof |
Country Status (2)
Country | Link |
---|---|
US (1) | US6284621B1 (zh) |
TW (1) | TW401618B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3957038B2 (ja) * | 2000-11-28 | 2007-08-08 | シャープ株式会社 | 半導体基板及びその作製方法 |
SK6292001A3 (en) * | 2001-05-04 | 2002-11-06 | Mirko Cernak | Method and device for the treatment of textile materials |
JP5173311B2 (ja) * | 2007-08-09 | 2013-04-03 | キヤノン株式会社 | インプリント方法、インプリント装置および半導体製造方法 |
JP2013026347A (ja) * | 2011-07-19 | 2013-02-04 | Toshiba Corp | 半導体装置およびその製造方法 |
US11094581B2 (en) * | 2017-03-22 | 2021-08-17 | The Hong Kong University Of Science And Technology | IC structure with air gaps and protective layer and method for manufacturing the same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3597885B2 (ja) * | 1994-06-06 | 2004-12-08 | テキサス インスツルメンツ インコーポレイテツド | 半導体装置 |
US5863832A (en) * | 1996-06-28 | 1999-01-26 | Intel Corporation | Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system |
KR100238252B1 (ko) * | 1996-09-13 | 2000-01-15 | 윤종용 | Sog층 큐어링방법 및 이를 이용한 반도체장치의 절연막제조방법 |
US5880018A (en) * | 1996-10-07 | 1999-03-09 | Motorola Inc. | Method for manufacturing a low dielectric constant inter-level integrated circuit structure |
US5949143A (en) * | 1998-01-22 | 1999-09-07 | Advanced Micro Devices, Inc. | Semiconductor interconnect structure with air gap for reducing intralayer capacitance in metal layers in damascene metalization process |
US6071805A (en) * | 1999-01-25 | 2000-06-06 | Chartered Semiconductor Manufacturing, Ltd. | Air gap formation for high speed IC processing |
US6130151A (en) * | 1999-05-07 | 2000-10-10 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing air gap in multilevel interconnection |
-
1998
- 1998-09-23 TW TW087115851A patent/TW401618B/zh not_active IP Right Cessation
-
1999
- 1999-01-27 US US09/239,000 patent/US6284621B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6284621B1 (en) | 2001-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102428605B1 (ko) | 마이크로 전자 컴포넌트들을 결합하는 방법 및 웨이퍼 레벨 패키지 | |
CN1038465C (zh) | 金属基片和使用金属基片的电子组件 | |
CN106113802B (zh) | 一种降低z轴热膨胀系数的微波覆铜板的制备方法 | |
US8274777B2 (en) | High aspect ratio openings | |
US9564324B2 (en) | Methods of forming a pattern and devices formed by the same | |
KR100468994B1 (ko) | 액티브 매트릭스형 표시 장치 및 박막 트랜지스터의 제조 방법 | |
TWI785319B (zh) | 加壓接合用組合物、以及導電體之接合構造及其製造方法 | |
US20020130396A1 (en) | Nitrogen-containing polymers as porogens in the preparation of highly porous, low dielectric constant materials | |
CN105793777A (zh) | 压印光刻术模板和用于零间隙压印的方法 | |
TW401618B (en) | Manufacture method of the dielectrics and the structure thereof | |
CN108630690A (zh) | 半导体装置 | |
CN110189985A (zh) | 一种键合结构及其制造方法 | |
CN107407743B (zh) | 具有多层支撑板的电润湿装置 | |
US8512849B2 (en) | Corrugated interfaces for multilayered interconnects | |
Li et al. | Electrostatically assisted fabrication of silver–dielectric core/shell nanoparticles thin film capacitor with uniform metal nanoparticle distribution and controlled spacing | |
Buchheit et al. | Hybrid Dielectric Films of Inkjet‐Printable Core–Shell Nanoparticles | |
JPS5972745A (ja) | 半導体装置 | |
JPS62219923A (ja) | 半導体装置の製造方法 | |
EP2881423A1 (en) | Film having water repellency and oil repellency and electric/electronic device | |
TW535202B (en) | Method of forming insulating film and method of manufacturing semiconductor device | |
US5024873A (en) | Composite films with Langmuir-Blodgett component | |
CN108735896A (zh) | Mram的制作方法 | |
KR100954909B1 (ko) | Mim 커패시터 및 mim 커패시터 제조 방법 | |
CN205428943U (zh) | 有机半导体薄膜晶体管以及显示装置与背板 | |
TWI359322B (en) | Method for fabricating liquid crystal display pane |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |