TW401538B - Semiconductor integrated circuit device, semiconductor device and electronic apparatus including it - Google Patents

Description

A7 ___ _B7_ 五、發明説明（1 ) 、 技術領域 本發明關於半導體積體電路、半導體裝置及包含其之 電子機器，特別關於使時間計測電路之計時用時脈信號停 止者。 背景技術 此種時間計測電路有例如圖1 2所示者。圖9爲一般 ^之時間計測電路之一例。圖1 2爲包含習知以補助時脈信 號動作之時間計測電路之半導體積體電路之方塊圖。 半導體積體電路，係由：以系統主時脈信號7 6 0驅 動之主電路7 1 0，及以計時等目的之補助時脈信號 770驅動之補助電路730，及藉由時脈間信號781 ，782，783電連接上述補助電路730及主電路 7 1 0的介面電路7 2 0構成。系統主時脈信號爲使主電 路動作之時脈，補助時脈信號爲進行例如計時等之補助時 脈。 又，半導體積體電路具有：電連接於主電路7 1 0， 用以供電於主電路7 1 0之主電源電路7 5 0，及電連接 於補助電路7 3 0，用以供電至補助電路7 3 0的補助用 電源電路7 4 0。 於主電路7 1 0內包含有：以系統主時脈信號7 6 0 爲輸入，以該系統主時脈信號7 6 0作動作的第1控制電 路7 1 2，及藉由上述第1控制電路7 1 2及方塊間信號 .7 6 2作電連接，由主電源電路7 5 0及方塊間信號 ---------d------3T------.^ϊ (锖先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率（CNS ) Α4規格（210X297公釐） -4- 401538 A7 . B7 五、發明説明（2 ) 7 6 2作電連接的第2控制電路7 1 4。 於補助電路7 3 0內包含有：以補助時脈信17 7 〇 爲輸入，以該補助時脈信號7 7 0作動作的第1控制電路 732，及_第1控制電路732與方塊間信號772作 電連接的第2控齓麗路734及其他電路736。 上述構成之半導體積體電路中，與補助電路7 3 0獨 立地使主電路7 1 0之系統主時脈信號7 6 0停止時，可 藉時脈控制信號7 6 4使該系統主時脈信號7 6 0停止來 進行。 但是，上述補助電路7 3 0中，不受主電路7 1 0之 影響而繼續動作，或使該補助時脈信號7 7 0停止等係不 可能的。因此，主電路之消費電力，必要時可予以抑制。 但是，因無法停止補助電路及補助電電源，故於補助電路 中電力被常時消費，致無法抑制半導體積體電路全體之消 費電力，此爲問題點。 好浐部中央^-^-^h T;消货合作妇印$! 又，因無法停止補助時脈信號7 7。由該時脈信號 7 7 0動作之電路，不論需要或不需要時，均繼續動作而 增加消費電力。特別是，f助電路7 7 0以例如時間計測 電路等形成時，進行一定時間之計測時，即使該一定時間 以上之計測爲不必要時亦無法停止上述補助電路7 7 0， 故一定時間以外之未計測時間分所消費電力無法被抑制， 無助於低消費電力化，此爲問題點。 又，半導體裝置中，就低消費電力化觀點而言，低電 壓規格爲主流，因此搭載時間計測電路之半導體裝置，因 -5- (請先閲讀背面之注意事項再填湾本页.) 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） 經济部中央*?:準而^工消贽合作牡印繁 401538 A7 r…一’ B7 .一—------------------------ 五、發明説明（3 ) 時間計測電路之動作大大影響消費電力，因此被要求低消 費電力。 本發明係爲解決上述技術問題，其目的爲'提供一種， 不必要時可停止補助電路，以抑制補助電路之消費電力之 同時，實現半導體積體電路全體之低消費電力化的半導體 積體電路、半導體裝置及包含其之電子機器。 發明之開示 本發明之半導體積體電路，係具有： 依至少1個第1時脈信號動作的至少1個第1半導體 電路；及 依至少與上述第1時脈信號爲獨立之至少1個第2時 脈信號，及來自上述第1半導體電路之要求而動作，且用 於補助上述第1半導體電路的至少1個第2半導體電路； 上述第2半電路係具有使上述第2時脈信號停止 之停止裝置。 依本發明，具有第1半導體電路與第2半導體電路之 場合，第1半導體電路，藉由使第1時脈信號停止則可使 第1半導體電路之動作停止。另一方面，使第2半導體電 路停止時，藉由停止第2時脈信號即可停止第2半導體電 路之動作。因此，相對於習知技術無法停止第2半導體電 路，本發明中，使第2時脈信號停止所要之期間，使第2 半導體電路僅於使用期間中動作即可，則於未動作之第2 半導體電路，可節省消費電力》 (諳先閱讀背面之注意事項再填寫本頁)

-1T 铲 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐} -6- 401538 A7 B7 五、發明説明（4 ) 又，本發明中，上述停止裝置係具有控制信號產生裝 置用以產生至少1個時脈控制信號俾控制上述第2時脈信 號之停止，非停止。又，具有動作控制裝置，俾依上述時 脈控制信號來停止，控制上述第2時脈信號之動作。 依本發明，依時脈控制信號控制動作之動作控制裝置 ，可控制第2時脈信號之停止、非停止。因此，可於所要 +期間停止第2時脈信號。 又，本發明中，上述停止裝置具有設定裝置，俾依上 述第1半導體電路之要求，來設定第2時脈信號之停止時 間。又，具有計數裝置，俾對上述第2時脈信號之動作時 間計數，並將該計數値輸出至上述動作控制裝置。 上述動作控制裝置，當上述計數値來到上述停止時間 時，將上述控制信號產生裝置之時脈控制信號輸出，俾使 上述第2時脈信號停止。 依本發明，藉設定裝置設定第2時脈信號之停止時間 ，則可將第2半導體電路停止之停止開始時刻、停止終了 時刻設定爲所要値，以控制第2半導體電路。 上述動作控制裝置、計數裝置、及控制信號產生裝置 ，係分別具有第1導電型電晶體，及具與上述第1導電型 爲相反導電性之第2導電型電晶體； 上述計數裝置之第1導電型電晶體，係與上述動作控 制裝置及控制信號產生裝置之第1導電型電晶體形成爲電 氣分離，而且，上述計數裝置之第2導電型電晶體’係與 上述動作控制裝置及控制信號產生裝置之第2導電型電晶 本紙張尺度適扣中國國家標準（CNS ) A4規格（2丨0X297公釐） (锖先閲讀背面之注意事項再填寫本頁)

經沪部中央ir.^-Λ災.T消汝合作妇印業 401538 A7 B7 ；««· | II I I 11 I 1 — ^ 五、發明説明（5 ) 體形成爲電連接。 依本發明，形成第1導電型電晶體及第2導電型電晶 體，將計數裝置，動作控制裝置及控制信號產生裝置予以 電氣分離，使電位供給各自獨立進行。 又，上述設定裝置係具有： 記憶上述第2時脈信號之停止時間的記憶裝置；及 依來自上述第1半導體電路之要求，至少將上述停止 時間寫入上述記憶裝置的資料寫入裝置。 依本發明，則記筐裝置可事先記億使第2時脈信號停 止之停止時間，可使第2時脈信號動作至特定時間爲止， 之後停止，該時間設定可視必要容易調整。 又，上述第2半導體電路係具有：對該第2半導體電 路供給電位的電源電路，及控制上述電源電路的控制電路

I 上述控制信號產生裝置，係對上述控制電路輸出控制 信號以控制該控制電路。 依此，則因具有對第2半導體電路供給電位之電源電 路，及控制電源電路之控制裝置，故可藉控制信號產丰裝 置使電源電路本身停止。即，此種第2半導體電路中，流 入第2半導體電路內者僅爲電晶體等之漏電流，即使不使 電源電路停止，令驅動第2半導體電路之第2時脈信號處 於停止狀態（睡眼狀態），亦可減低消費電力。但是，因 電源電路本身未停止，漏電流分之稍許電力將被消費。而 於本發明中，除上述第2時脈信號之停止之外，亦使電源 I n I --IT. _ n n 11 ~ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中阐國家揉準（CNS ) A4規格（210X297公釐） -8- 401538 Α7 Β7 五、發明説明（6 ) 電路停止。如此則可削減此種霞力消費，更進一步實現低 消費電力化。 又，上述第2半導體電路之計數裝置、動作控制ί裝置 及控制信號產生裝置，係分別以上述電源電路作爲供給源 而動作。 依此，則因控制信號產生裝置、計數裝置、動作堙制 裝置，分別以上述電源電路作爲供給源而動作，故停止電 .源電路，即可使構成各裝置之電路動作停止。 又’上述第2半導體電路爲時間計測電路。 依此則爲時間計測電路時，可僅於特定計測時間內使 第2半導體電路動作，上述計測時間以外之時間使第2半 導體電路停止。依此，則在半導體電路具有時間計測電路 時，亦可抑制消費電力。 又，本發明另具有，於上述第2半導體電路與第1半 導體電路之間進行資料輸出入的輸出入裝置。 依此，則於第1半導體電路與第2半導體電路，以互 異之電壓驅動時，可藉該輸出入裝置進行例如電壓轉換等 ，以進行第1半導體電路與第2半導體電路間之資料輸出 入。 又，上述第2宁導體電路係另具有，於上述資料保持 裝置，動作控制裝置及控制信號產生裝置之間進行資料輸 出入的輸出入裝置。 依此，則可形成爲上述資料保持裝置、動作控制裝置 、及控制信號產生裝置以互異之電壓驅動。此場合下，藉 -9- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 401536 經沪·部中央榀準ΛΒ.Τ消贤合作.#印裝 A7 B7 五、發明説明（7 ) 由該輸出入_裝置進行例如電壓轉換等，即可於資料保持裝 置、動作控制裝置及控制信號產生裝置之間進行資料之輸 出入。 又，上述第1半導體電路係具有： 供給電位至該第1半導體電路的主電源電路；及 輸出電源停止信號俾依上述第1時脈信號來停止上述 主電源電路，以控制該主電源電路的主電源控制電路》 依此，則於第1半導體電路中，停止主電源電路即可 減低第1半導體電路中之動作電力之消費。因此，除第2 半導體電力之低消費電力之外，亦可實現第1半導體電路 之低消費電力化，可實現半導體裝置全體之低消費電力化 〇 本發明之半導體裝置，係具有： 上述半導體積體電路；及 用於形成上述半導體積體電路之第1半導體電路之供 給電壓的第2電源電路。上述半導體積體電路、第1電源 電路、第2電源電路係形成於周一基板上。 依此’因第1電源電路，半導體積體電路、第2電源 電路形成於同一基板上，當停止第1半導體電路時，可依 停止第1電源電路來執行，而欲停止第2半導體電路時， 可依停止第2電源電路來執行。 本發明之半導體裝置，係具有： 上述半導體積體電路；及 用於產生上述第1時脈信號的第1振盪電路；及 本紙張又度適用中國國家標準（CNS ) A4規格（210X297公釐） (婧先閲讀背面之注意事項再填寫本頁) 泰------1.^1 -----.^------^---- 401538 A7 __ B7 五、發明説明（8 ) 用於產生上述第2時脈信號的第2振盪電路；及 上述半導體積體電路’第1、第2振盪電路係形成於 同一基板上之同時，具有供給電力至上述基板上之各電路 的基板用電源。 依此，因具產生第1、第2時脈信號之第1、第2振 盪電路，故使第1、第2振盪電路停止振盪，即可停止第 1、第2半導體電路。又，形成基板用電源，則藉由停止 該基板用電源，即可停止第1半導體電路。 本發明之電子機器包含上述半導體裝置。依此電子機 器，則可使第2半導體電路與第1半導體電路獨立停止， 除第2半導體電路動作中以外，可使第2半導體電路停止 ，可減低第2半導體電路內之消費電力。如此則可削減電 子機器全體之消費電力，實現最適之低消費電力化電子機 器。 〔實施形態1〕 (全體構成） 圖1爲半導霞積谭電路1之盖«•成方塊圖。半導體 積體電路1係例如使用於電子機器。具體說明如 下，爲依電源投入前之電源期間’判斷是否進行 投入時（再起動時）之消除動作時，內藏有時間計測丨電路 以計測上述電源停止期間者。該電子機體慨要 施形態4詳述之。 本例之半導體積體電路1 ，如圖1.所示’係具依系 ^ ： rd^ Ί J ----------------" (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公漦） -11 - 401538 A7 B7 五、發明説明（9 ) 統主時脈信號20(第1時脈信號）動作之主電路10( 第1半導體電路）。又，具有依與系統主時脈信號獨立之 補助時脈信號9 2 (第2時脈信號）動作，以補助主電路 1 0的補助電路50 (第2半導體電路）。補助電5 0 相當於上述時間計測電路。又，於主回路1 0與補助電路 5 0之間具作爲輸出入裝置之介面電路3 0以進行資料之 輸出入。 於主電路1 0連接外部主電源電路2據以供電至主電 路1 0以進行主電路1 0之電動作，於補助電路5 0連接 半導體積體電路1之外部補助用電源電路3以偉_電至補助 電路5 0。如此則補助用電源電路,3與主電源電路.2構成 半導體積體電路1之外部。因此，本例中，以主電路1 0 、介面電路31、補助電路50構成半導體積體電路1， 即單晶片C P U。 主電路1 0具有：依系統主時脈信號2 0輸出信號 2 2之第1控制電路1 2，及輸出電源停止信號2 4俾依 系統主時脈信號2 0停止主電源電路2，以控制主電源電 路2的電源控制電路之第2控制電路1 4。又，由第2控 制電路1 4輸回授信號以輸入於第1控制電路1 2。 補助電路5 0，係以例如時間計測之時間計測電路構 成，具停止裝置5 0，俾補助電路5 0不使用時自動停止 補助時脈信號92 (計時時脈）。即，補助電路50，並 非依補助用電源電路3之ON/OF F停止者，而是使以 補助時脈信號9 2動作之內部-電路停止者。其理由爲，補 -12- (請先閲讀背面之注意事項存填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 401538 A7 B7 五、發明説明（10) 助電路5 0，當於動作‘中時因電路之動作電流而消費電力 ，而於動作停止中係處於靜態，故流通電路內者僅爲可忽 視之電晶體之漏電流，故不需進行除掉特別電源之處理。 又，停止.時序之設定，可依印赛_^格，而於後述暫存器 82a〜82c (參照圖2)設定。 停止裝置5 1係具有：作爲控制信號產生裝置之控制 信號產生電路7 0，用於產生至少1個補助時脈控制信號 9 5 (時脈控制信號）以控制補助時脈信號9 2之停止、 非停止：及作爲動作控制裝置之動作控制電路6 0，俾依 補助時脈控制信號9 5來停止控制補助時脈信號9 2之動 作，及包含依主電路1 0之要求來設定補助時脈信號9 2 之停止時間的設定裝置之其他電路8 0 ;及計數補助時脈 信號9 2之動作時間，並將該計數値輸出於動作控制電路 6 0的作爲計數裝置、資料保持裝置之資料保持暫存器 5 2° 此處，動作控制電路6 0，當計數値達停止時間時， 即令輸出控制信號產生電路7 0之補助時脈控制信號9 5 ，使補助時脈信號9 2停止。 又，補助電路5 0內具有：藉由以補助時脈信號9 2 爲原信號動作之其他電路8 0與動作控制電路6 0之間之 電連接而傳送之信號9 8，及藉由控制信號產生電路7 0 與動作控制電路6 0之間之電連接而傳送之信號9 7，及 由資料保持暫存器5 2向動作控制電路6 0輸出之條件判 斷信號9 2，及由動作控制電路6 0向資料保持暫存器 -13- (請先閱讀背面之注意事項再填寫本萸- 本紙張尺度適用中國國家標準（CNS)A4規格（2丨0Χ297公釐） 401538 經：¾-部中央榀準而卩工消贽合作·#印$ί A7 B7 五、發明説明（11) 5 2輸出之信號9 3，及由控制信號產生電路7 0向動作 控制電路6 0輸出之補助時脈控制信號9 5，及由控制信 號產生電路7 0向資料保持暫存器5 2輸出之信號。 又，具有：由補助電路5 0介由介面電路3 0向主電 路10輸出之信號40、42，及由主電路10介由介面 電路30向補助電路50輸出之信號44、 46。 信號44、 46係由，使主電源電路2成爲OFF之 信號，及將於特定期間後使補助電路10停止之計時資料 •寫入補助電路2內之信號等之傳送用之各種配線形成。又 ，於信號40、 42亦進行由補助電路50向主電路10 ，在特定期間內例如1週停止之觀察用之資料保持暫存器 5 2之計數値之讀出之傳送。又，於介面電路3 0內部， 設有將不用電流源例如5 V系之主電路1 0，及3 V系之 補助電路5 0間之各電源電壓合倂用之移位器（電壓轉換 裝置）。 以下，以圖1及圖4說明上述構成之半導體積體電路 1之動作。圖4爲圖1之半導體積體電路之槪略動作之流 程圖。 於主電路1 0，系統主時脈信號2 0及常時動作，使 用第1、第2控制電路12、14來控制主電源電路2, 以設定主電源電路2爲0N/0FF。 在主電路1 0之動作中，藉後述之主開關（電源開關 )之OFF操作（步驟（以下略記爲S) 101)，使主 電路1 0 1成爲退避狀態，使主電源電路2爲OFF狀態 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填穷本頁) .打. 五、發明説明（12) 。即，令藉由主開I之〇 F F使電源停止之指令介由配線 (未圖示）供至主電路1 0，主電路1 0即進行退避處理 。當主電路10之動作全終了後’第2控制電隨14即對 主電源電路2送出電源停止許可信號2 4允許主電源電路 2之OFF。依此，藉由主電源電路2之OFF，使主電 路1 0停止動作。又，本例中，退避處理期間，如圖5之 時序圖所示，爲主開關成爲〇 F F起至主電路1 〇成爲 〇F F至之期間T i。 本例中，利用主電路1 0之退避處理期間進行以下處 理，即，於主電源電路2 OFF之前，使補助時脈信號動 作，依該補助時脈信號9 2，資料保持暫存器5 2開始計 數動作（計時動作）（S102) »又，進行使補助時脈 信號9 2於一定條件（如主電源電路2之停止後之特定期 間經過後）下停止，將表示該期間（圖5之T 3 )之計時資 料寫入補助電路5 0內之後述暫存器8 2 a〜8 2 c (參 照圖2)的寫入處理等（S103)。 輕"部中央榀羋而H T;消赀合作私印製 又，構成暫存器8 2 a〜8 2 c等之記憶裝置，較好 爲非揮發性ROM等形成。此場合下，內部資料（計時資 料）不因補助電路50之電源OFF而消去。因此，電源 〇N時將計時資料寫入暫存器8 2 a〜82c ，於電源 OFF後，再度電源ON時，可讀出該計時資料。 如上述，主電路10，於主開關之OFF操作後，進 行退避處理，之後使主電源電路2成爲0 F F。 另一方面，於補助電路5 0內，令主電源電路2爲 -15- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨ΟΧ297公釐） 好米部中呔桴^-^UJ-消资合作杉印$ί 401538 A7 一 _B7_ 五、發明説明（13) 〇 F F之前，·資料保持暫存器5 2係根據補助時脈信號 9 2開始計時動作，在主電源電路2爲O.F F之後，乃繼 續該計時動作。如圖5所示，於主電路1 0成爲OFF前 之時刻t 2，補助電路5 0開始動作，繼續計測期間T 3之 動作。 在特定期間經過後，控制信號產生電路7 0，即產生 所設定計時資料之內容値，與計數値一致時（表示條件一 致）之補助時脈控制信號（停止信號）9 5，並輸出至動 作控制電路6 0。 於動作控制電路6 0，輸入補助時脈控制信號9 5之 同時，亦輸入資料保持暫存器5 2之補助時脈控制信號 9 5輸出時（現在）之計數値作爲條件判斷信號9 4。動 作控制電路6 0，係依條件判斷信號9 4，必要時停止補 助時脈信號9 2，並產生一定位準電位之信號。因此，當 補助時脈信號9 2之電路動作不必要時，可自動停止補助 時脈信號9 2/以抑制消費電力。計測期間中，主電源電 路不爲◦ N時，在經過1星期之時點使補助時脈信號停止 。（S 1 〇 4 )。 之後，時間經過，再度依主開關之0 N操作（圖5之 t 4 )，當主電路10之主電源電路2設定爲ON (圖5之 ts)時（S105)，補助電路50根據補助時脈信號 9 2而動作，爲確認補助時脈信號是否停止1星期以上， 而進行上述計數値之讀出動作（圖5之t 5) ( S 1 〇 6 ) (請先閲讀背面之注意事項再填寫本頁) -訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -16- 401538 ----——一^________ 五 '發明説明（14) A7 B7 又，主電源電路2可使用由1 $電源，或爲由具5 V用電源之基 °又，上述例中，係將除主電源電 3以外之半導體積體電路1作成單 胃路2、補助電路電路3各使用電 體積體電路1之構成 又，電源投入時，消除動作必 &補助電路內之計數値與該內容値 因此，1星期以上之主電源電路未 除動作（S 1 .0 8 )。補助時脈信 間動作，之後使停止。因此，1星 ON時，不進行消除動作。 如此，則主電路之系統主時脈 之補助時脈信號可於所要期間停止 幅削減電路內之消費電力。 0 0 V電源 板上可分離 路2、補助 晶片•但亦 源用I C並 作成之5 V 之電路構成 電電源電路 可將主電源 包含於半導 斷，係由比 1 0 7 ) ° 要與否之判 來進行（S 設定爲ON時，進行消 號，係使消除之一定期 期以內主電源電路爲 信號即停止 ，故和習知 ，補助電路 比較，可大 (請先閲讀背面之注項再填寫本页)

-1JS Γ 經沪部中央极準而災工消贽合作=li印紫 (補助用方塊） 以下，以圖2詳細說明補助電路50，如圖2所示，

I 資料保持暫存器_5_2，亦作爲信號控制裝置以控制補助時 脈信號9 2，具有並列配置之秒計數器5 4 a、分計數器 54b、時計數器54c及日計數器54d。構成資料保 持暫存器52之計數器54a〜54d，係依用途形成爲 可調整之昇順計數。一般作爲即時時脈使用時，係設定爲 Ο N狀態。 本紙張尺度適州中國國家標準（CNS ) A4规格（210X297公釐） -17- 401538 at B7 五、發明説明（15) 又，於資料保持暫存器內，計數器不.進行計數時，由 使以來自振盪電路6 6之時脈作爲基準信號而動作，如此 則資料讀出/寫入電路8 4即可依來自暫存器8 6之輸入 ，介由移位器34的信號40、 42輸出至主電路10。 動作控制電路6 0具有：當時間之計數與計數値一致 時產生中斷信號的中斷用比較電路6 2，及必要時停止來 自控制信號產生電路7 0之補助時脈控制信號9 6的控制 用暫存器6 4，及包含依水晶振盪器X t a 1產k基準信 號之振盪換流器的振盪電路6 6，及分頻電路6 7、分頻 電路6 8、暫存器6 4用於使補助時脈控制信號9 5停止 ，當計時自動OFF位元爲1時停止中斷處理，〇時進行 中斷處理。 於振盪電路6 6內，包含連接有水晶振動子X’t a 1 之換流器及NAND電路，藉回授使該換流器0 F F，即 可停止振盪電路6 6。主電路1 0亦以和補助電路5 0之 振盪電路6 6同樣之振盪電路構成。 振盪電路66、分頻電路67、分頻電路68係形成 爲，於欲降低消費電力，或使用於睡眠狀態時，可以低頻 動作。又，週^期計數器5 4 a〜5 4 d爲高速，及低速動 作可能。主電路1 0亦可構成爲，當不需高速動作時，例 如進入處理等待時間時，可自動切換爲切速動作。 控制信號產•電路7 0，係作爲比較資料保持暫存器 5 2之計數値與暫存器8 2 a〜8 2 c之計時資料的比較 裝置，可以例如A N D閘等構成。 (锖先閲讀背面之注意事項再填寫本頁} -訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -18- 403538 A7 B7 五、發明説明（16) 其他電路8 0係包含：作爲記億裝置之並列配置之計 時器即分比較暫存器82a、時間比較暫存器82b、曰 比較暫存器8 2 c、資料寫入裝置、資料讀出裝置的資料 讀出/寫入電路8 4、及暫存器8 6。 比較暫存器82a〜82c，作爲一般之RTC ( Real time clock )使用時，將比較暫存器8 2 a〜8 2 c 設爲ON狀態，例如設定爲在8點輸出信號時，比較暫存 器82a設定爲「〇」，比較暫存器82b設定爲「8」 ，比較暫存器8 2 c設定爲「〇」。此情況下，僅時間比 較暫存器8 2 b及分比較暫存器8 2 a進行中斷處理，於 設定時刻對比較電路6 2輸出信號。但是，將比較暫存器 8 2 a〜8 2 c設爲OFF狀態，以RTC信號作爲計數 器使用亦可。 經米‘部中央榀^-^hh消费合作ii印策 (請先閱讀背面之注意事項再填寫本頁) 介面電路3 0係包含有：主電路1 0以例如5V驅動 ，補助電路5 0以例如3V驅動，電源電壓不同時，作爲 主電路1 0與補助電路5 0之間之電壓轉換的電壓轉換裝 置的移位器34、36、及NAND電路32 °NAND 電路3 2較好爲附加有昇壓電晶體或降壓電晶體之電路。 又，構成補助電路__5_11之電晶體，令5 V動作之電晶 體於3V使用時，不必設從5V轉換爲3 V之移位器。又 ，亦可構成爲，在由補助電路5 0之低電源系進入主電路 10之高電源系之信號40、 42設移位器34,在從主 電路1 0之高電源系進入補助電路5 0之低電源系之信號 44、 46不設移位器36。又，亦可將介面電路30組 本紙張尺度適用中國國家標率（CNS ) A4規格（2丨0X297公釐） -19- 經浐部中央^^而^:工消赘合作^印¥ 401538 A7 B7 五、發明説明（17) 入補助電路5 0中。 在從振盪電路6 6接至外部之測試用外部連接電路所 接配線途中，亦可設置移位器9 0。 以下，說明上述構成之補助電路5 0之動作。 設定期間例如爲7日，則於比較暫存器8 2 a、 82b、 82c設定使補助電路50停止之特定之設定時 間例如7日。即，依來自主電路1 0之要求（信號44、 46)，資料讀出/寫入電路84,當該時間之相關資料 爲例如7日時，依分比較暫存器8 2 a、時間比較暫存器 82b、曰比較暫存器82c之順序，將「0」、「0」 、「7」寫入各比較暫存器82a、 82b、 82c。 另一方面，資料保持暫存器5 2，係依來自分頻電路 68之信號93,令各計數器54a、 54b、 54c、 5 4 d對計數値進行昇順計數。 該是順計數之開始，即令資料保持暫存器5 2爲〇 N 狀態，係藉由使主電路1 0之主電源電路2爲〇 F F之前 之時序來進行。如此則在資料保持暫存器5 2爲ON狀態 之前，可將暫存器8 6設爲重置狀態，以使暫存器値重置 〇 又，該昇順計數之開始及重置操作，係利用主開關之 〇彳F操作起至主電源電路2成爲〇 F F至之所謂主電路 1 0之退避處理時間來進行。於該退避處理時間’在主電 源電路2之停止前之若干時間（內藏充電電容器之放電作 用時間7內，由主電路1 0側介由信號4 4、4 6向補助 (讀先閱讀背面之注意事項再填寫本頁) ，訂 本紙張尺度適用中國國家標率（CNS ) A4規格（2丨0X297公釐） -20- 403538 A7 B7 五、發明説明（18) 電路5 0輸入電源停止信號等以通知電源之停止，藉由資 料讀出/寫入電.路8 4及暫存器8 6，使資料保持暫存器 5 2成爲ON狀態，又開始昇順計數。又，重置亦同時進 行。之後，當資料讀出/寫入電路8 4，藉由暫存器8 6 之切換爲0 N狀態而確認昇順計數開始時，係介-由信號 40、42向主電路10側傳達_昇順確赁信號等之確認用 信號。之後，於主電路1 0，當確認用信號輸入時，第2 控制電路1 4將電源停止信號2 4輸出至主電源電路2， 使主電路10完全停止。 於作爲計時器功能之振盪電路6 6、分頻電路6 7、 分頻電路6 8、資料保持暫存器5 2中，令資料保持暫存 器5 2切換爲Ο N / 0 F F狀態之控制，係由計時器控制 裝置之暫存器8 6之內容來控制。 即，一般使用計時動作繼續之時脈，使暫存器8 6設 爲OFF，使資料保持暫存器52爲OFF狀態，使暫存 器8 6設爲ON，據此使資料保持暫存器5 2成爲ON狀 態。 經"·部中央榀枣而hh消汝合作社卬$1 (請先閱讀背面之注意事項再填寫本頁) 繂： 又，補助電路5 0爲OF F時點之計數値，被輸入計 數器5 4 a〜5 4 d，而且，由外部補助用電源電路3供 給電力，補助電路5 0處於靜態狀態’即使令資料保持暫 存器5 2爲OF F狀態時，昇順計數之計數値亦不會消去 。因此，消去時，將暫存器8 6設爲重置狀態’即可消去 資料保持暫存器5 2之計數値。 此處，於比較電路6 2，比較資料保持暫存器5 2計 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公漦） -21 - 經Μ部中央私^而只·τ·消赀合作^印掣 401538 A7 B7 五、發明説明（19) 數之計數値與暫存器8 2 a ’ 8 2 b，8 2 C之寫入內容 値’當該內容値與計數値一致時（經過7日），輸出中斷 信號9 7。之後’於控制信號產生電路7 0，比較中斷信 號9 7與來自暫存器6 4之數位資料。 暫存器6 4，係使補助時脈控制信號9 5停止者，當 計時自動OF F位元（模式）爲〇時，令中斷信號9 7作 爲補助時脈控制信號9 5輸出以開始中斷處理。 於暫存器6 4 ’當資料保持暫存器5 2設定爲OF F 狀態時，控制信號產生電路7 0即輸出補助時脈控制信號 9 5，以使振盪電路6 6及分頻電路6 8停止。此處，控 制信號產生電路7 0，係例如由A N D閘構成，上述動作 爲可能。 振盪電路6 6停止時，使振盪電路6 6之換流器振盪 部’及分頻電路6 8之動作停止之同時，補助時脈控制信 號9 5被輸入暫存器8 6，依此則暫存器8 6使資料保持 暫存器5 3成爲〇 F F狀態，使昇順計藪動作自動停止。 又，藉由主電路1 0之主電源電路2之ON，再度使 資料保持暫存器5 3設爲ON時，資料保持暫存器5 2之 計數値被輸出，該經過期間被解除。 當補助電路5 0成爲停止狀態，特定時間經過後，再 度藉由主開關之ON操作，使主電源電路2之電源投入， 則主電路1 0再度成爲動作狀態。 此處，電源投入時，例如經過7日以上時進行所要動 作例如消除動作，7日未滿時不進行消除動_作之設定場合 (請先閱讀背面之注意事項再填寫本頁)

T 本紙張尺度適州中國國家標準（CNS ) A4規格（210X297公釐） .22 - 401538 A7 m B7 五、發明説明（20) ，決定淸除動作與否之信號，係由資料讀出/寫入電路 84向主電路10經信號40輸出。 (請先閲讀背面之注意事項再填寫本頁} 如此般，藉由再度電源投入時之計數器5 4 a〜 5 4d之內容之讀出，來進行消除動作之判斷。 依本實施形態，則在與主電路1 0之介面電路8 0、 介面信號40、 42、 44、 46無關之狀態下可實現補 助電路5 0之停止。又，主電路停止後，亦可於特定期間 計測之後停止計測，僅於必要期間計時，可減低消費電力 (關於主電路） 以下，說明主電路之詳細例。圖3爲主電路之具體功 能方塊圖。如圖3所示，微電腦1 0爲3 2位元微電腦， 包含：CPU (控制電路、積和運算電路、ALU) 100、ROM1 5 1、R. A Ml 50、高頻振盪電路 180、低頻振盪電路181、重置電路182、分頻電 路170、 16位元可程式計時器183或8位元可程式 計時器1 8 4或時脈計時器1 8 5等計時器電路、智慧型 DMA 1 6 9或高速DMA 1 6 8等資料傳送控制電路、 中斷控制器1 1 2、序列介面1 6 1、B C U ( Bus Control unit ) 160、A/D 轉換器 163 或 D/A 轉換 器1 6 4等類比介面電路、輸入埠1 6 5或輸出埠1 6 6 或I / 0埠1 6 7等I /〇電路、及連接該等之各種匯流 排172、173、各種接腳171° 本紙乐尺度適州中囤國家標準（CNS ) A4規格（2丨〇x«7公釐） _ 23 _ 401538 A7 B7 五、發明説明（21) 形成於單一晶片之半導體基板上之微電腦’係可處理 3 2位元資料之R I S C方式之微電腦’採用流水線（ pipeline )方式及載入·儲存（Load、 Store )方式之木 構，幾乎所有指令於1時脈期間執行。所有指令以1 6位 元之固定長記述’如此可實現極小指令碼之容量。 C P U具有堆疊指標器專用暫存器S P ’以進行各種 堆叠指標器專用指令之解讀、執行。該cpu具上述構成 ，作爲指令解讀裝置、指令讀出裝置、及各種指令之執行 裝置之功能。 如上述般，使用c PU外部之電路’具體而言爲設於 匯流排控制單元內之擴張部，不只可將從RAM讀出之處 理資訊以零擴張或符號擴張爲3 2位元’必要時’可將 c P U內暫存器記憶之8位元或1 6位元處理資料以零擴 張或符號擴張爲3 2位元並儲存於所要暫存器。 特別是，此種處理資料之擴張藉由1指令週期來執行 ，而且可以和擴張部設於C P U內之場合同樣之處理速度 ，來執行上述資料之讀出及擴張處理。又，較習知可縮小 碼大小，故可有效使用單晶片上之ROM。又，暫存器退 避或暫存器回復之處理可有效記憶，中斷處理及副程式呼 叫·回復之處理可高速進行。 本例係依積和運算指令所含執行次數資料於積和運算 電路僅執行特定次數之積和運算之例。 圖6爲內藏積和運算電路110之微電腦之方塊圖》 圖6中，微電腦處理3 2位元之資料。積和運算電路 -24- (請先閲讀背面之注f項再填寫本頁) 本紙張尺度適月】中國國家標準（CNS ) A4規格（210X297公釐） 401538 A7 A7 ______.____B7_ 五、發明説明（22) 1 1 0 ’係對各個1 6位元之第1第2積和輸入資料 MDA、MDB作乘算，將乘算結果之32位元資料加算 於6 4位元之MAC暫存器1 1 3。 圖6之微電腦包含有：處理3 2位元資料之控制電路 1 ◦ 0 — 1，及匯流排控制器B C U 1 6 0用於控制連接 微電腦及記憶體1 5 0之匯流排，及執行積和運算的積和 運算電路1 1 0，及接受來自微電腦內部或外部之各種中 斷並對控制電路10 0 - 1送出中斷要求的中斷控制器 1 6 2 ’及執行資料之加減運算等算算運算及邏輯和、邏 輯積、邏輯移位等邏輯運算的ALU(算術邏輯運算單元 )1 0 8 ° 此處，控制電路100-1 ，係接受包含積和運算指 令、解析該接受之指令，並執行解析之指令，係使用1 6 位元長之指令。又，控制電路100—1包含R0〜 R 1 5之1 6個3 2位元暫存器構成之汎用暫存器1 0 1 ，及 P C ( Propram Counter ) 1 0 2。在控制電路 1 0 0 — 1之控制下，積和運算電路1 1 0執行積和運算 ，ALU108執行算術運算、邏輯運算。控制電路 100— 1、積和運算電路1 10及ALU108作爲微 電腦1 0 0之中央處理單元（CPU)之功能。 控制電路100 — 1、BCU160及積和運算電路 1 1 0介由內部資料匯流排進行資料傳送。B CU 1 6 0 ，係使用外部位址匯流排及外部資料匯流排，由記憶體 150讀出第1、第2積和輸入資料MDA、MDB。 (請先閱讀背面之注意事項再填寫本頁) rrA. -訂' 本紙張尺度適用中國國家標準（CNS ) A4规格（2丨0X297公釐） -25- 401538 Α7 Β7 五、發明説明（23) (請先閲讀背面之注^^項再填寫本Vac ) 積和運算電路1 1 0包含有：用於暫存保存第1、第 2積和輸入資料MDA、MDB的TEMPm暫存器 1 3 1及TEMP η暫存器1 3 2，及對暫時保存之 MDA、MDB作乘法運算的乘法器1 1 1，及使用該乘 算結JUI行加法運算的加法器1 1 2 _ 1 ,及用於保存加 算結果的6 4位巧MAC暫存營（積和結果用暫存器） 1 1 3。積和運算電路1 1 0，係執行以1 6位元之 MDA、MDB爲輸入，將其乘算結果與MAC暫存器 1 1 3之內容作加算，將加算結果儲存於MAC暫存器 1 1 3之動作。 以下，說明上述電路之動作，積和運算指令執行前， 將第1積和輸入資料MD A 〇〜MD A L儲存於記憶體上 之第1領域，將第2積和輸入資料MDB 〇〜MDB L儲 存於第2記憶體領域。又，將第1、第2領域之先頭位址 載入汎用暫存器101所包含暫存器Rm、 Rn，使Rm 、Rn指到第1、第2積和輸入資料之先頭資料 MDAO、ΜρΒΟ。另外，於汎用暫存器1〇1所包含 暫存器R c載入積和運算之執行次數之同時，使MA C暫 存器1 1 3初期化》於此狀態下，當控制電路1 0 0 — 1 接受積和運算指令時，在解析該積和運算指令之控制電路 1 0 0 _ 1之控制下，積和運算指令執行之各種處理被進 行。 如上述說明般，控制電路1 0 0 - 1控制積和運算電 路 110、BCU160、ALU108 等，使以 1 個指 本紙張尺度適用中國困家揉準（CNS ) A4规格（210X297公褒） .26 - 怒浐部中决^^-^hJ·消费洽作妇卬^ 401538 A7 B7 五、發明説明（24) 令執行所要次數之積和運算爲可能。 於本例中，不需作成並列執行次數分之積和運算指令 之程式’或不需作成執行次數減1以判斷執行次數是否爲 零之程式，可實現碼長度之效率化，指令儲存之記憶體之 小規模化，處理之高速化等，且可以1個積和運算指令執 行所要次數之積和運算指令。又，本例中，執行積和運算 時不必每次取用（Fetch )積和運算指令。因此，可回避 因積和輸入資料之讀取與積分運算指令之取用之衝突所導 致積和運算指令執行之延遲，同時，可減少因不必之取用 產生之電力消費。 又，使積和運算之執行次數特定之積和運算指令之實 施形態有好幾種。例如，可於積和運算指令中包含：由多 數指令之中指定積和運算指令_的6位元操作碼，及由1 6 個汎用暫存器中指令暫存器R c的4位元操作子。如此則 可將指令長抑制在1 6位元以內，可實現碼長之效率化、 指令儲存記憶體之小規模化。 (控制電路之詳細） 圖6爲圖3之控制電路10 0 — 1、積和運算電路 110、 ALU108之詳細例之方塊圖。 本例之C P U係藉由流水線（pipeline )及載入儲存 (Load-Store )型架構，將幾乎所有指令以1週期執行。 全指令係以1 6位元固定長記述’本例之c p U處理指令 可實現極小目標碼（Object code )長度。 (請先閱讀背面之注意事項再填寫本頁) /V9- 本纸張尺度適用中國國家搮準（cns ) A4規格（2丨ox297公釐） -27 - A7 B7 401538 五、發明説明（25) 特別是，本例之C P U，爲有效記述、執行推疊指標 器（Stack-pqinter )之處理，具有推疊指標器專用之暫存 器，可解讀、執行以該推疊指標專用暫存器爲隱式操作子 之具物件碼的推疊指標器專用指令群之指令集。 圖6爲本例之C P U之電路構成之槪略說明圖。本 CPU100係包含有：汎用暫存器1〇1，儲存程式計 數器之PC102、處理器狀態暫存器（PSR) 103 ，包含推疊指標器專用之暫存器之S P 1 0 4的暫存器集 ’指令解碼器1 0 5，立即値（immediate )產生器 106，位址加算器107、ALU108，PC昇順器 1 0 9及各種內部匯流排、各種內部信號線等。 圖6中，I — A D D R _ B U S係指令位址匯流排、 I —DA TA_B U S係指令資料匯流排。使用此等匯流 排從指令記憶體150-1讀出積和運算指令等指令。又 ，D — A D D R _ B U S爲資料位址匯流排， D — DATA — B U S爲資料匯流排，使用此等匯流排從 資料記憶體15 0讀出第1、第2積和輸入資料MDA、 M D B等資料。即，本例中係採用所謂港灣架構之匯流排 構成。PA — BUS、PB — BUS、WW—BUS、

XA — BUS爲內部匯流排，AUX — BUS爲在控制電 路1 0 0 - 1與積和運算電路1 1 0之間進行資料處理之 匯流排。Γ A、D A分別爲從控制電路1 0 〇 — 1 ( CPU)向 I—ADDR_BUS、D_ADDR_ ' BU S輸出位址者。D I N爲將來自D — DATA {請先聞讀背面之注意事項再填寫本頁) V? 經浐部中央榀卑而只工消货合作乜印54 本纸張尺度適用中國國家捸準（CNS > A4规格（2丨0X297公釐） -28- 401538 A7 A7 B7 五、發明説明（26) BUS之資料輸入控制電路1 00 — 1者。DOUT爲將 來自控制電路1 0 2之資料輸出至D_DATA_BUS 者。 指令解碼器1 0 5，係接受來自I—DATA_ B U S輸入之指令之同時，輸出指令解析、執行必要之各 種控制信號。例如將響應於指令之各種指示，介由立即產 生器106供至控制電路100—1之各部。又，接j來 自中斷控制器1 6 2 (參照圖3 )之中斷時，將用於起動 中斷處理器之T RA P VECTOR輸出至D — ADDR _BUS之同時，令TRAP信號爲能動（=1 )俾將產 生中斷-事傳至積和運算電路1 1 0。又，接受積和運算 指令時，令m a c信號爲能動俾將發行積和運算指令一事 傳至積和運算電路1 1 0。 立即產生器1 0 6，係依指令所含立即値，來產生指 令執行時使用之32位元立即値資料，或產生各指令執行 時必要之0、 ±1、 ±2、 ±4之常數資料。PC昇順器 經浐部中戎"-卑而爻工消货合作衫印54 1 0 9，係於每一指令之執行時將P C 1 0 2之値進行加 1之處理。位址加算器1 0 7，係使用各暫存器儲存之資 訊或立即產生器1 0 6產生之立即資料進行加算處理，以 產生從記憶體1 5 0之讀出處理時必要之位址。 汎用暫存器士 0 1包含1 6個3 2位元之暫存器R0 〜R15。SP104，爲推叠指標器專用之32位元位 址，用於儲存指示推疊之先頭位址的推疊指標器。P S R (處理器狀態暫存器）103，爲儲存各種旗標之3 2位 -29- (請先閲讀背面之注意事項再填荇本頁) 本紙張尺度適州中國國家標準（CNS ) A4规格（210X297公釐） 401538 A7 B7 五、發明説明（27〇 元暫存器。 ALU 1 0 8，爲進行算術運算或邏輯運'算者，本例 中亦進行執行次數之減順處理。0檢測器1 3 3 ALU 1 〇 8之運算結果爲零時使ALU__Z e 爲能動（=1) »依此則可於PSR103設定 ’係當 r 〇設定 零旗標之 好浐部中决桮埤乃只工消费合作杉印$; 同時，執行次數爲零一事可傳至積和運算電路丨1 Q。s 流排多工器130，爲選擇PA — BUS、PB — bUs 、WW—BUS中之任一並使接於AUX — BUS者。匯 流排多工器1 3 0包含TEMPm暫存器1 3 1、 TEMPn暫存器132，當第1、第2積和輸入資料 MDA、MDB兩方均出現時將該等資料輸出至積和運算 電路1 1 0。 積和運算電路1 1 0，係包含狀態機器1 1 4。狀態、 機器 1 14 ’ 係依 ALU— ze ro' t rap, mac 等各種信號來控制積和運算電路110之狀態。 又，MAC狀態（MAC0〜MAC8) ’積和運算 電路1 1 0 (狀態機器1 1 4 )之狀態，係如以下各狀態 遷移。 ①ma c :當積和運算指令以指令解碼器1 〇 5接受 時成爲1 (能動）之信號。 0m a c_e n d :當積和運算指令之終了條件成立 時爲1之信號，具體而言，當ma c — z e r 〇或ma c _t r a p爲1時成爲1之信號。 ©mac z e r ο :當積和運算之執行次數爲零時 (請先閱讀背面之注意事項再填寫本頁) Γ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -30 · ^01538 at B7 五、發明説明（28) 成爲1之信號。此處，ma c 一 z e r 〇，當微電腦被重 置或MA C狀態成爲MA C 8或MA C 9時係成爲〇 °又 ，MAC狀態爲MAC3、MAC 5或MAC 7時當來自 零檢測器1 3 3之ALU_z e r 〇信號爲1時成爲1 ° ④ma c— t r a p :積和運算指令執行中產生中斷 時成爲1之信號。此處，mac_ trap ’當微電腦被 重置或MA C狀態成爲MA C 8或MA C 9時係成爲0 8 又，當MAC狀態爲MAC 5或MAC7 ’來自指令解碼 器1 05之t r a p信號爲1時成爲1。 當積和運算指令未被發行，ma c = 0時，MAC狀 態停止於MAC0。當ma c = l時移行至MAC1。由 MAC1至MAC2，由MAC2至MAC3則與時脈同 步無條件（U C T )移行。 好浐部中呔^^^h-TiA·货合作社印^ (讀先閱讀背面之注意事項再填寫本頁) "丨 於MAC 3，當ma c_e n d爲1時移行至 MAC9之同時，mac_end被重置爲〇。移行至 MAC9後，若ma c = l則回復至MAC1，若ma c =0則回復至MAC0。另一方面，ma c — e n d爲〇 時由MA C 3移行至MA C 4。 由MA C 4至MA C 5係與時脈同步無條件移行。此 時’執行次數減1，ma c_z e r 〇有可能成爲1。於 MAC 5判斷ma c_e n d是否爲1，若爲1則移行至 MAC8，由MAC8®復至MAC〇 或MAC1。另一 方面，ma c — e n d爲0時，由MAC 5移行至 M A C 6 。 本紙張尺度適用中圈囷家標準（CNS ) A4規格（2丨0X297公釐） -31 - 401538 A7 B7 五、發明説明（29) 由Μ1C 6至MA C 7係與時脈同步無條件移行。此 時，執行次數減1，ma c — z e r 〇有可能成爲1。於 MAC7，判斷mac_end是否爲1，若爲1則移行 至MAC8，0則回至MAC6。 例如，積和運算之執行次數設定爲0時，MAC狀態 首先變化爲 MA C CU. MAC1、MAC2、MAC3·。 之後，1113(：_611(1=1(1]13<：_261：〇 = 1)， 因此由MAC3變化爲MAC9、MACO (或MAC1 )〇 當執行次數設定爲1時，MAC狀態變化爲MACO 、MAC1、MAC2' MAC3、MAC4。之後，由 MAC4移行至MAC5時執行次數被減1，故mac— end = l。結果，MAC狀態由MAC4變化爲 MAC5、MAC8、MACO (或 MAC1)。 執行次數設爲2時，MA C狀態變化爲MAC 〇、 MAC1、MAC2、MAC3、MAC4、MAC5、 MAC6、MAC7、MAC8、MACO (或 MAC1 )。即，此情況下，由MAC4至MAC5，MAC6至 MA C 7之間，執行次數被減1而成爲零。又，執行次數 爲3以上時，由MAC6移行至MAC7並回復至 MA C 6之動作被重複進行直至執行次數爲零。 有中斷要求時，狀態前進至MA C 5或MA C 7始判 斷 mac _ trap=l 否（mac — e n d = 1 )，而 移行至M A C 8。 -32- (请先w讀背面之洼意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0X297公釐） 401538 A7 B7 五、發明説明（30) 脅 本例之狀態機器1 1 4之1個特徵爲，所要次數之積 和運算終了時（ma c — z e r 0 = 1)或有中斷要求時 (ma c_t r ap = l)依成爲能動之ma c_end 信號，使MA C狀態回復至初期狀態ma C 0或（ M A C 1 )。如此則JSJ利用所要次數之積和運算終了時所 用之狀態遷移’來實現有中斷要求時進行之狀態遷移。因 此’可實現狀態機器1 5 0之構成之簡單化。 如上述’本例中，暫存器Rl4、 R15之內容變化 爲中斷處理終了後之積和運算之繼續執行時使用之內容後 (F3、 F4、 F5、 F6) ，MAC狀態回復至初期狀 態M A C 〇 (或M A C 1 )。如此則於中斷處理終了後， 可依112h、 232h之位址上之積和輸入資料MDA 、MDB適當地繼續執行積和運算。 ‘ 又’本例中，積和運數之執行次數減1後（F7)， MAC狀態回至初期狀態。因此，於ri3儲存有減1後 之執行次數2 (F8、F9)，中斷處理終了後，可繼續 執行剩餘之2次積和運算。 因此，如上述，CPU110，可以1個積和運算指 令執行多次積和運算。因此，此微電腦可代替目前D S P 、畫像處理專用I C、聲音處理I C等所進行之處理，組 裝該微電腦之電子機器可實現彳i成本化、小型化。 〔實施形態2〕 圖7爲資料保存暫存器爲可分離之本發明之半導體積 -33- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國闽家標率（CNS ) A4规格（210Χ297公釐） 401538 A7 B7 五、發明説明（31 ) 體電路之方塊圖。又，主電路係與上述實施形態1爲同樣 構成，於圖7省略。 半導體積體電路2 0 0具有：未圖示之主電路，及第 1補助電路2 1 0，及和上述實施形態1同樣以計時爲目 的之輸入有補助時脈信號2 6 0的第2補助電路2 3 0， 及設於第1、第2補助電路210、 230間之作爲輸出 入裝置的介面電路2 2 0。亦即，本例中，上述實施形態 1之補助電路，係將第1補助電路2 1 0及第2補助電路 2 3 0以電氣分離狀態構成。 第1補助電路2 1 0，用於計數補助時脈信號2 6 0 之動作時間，形成將該計數値向動作控制電路2 3 2輸出 之資料保存暫存器2 1 2。 經濟部中央標準局負Μ消費合作社印製 第2補助電路2 3 0係包含：依與上述實施形態1相 同之補助時脈控制信號2 6 5，來停止，控制補助時脈信 號2 6 0之動作的動作控制電路2 3 2，產生補助時脈控 制脈信號2 6 5俾控制補助時脈信號2 6 0之停止、非停 止的控制信號產生電路2 3 4，依來自主電路之要求而設 定補助時脈信號2 6 0之停止時間的設定裝置，及其他電 路 2 3 6。 此處，動作控制電路2 3 2，當計數値達停止時間時 ，使控制信號產生電路2 3 4之補助時脈控制信號2 6 5 輸出，以停止補助時脈信號2 6 0。 又，於第2補助電路2_ 3 0內具有：藉由其他f路 2 3 6與動作控制電路2 3 2間之電連接而傳送之信號 -34- (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS ) Λ4規格（210X297公漦） 401538 A7 B7 五、發明説明（32 ) 2 6 8，及藉由控制信號產生電路2 3 4與動作控制電路 2 3 2間之電連接而傳送之信號2 6 7，及由控制信彍產 生電路2 3 4向動作控制電路2 3 2輸出之補助時脈控制 信號2 6 5。 又’具有：由第1補助電路2 1 〇之資料保持暫_ 2 1 2介由介面電路2 2 0向動作控制電路2 3 2輸出之 條件判斷信號2 6 3、2 6 4，及由動作控制電路2 3 2 介由介面電路2 2 0向資料保存暫存器2 1 2輸出之信號 261、 262，及由控制信號產生電路234介由介面 電路2 2 0向資料保存暫存器2 1 2輸出之信號2 6 6、 2 6 9。 再者，半導體積體電路200具有：供電於第1、第 2補助電路210、 230以進行各電路之動作之半導體 經濟部中央標隼局員工消費合作社印^ 積體電路之外部補助用電源電路2 5 0，及接於第2補助 電路2 3 0以控制補助用電源電路2 5 0的控制電路 2 4 0。控制信號產生電路2 3 4，係將控制電路2 4 0 控制用之控制信號2 7 0輸出於控制電路2 4 0。因此.， 該控制電路2 4 0具有停止對第2補助電路2 6 0之電位 供給之功能。 介面電路2 2 0，係於資料保存暫存器2 1 2與動作 控制電路2 3 2及控制信號產生電路2 3 4之間進行資料 輻MB入者，主要具調整第1補助電路2 1 0及第2補助電 路2 3 0間之各電壓之功能，例如較好具移位器等。另具 電壓介面電路。 -35- (請先閲讀背面之注意事項再填寫本頁) 本紙乐尺度適用中國國家標準（CNS ) A4規格（210X 297公砬） 401538 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（33 ) 又’第2補助電路2 3 0與未圖示之主電路之間亦設 有電壓調整之介面電^路，此點與上述實施形態1相同。本 例中，依控制信號產生電路2 3 4產生之補助時脈控制信 號2 6 5，及來自資料保存暫存器2 1 2之條件判斷信號 •2 6 3，2 6 4，動作控制電路2 3 2將停止補助時脈信 號2 6 0並產生一定位準電位之信號。因此，控制信號產 生電路234’係將保持資料介由信號266、 269寫 入資料保持暫存器2 1 2，並產生電位供給之控制信號 2 7 0，以停止由補助用電源電路2 5 0對第2補助電路 2 3 0之電位供給。此點，由補助用電源電路2 5 0對第 1補助電路2 1 0之電位供給繼續。此處，因形成第1補 助電路2 1 0、第2補助路2 3 0之各個第1導電型電晶 體爲電氣分離，故於第1、第2補助電路210、 230 各自獨自供給電源亦可。 因此，當補助時脈信號260之電路動作不必要時， Γ _ 本例之半導體積體電路，係自動停止補助時脈信號2 6 0 ，且可停止電位供給。又，可在不停止包含資料保存暫存 器之第1補助電路2 1 0之電源狀態下，僅停止第2補助 電路2 3 0。因此，即使資料保存暫存器2 1 2不以電源 停止時記憶資料不消失之特殊非揮發性R OM等構成時， 亦可防止記憶資料之消失。 因此，可保持必要之資料，且減低第2補助電路 2 3 0之消費電力。 又，亦可構成爲藉由補助用電源電路2 5 0之控制， 本纸張尺度適用中國國家標準（CNS ) A4規格（210'〆 297公_ 36 - ' (請先閲讀背面之注意事項再填寫本頁 、-0 經濟部中央標準局貝工消费合作社印製 A7 — B7 _ 五、發明説明（34 ) 停止對第2補助電路2 3 0之電源供給之同時，停止對第 1補助電路2 1 0之電源供給。此場合下，可抑制第1補 助電路210之消費電力。又，介面電路220，可由第 1、第2補助電路210、 230中任一方塊供電。本例 中，不設介面電路2 2 0亦能實現上述效果。 〔實施形態3〕 圖8爲，上述實施形態2中，第1補助電路與補助用 電源電路爲可分離之半導體積體電路之斷面圖。本例之半 導體基板3 0 1爲P +基板。 圖8中，第1補助電路與第2補助電路之間，爲切斷 電流，而表示將#分離之狀態，即，如實施形態2所示， 包含圖7之動作控制電路2 3 2、控制信號產生電路 234，及其他電路236之第2補助電路230，係分 別具有第1導電型電晶體，及與第1導電型爲相反導電性 之第2導電型電晶體。 又，包含資料保存暫存器2 1 2之第1補助電路 2 1 0，分別具有第1導電型電晶體及與第1導電型爲相 反導電性之第2導電型電晶體。 構成資料保存暫存器2 1 2之第1導電型電晶體，與 構成動作控制電路2 3 2、控制信號產生電路2 3 4、及 其他電路2 3 6之第1導電型電晶體係呈電氣分離。又， 構成資料保存暫存器2 1 2之第2導電型電晶體，與構成 動作控制電路2 3 2、控制信號產生電路2 3 4及其他電 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公t ) -37 - (請先閱讀背面之注意事項再填寫本頁) 訂 产丨. 401538 a? B7 五、發明説明（35 ) 路2 3 6之第2導電型電晶體係呈電氣分離。 藉由上述構成，資料保存暫存器2 1 2、動作控制電 路2 3 2、控制信號產生電路2 3 4、及其他電路2 3 6 可各自獨立供給電位。 本例中，如圖8所示，於基板3 0 1上形成有N井層 3 0 3、作爲電源分離領域之P井層3 0 2，及N井層 3 0 4° 於N井層303之領域內具有：場氧化膜305，及 介由該場氧化膜3 0 5之N+擴散層3 1 0 (基板接觸領域 )，及P+擴散層308(第1導電型電晶體領域）。 P井層3 0 2領域內形成有場氧化膜3 0 6。 N井層3 0 4領域內具有：場氧化膜3 0 7，及介由 該場氧化膜307之N+擴散層311(基板接觸領域）， 及P+擴散層309 (第1導電型電晶體領域）。 N井層303、 N+擴散層308構成第1補助電路 2 1 0之Nc h (第1導電型）電晶體之一部分。 另一方面，N井層304、N +擴散層309構成第.2 經濟部中央標隼局員工消费合作社印聚 (請先閱讀背面之注意事項再填寫本頁) 補助電路2 3 0之N c h (第1導電型）電晶體之一部分 〇 藉由上述構成，於N井層3 0 3與N井層3 0 4之間 設P井層302，使N井層303、304獨立，據以使 該P井層3 0 2成爲電源分離領域。 因此’各N井層303、 304中配置之電路之各第 1導電型電晶體可各自獨立供電，僅對圖7之第1補助電 本紙張尺度適用中國國家標準（CNS ) Λ4規枱（210X 297公荩） -38- 401538 A7 B7 五、發明説明（36) 路2 1 0供電，停止對動作不要之第2補助電路2 3 0之 供電，可減低動作不要之電路之消費電力。 如上述，於本實施形態中，在具有補助時脈信號之多 數信號的半導體積體_電路中，藉由第1補助電路及第2補 助電路之設置，於第2補助電路中補助時脈信號未使用時 ，可停止該補助時脈信號，以抑制消費電力。 經濟部中央標準局員工消費合作社印製 又，包含資料保存暫存器之第1補助電路，與包含動 作控制電路及控制信號產生電路的第2補助電路係呈電氣 分離，而且，使第1補助電路與補助用電源電路分離’當 補助時脈信號未使用時，可使資料保存暫存器保持資料之 同時，停止對動作不要之第2補助電路之電位供給’以抑 制消費電力。又，本例中，以於P基板上形成各層爲例作 說明，但N型半導體基板之場合亦同樣地，於2個P井層 之間形成N井層，以該N井層作爲電源分離領域亦可。更 詳細爲，以包含一方之P井層之領域形成作爲第1補助電 路之P c h (第2導電型）電晶體之一部分，以包含另一 方之P井層之領域形成作爲第2補助電路之Pch(第2 導電型）電晶體之一部分。 (實施形態4 ) 以下，以圖9說明使用上述半導體積體電路之電子機 器之實施形態。圖9爲上述半導體積體電路適用例如印表 機之一例之槪略方塊圖。

圖中，電子機器4 0 0之構成大略包含：使1 Ο Ο V -39- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210 X 297公楚） 401538 經 濟 部 中 央 標 準 % 員 工 消 費 合 作 社 印 製 A7 B7 五、 發明説明 (37 1 1 電 子 機 器 系 統 全 體 ruz. 動 作 之 例 如 1 0 0 V 系 之 電 源 4 0 2， 1 | 及 電 連 接 該 電 源 4 0 2 搭 載 包含有 上 述 半 導 體 積 體 電路 1 I 之 C P U 的 基 板 4 0 4 及 電 連 接 於 該 基 板 4 0 4 之控制 請 1 1 1 對 象 4 0 6 〇 先 .閲 讀 1 r 於 基 板 4 0 4 包含有 包含主 電 路 4 1 4 及補助 電路 背 之 1 r 4 1 2 之 C Ρ U 4 1 0 及 產 生 與 補助 電 路 4 1 2 相 關之 注 意 京 1 1 補 助 時 脈 信 號 的計時 用 水 晶 振 盪 器 ( X 1 t a 1 ) 4 2 0 ( 項 再 1 填 L 第 1 振 Μ 電 路 ) 及 產 生 與 電 路 4 1 4 相 關 之 系 統 主 時脈 寫 本 { 信 號 的 主 電 路用 水 晶 振 盪 器 ( X ，t a 1 ) 4 1 4 ( 第2振 頁 1 1 盪 電 路 ) 及供 電 於補助 電 路 4 1 2 的 補助 用 電 源 電 路 1 1 4 3 2 及供 電 於 主 電 路 4 1 4 的 主 電 源 電 路 之 基 板用電 1 I 源 4 3 0 ( 基 板用 電 源 ) 及 接 於 主 電 路 4 1 4 之掩 罩式 iT I R 〇 Μ 4 4 0 及 電 連 接 於 C Ρ U 4 1 0 使用 者使 電子 1 1 | 機 器 系 統 全 體 操 作 爲 0 N / 0 F F 的 主 開 關 4 5 0 及其 1 1 他 I C 等 〇 該 等 較 好 形 成於 同 — 基 板 0 1 1 控 制 對 象 4 6 0 例如印 表 機 之 列 印 頭 或 驅 動 用 之步 進 馬 達 等 0 1 I 又 於 掩 罩 式 R 〇 Μ 4 4 0 中 記 億 著 處 理 程 式 當電 1 1 1 源 投 入 時 可 從掩 罩 式 R 〇 Μ 4 4 0 向 主 電 路 4 1 4 讀 出計 1- 1 時 資 料 〇 ί 上 述 構 成 之 電 子 機 器 4 0 0 之 動 作如 下 〇 1 1 於 主 電 路 4 1 4 動 作 中 當 主 開 關 4 5 0 操 作 爲 1 I 0 F F 時 主 電 路 4 1 4 設 定 退 避 狀 態 使 基 板用 電 源 1 4 3 0 爲 〇 F F 0 基 板 4 0 4 之 退 避 處 理 終 了 時 由 基板 1 1 1 本紙張尺度適用中國國家標準（CNS〉A4規格（210X 297公t ) 40- 401538 A7 B7

經濟部中央標準局員工消費合作社印製 五、 — 發明説明（38 ) I I 4 0 4 向 電源4 0 2 輸 出 電 源 停止許 可信 號 f 電 源 4 0 2 I I 設 爲 0 F F。 I I 在 基 板用電 源 4 3 0 爲 F F 之 刖' 藉 由 水 晶 振 0/K m 器 —·—. 請 I I I 4 2 0 使補助時 脈 信 號 之 動 作 ，使 補 助電 路 4 I 2 動 作 〇 閱 讀 I I 於補助 電 路4 I 2 9 開 始計時以計 測 特定 期 間 例如 I 星 期 背 面 之 I ί 〇 又 於 退避處 理 f 進 行 將 所 要期 間 後之 停止 期 間 相 關 之 京 I | 計時 資 料例如I 星 期 等 資 料 寫 入掩 罩 式R 〇 Μ 4 4 0 之 處 項 再 I 填 I 理 0 計 測 期間中 當 主 電 源 電 路未設 爲 ON 時 > 在 經 過 I 星 寫 本 L I 期 之 時 點 ，停止補助 時 脈 信 號 〇 頁 I I 接 著 ，再度 藉 由 主 開 關 4 5 0 之 ON 操 作 » 使 電 源 I I 4 0 2 爲 ON， 使 基 板用 電 源 4 3 0 成爲 0 Ν 9 讀 出計數 I | 値 ά 確 認 補助時 脈 信 號 是 否停止I 星 期以 上 即 進 行 電 訂 I 源 投 入 重 置，以 讀 取 掩 罩 式 R 0 Μ 內 之計 時 資 料 〇 I I 爲 判 斷是否 I 星 期 以 上 基 板用 電 源未 設 爲 〇 N 於 該 I I 電 源 投 入 時爲判斷消 除 動 作 是 否必 要 ，而 將補助 電 路 I I 4 I 2 內 之計數 値 與 該 內 容 値 作比 較 ，以 判 斷 是 否 進 行消 户 Ϊ 除 動 作 0 未設定 爲 〇 N 時 9 進 行消 除 動作 〇 如 上 述 電 子 I I 機 器 4 0 0之印 表 機 特定時 間以 上 未使 用 時 油 墨 有 可 I I 能 滯 塞 > 故於基 板 用 電 源 4 3 0再度 ON 時 > 強 制 進 行消 I· I 除 動 作 0 L I 又 ) 補助時 脈 信 號 係於 消除 之 一定 期 間 使 動 作 » 之 I I 後 停止 0 因此， I 星 期 以 內 基 板用 電 源4 3 0 成 爲 〇 N 時 不 進 行 消除動 作 〇 I I 如 上 述’主 電 路 之 系 統 主 時脈 信 號停止 t 補助 電 路之 I I I 準 標 家 國 國 中 用_ 適 度 尺 ft 紙 本

Ns 磐 ¾. 公 41 A7 A7 經濟部中央標準局員工消費合作社印氧 B7 五、發明説明（39 ) 補助時脈信號亦可於所要期間停止，故和習知比較，可大 幅削減電路內之消費電力。 _ (實施形態5 ) \ 接著，以圖1 0及圖11說明使用上述電路之電子機 器之實施形態。 包含微電腦之電子機器之相關實例。上述半導體積體 電路，及形成對半導體積體電路之主電路之供給電壓的第 1電源電路，及形成對半導體積體電路之補助電路之供給 電壓的第2電源電路，係形成於同_基板上。 圖1 0爲電子機器之一之印表機之內部方塊圖。圖 1 1爲外觀圖。此印表機中，依據來自操作面板6 2 0之 操作資訊，來自碼記憶體6 3 0及字型記憶體之文字資訊 ，以位元對映記憶體6 5 0爲作業領域，產生印刷畫像， 使用印刷輸出部6 6 0輸出。又，使用面板6 7 0以顯示 印表機之狀態或模式並傳給使用者。微電腦5 0 0，係使 用實施例1〜6說明之積和運算功能，進行直線、圓弧之 描畫、畫像之擴大、縮小等之處理。 又，本發明之微電腦適用之電子機器，除上述以外， 例如可適用具備攜帶電話、PHS、呼叫器、音響機器、 電子記事本、電子計算機、P〇S終端機、觸控面板之裝 置。投影機、文書處理機、個人電腦、電視機、觀景器型 或監控直視型錄放影機等。 又，以上係依實施例說明本發明之裝置及方法，但本 (請先閲讀背面之注意事項再填离本頁) i.L_ 訂 ^I' 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） -42- 401538 A7 B7 經濟部中央標準局一貝工消費合作社印製 五、發明説明（40 ) 發明並非限龙於該等實施例，在不脫離本發明主旨及範圍 下可作種種變更。例如，依1個補助時脈信號使補助電路 動作，或依多·數之補助時脈信號使補助電路動作之構成亦 可。此場合下，振盪器爲1個，分頻器爲多數亦可，振盪 器形成多數亦可。 又，依1個系統主時脈信號使主電路動作，或依多數 之系統主時脈信號使主電路動作之構成均可。又，補助電 路1個，主電路1個之構成，或補助電路多數個、主電路 1個，或主電路1個、補助電路多數個，或補助電路多數 個、主電路多數個之任一構成均可。而且各方塊各大多數 信號動作亦可。 又，補助用電源電路，與補助電路之停止之同時，對 補助用電源輸出電源停止許可信號之構成亦可。 又，例如於上述實施形態，係以本發明適用R I S C 型C PU爲例作說明，但亦可廣泛適用其以外之C PU， 例如C I S C型C P U。 〔圖面之簡單說明〕 .圖1 :本發明之半導體積體電路之實施形態之一例之 方塊圖。 圖2:圖1之半導體積體電路之補助方塊之詳細方塊 圖。 圖3 ··圖1之半導體積體電路之主電路之詳細方塊圖 (請先閱讀背* • --HI I. i - > ^^1 I ί_ΚΛ^ _'&事項再填寫本頁) -s° 6n . 本紙張尺度適用中國國家標準（CNS ) A4現格（210X297公釐） -43- 經濟部中央標準局員工消費合作社印策 401538 A7 _____B7 五、發明説明（41 ) 圖4 :圖1之半導體積體電路之槪略動作之流程圖。 圖5 :圖1之半導體積體電路之主電路與補助電路之 動作時序之時序流程圖。 圖6 :圖1之半導體積體電路之主電路之CPU之詳 細功能方塊圖。 圖7 :本發明之半導體積體電路之另一實施形態之一 例之方塊圖。 圖8:本發明之半導體積體電路之另一實施形態之一 例之斷面圖。 圖9 :使用本發明之半導體積體電路之裝置之實施形 態之一例之全體構成之方塊圖。 圖1 0 :包含本發明之半導體積體電路之電子機器之 內部方塊圖之例。 圖1 1 :圖1 0之電子機器之一例之外觀斜視圖。 圖1 2 :具有習知補助用時脈信號之半導體電路之半 導體積體電路之全體方塊圖。 〔符號說明〕 1,200 半導體積體電路 2,750 主電源電路 3、2 5 0、7 4 0 補助用電源電路 10 主電路 12 第1控制電路 14 第2控制電路 -----^-----L------訂------1 - r . I (請先閱讀背 私事項再填寫本頁) 、 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公荩） -44 - 五、發明説明（42 ) A7 B7 經濟部中央標準局員工消費合作社印製 2 0 7 6 0 系 統 主時脈 信 號 2 2 第 1 控制 信 號 2 4 停 止 信 號 3 0 、 2 2 0 、 7 2 0 介 面 電 路 4 0 4 2 、 4 4 、 4 6、2 6 1 、 2 6 2,263 6 4 、 2 6 6 2 6 9 異 電 源 間 介 面 信號 5 0 、 2 3 0 補 助 電路 5 1 停止 裝 置 5 2 2 1 2 資 料保存暫 存 器 6 0 、 2 3 2 動 作 控制電 路 7 0 2 3 4 控 制 信產生 電 路 8 0 2 3 6 其他 電路 9 2 ' 2 6 0 > 7 7 0 補 助 時 脈 信 號 9 4 條 件判 斷 信 號 9 5 補 助 時 脈 控制 信號 2 1 0 第 1 補 助 電 路 2 3 0 第 2 補 助 電 路 2 4 0 電 源 供 給 控 制電路 3 0 1 P 型 半 導 體 基板 3 0 2 P 井 層 3 0 3 、 3 0 4 N 井層 3 0 5 、 3 0 6 > 3 0 7 場 氧 化 膜 3 0 8 、 3 0 9 N +擴散層 3 1 0 、 3 1 1 P +擴散層 (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公笕） -45- 經濟部中央標準局員工消費合作社印製 401538 A7 B7 五、發明説明（43 ) 312 電源分離領域 .訂 -- - - (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公釐） -46 -

Claims (1)

1. 401538 A8 B8 C8 D8 經濟部中央標隼局員工消費合作枉印装 六、申請專利範圍 1 . 一種半導體積體電路，係具有： 依至少1個第1時脈信號動作的至少1個第1半導體 電路；及 依至少與上述第1時脈信號爲獨立之至少1個第2時 脈信號’及來自上述第1半導體電路之要求而動作，且用 於補助上述第1半導體電路的至少1個第2半導體電路； 上述第2半導體電路係具有使上述第2時脈信號停止 之停止裝置。 2 ·如申請專利範圍第1項之半導體積體電路，其中 上述停止裝置係具有：控制信號產生裝置用以產生至 少1個時脈控制信號俾控制上述第2時脈信號之停止，非 停止，及動作控制裝置，俾依上述時脈控制信號來停止， 控制上述第2時脈信號之動作。 3 .如申請專利範圍第2項之半導體積體電路，其中 上述停止裝置具有：設定裝置，俾依上述第1半導體 電路之要求，來設定第2時脈信號之停止時間；及計數裝 置，俾對上述第2時脈信號之動作時間計數，並將該計數 値輸出至上述動作控制裝置。 上述動作控制裝置，當上述計數値來到上述停止時間 時，將上述控制信號產生裝置之時脈控制信號輸出，俾使 上述第2時脈信號停止。 4 .如申請專利範圍第3項之半導體積體電路，其中 上述動作控制裝置、計數裝置、及控制信號產生裝置 ，係分別具有第1導電型電晶體，及具與上述第1導電型 本紙伕尺度逍用中國國家揉準（CNS ) A4規格（210X：297公釐） -47- (請先聞讀背面之注$項再填寫本頁) -訂 401538 A8 B8 C8 D8 六、申請專利範圍 爲相反導電性之第2導電型電晶體： 上述計數裝置之第1導電型電晶體，係與上述動作控 制裝置及控制信號產生裝置之第1導電型電晶體形成爲電 氣分離，而且，上述計數裝置之第2導電型電晶體，係與 上述動作控制裝置及控制信號產生裝置之第2導電型電晶 體形成爲電連接。 5 .如申請專利範圍第3項之半導體積體電路，其中 上述設定裝置係具有： 記憶上述第2時脈信號之停止時間的記憶裝置；及 依來自上述第1半導體電路之要求，至少將上述停止 時間寫入上述記憶裝置的資料寫入裝置。 6 .如申請專利範圍第3項之半導體積體電路，其中 上述第2半導體電路係具有：對該第2半導體電路供 給電位的電瘤電路，及控制上述電源電路的控制電路； 上述控制信號產生裝置，係對上述控制電路輸出控制 信號以控制該控制電路。 7 .如申請專利範圍第6項之半導體積體電路，其中 上述第2半導體電路之計數裝置、動作控制裝置及控 制信號產生裝置，係分別以上述電源電路作爲供給源而動 作。 8 .如申請專利範圍第7項之半導體積體電路，其中 上述第2半導體電路爲時間計測電路。 9 .如申請專利範圍第1項之半導體積體電路，其中 另具有，於上述第2半導體電路與第1半導體電路之 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） --r--r------^-- (請先閲讀背面之注意事項再填寫本頁) -訂 線 經濟部中央樣隼局貝工消費合作彺印裝 -48- A8 B8 C8 D8 101538 六、申請專利範圍 間進行資料輸出入的輸出入裝置。 1 0 .如申請專利範圍第3項之半導體積體電路，其 (請先閲讀背面之注意事項再填寫本頁) 中 上述第2半導體電路係另具有’於上述資料保持裝置 ，動作控制裝置及控制信號產生裝置之間進行資料輸出入 的輸出入裝置。 1 1 .如申請專利範圍第1項之半導體積體電路，其 中 上述第1半導體電路係具有： 供給電位至該第1半導體電路的主電源電路；及 輸出電源停止信號俾依上述第1時脈信號來停止上述 主電源電路，以控制該主電源電路的主電源控制電路。 1 2 . —種半導體電路，其特徵爲將 申請專利範圍第1項之半導體積體電路；及 用於形成對上述半導體積體電路之第1半導體電路之 供給電壓的第1電源電路；及 用於形成對上述半導體積體電路之第2半導體電路之 供給電壓的第2電源電路形成於同一基板上。 經濟部中夬婊隼局員工消費合阼；千11 1 3 . —種半導體裝置，其特徵爲將 申請專利範圍第1項之半導體積體電路；及 用於產生上述第1時脈信號的第1振盪電路：及 用於產生上述第2時脈信號的第2振盪電路形成於同 一基板上之同時，具有對上述基板上之各電路供給電力的 基板用電源。 本紙張尺度適用中國國家揲準（CNS ) A4規格（210X297公釐） _ 49 - A8 B8 C8 D8 六、申請專利範圍 1 4 · 一種電子機器，係包含申請專利範圍第1 2項 之半導體裝置。 1 5 · —種電子機器，係包含申請專利範圍第1 3項 之半導體裝置。 --r--,------裝-- (請先閲讀背面之注意事項再填寫本頁) • -、1T 錄· 經濟部中央標準局員工消費合作社印裝 -50- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）