TW395088B - Input-circuit for an integrated circuit - Google Patents

Input-circuit for an integrated circuit Download PDF

Info

Publication number
TW395088B
TW395088B TW087106231A TW87106231A TW395088B TW 395088 B TW395088 B TW 395088B TW 087106231 A TW087106231 A TW 087106231A TW 87106231 A TW87106231 A TW 87106231A TW 395088 B TW395088 B TW 395088B
Authority
TW
Taiwan
Prior art keywords
transistor
input
circuit
differential amplifier
channel type
Prior art date
Application number
TW087106231A
Other languages
English (en)
Inventor
Martin Buck
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW395088B publication Critical patent/TW395088B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Description

A7 B7 經消部t.央標準局ρ,τ-消费合竹社印來 五、發明説明( / ) 1 1 本 發 明 係 關 於 積 體 電 路 用之輸 入 電 路 〇 1 用 於 黻 位 信 號 (其具有二個位準)之積體電 路 的 輸 入 電 1 1 路 通 常 是 由 反 相 器 所 製 成 ,其中 數 位 信 號之 二 涸 位 準 之 /»— 請 1 先 大 小 是 在 輪 入 電 路 之 二 個 供應電 位 值 附 近0 此 種 輸 入 信 閱. 讀 1 1 號 (W下稱為” 標 準 -數位信號”)例如是在所謂TTL -邏輯 背 1 之, 1 或 L V T T L - 理 輯 (低電壓TTL)中產生的< 3 注 意 事 反 之 9 具 有 二 個 位 準 (其相對於參考位準分別具有正 項 再 1 I 差 值 或 負 差 值 )之輸入信號是傳送至其它積體電路中 5 填 寫 本 1 A I 就 此 種 輸 入 信 號 (以下稱為”差動 信 號 ”)而言 可 使 用 差 頁 V, 1 I 動 放 大 器 作 為 輸 入 電 路 t 參考位 準 須 傳 送至 差 動 放 大 器 1 1 以 作 為 比 較 值 » 而 輸 入 信 號則腌 加 至 差 動放 大 器 之 輸 入 1 1 端 〇 此 種 差 動 信 號 例 如 可 用在所諝S S T L -通輯中( 就 SSTL- 1 訂 邏 輯 而 言 9 參 考 位 準 之 典 型值 是 1 . 4V ,負位準是1 .44V J -0 .3 V , 正位準是1 .4V + 0 . 3V 〇 1 1 本 發 明 之 S 的 是 提 供 一 種輸入 電 路 9 其可 用 在 多 個 領 1 I 域 中 〇 1 1 % 1 此 巨 的 是 藉 由 請 專 利 範圍第 1 項 之 輸人 電 路 來 達 成 〇 本 發 明 之 其 它 形 式 和 構 造則敘 述 在 甲 請專 利 範 圍 各 附 1 I m 項 中 〇 Ί 本 發 明 之 輸 入 電 路 具 有 反相器 Μ 及 差 動放 大 器 9 其 分 Λ 別 在 輸 入 側 與 輸 入 電 路 之 輸入端 相 連 且 在輸 出 側 與 輸 出 1 端 相 連 0 此 種 輸 人 電 路 具 有二個 操 作 模 式, 其 中 在 第 一 操 作 模 式 中 依 據 驅 動 信 號 來驅動 差 動 放 大器 Μ 及 使 反 相 1 I 器 去 (d e-)驅動, 且在第二操作模式中差動放大器被去 -3 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公浚) A7 B7 經泸部中央標準局妇-x消費合作社印挈 五、發明説明 ( ) 1 1 (C e - )驅動以及使反相器受到驅動 。在第- -操作模式中 1 亦 只 有 差 動 放 大 器 是 有 作 用 的 » 且 在 第 二 操 作 模 式 中 只 1 1 有 反 相 器 有 作 用 0 因 此 在 第 —- 操 作 模 式 中 差 動 信 號 (例 請 1 先 1 如 具 有 SSTL -位準者) 可 施 加 於 輪 入 電 路 之 輸 入 端 9 在 第 閱- 讀 1 I 二 操 作 模 式 中 標 準 -數位信號 例 如 具 有 TTL- 位 準 者 )施 背 ιέ 之- I 加 於 輪 入 端 〇 注 意 1 事 本 發 明 之 其 它 方 式 是 1 可 傳 送 至 差 動 放 大 器 之 參 考 信 項 再 1 I 號 在 此 二 種 操 作 模 式 中 具 有 不 同 之 位 準 且 驅 動 信 號 是 由 填 寫 本 1 1 參 考 信 號 所 導 出 〇 於 是 在 簡 單 之 情 況 中 驅 動 信 號 例 如 是 頁 、- 1 I 和 參 考 信 號 相 同 〇 但 亦 有 下 述 可 能 性 即 驅 動 信 號 和 1 1 參 考 信 號 成 反 相 或 由 參 考 信 號 藉 由 放 大 作 用 而 產 生 較 高 1 1 位 準 之 驅 動 信 Dk^ 5Ε 〇 由 參 考 信 號 導 出 此 種 驅 動 信 號 所 具 有 1 訂 之 優 點 是 此 二 個 信 號 中 只 有 —- 個 必 須 傳 送 至 輸 人 電 路 1 〇 例 如 在 SSTL -邏輯中通常之設計方式是, 所需之參考 1 1 信 號 是 位 於 外 部 (即, 不在晶片上( off- c h ip )) Μ 供 使 用 1 1 • 瑄 樣 能 Κ 較 簡 單 之 方 式 來 改 變 參 考 信 號 之 位 準 Ο 1 1 % 1 本 發 明 Μ 下 將 依 據 1ST 國 式 作 詳 细 說 明 0 圖 式 簡 單 說 明 如 下 : 1 I 第 1 圖 本 發 明 之 實 m 例 0 Ί 第 2 圖 由 參 考 信 m 產 生 驅 動 信 號 所 用 之 電 路 〇 - I \ 第 3 圖 在 輪 人 電 路 之 二 個 操 作 模 式 之 間 切 換 之 示 於 第 1 I 2 ren 關 中 之 信 號 之 信 號 - 時 間 關 係 圖 0 1 1 第 1 圖 顯 示 一 個 差 動 放 大 器 D , 其 具 有 二 個 P- 通 道 -電 1 I 晶 體 P 1 ,P 2以及二個η -通道- 電 4- 晶 體 Η 1 ,Ν2 ° 第- -η _通道 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2丨0X297公釐) 經消部中央標準局κ-τ消费合竹社印聚 A7 B7 五、發明説明($ ) 電晶體Nl之閘極是差動放大器之輸入端,其是和輸入電 路之輸入端IN相連。第二η -通道-電晶體N2之閘極是和 參考信號VREF相連,參考信號VREF是由外部傳送至輸入 電路。 另外遇有一個第三η -通道-電晶體Ν3,其閘極可施加 一個起始信號或致能-信號ΕΝ,信號ΕΝ是用來驅動或去 (de-)驅動整個輸入電路。雖然在上述位置設置此種第 三η -通道-電晶體N3可簡單且可靠地去驅動及驅動整個 輸入電路,但這在本發明之其它實施形式中可省略或藉 由在其它位置上所設置之致能-電路組件來取代。 此外,第1圖中所示之輸入電路具有一jilC Μ 0 S -反相器 形式之反相器I,其是由第三Ρ-通道-電晶體Ρ3和差動故 大器D之第一 η -通道-電晶體Ν1所構成。此二個電晶體Ρ3 ,Ν1之閘極同樣是與輸入電路之輸人端IN相連接且形成 反相器I之輪入。 差動放大器D之輸出端K1和反相器I之輸入端K2是和 輸人電路之輸出端OUT相連接。就輸入電路之輸入端IN 和輸出端OUT而言差動放大器D反相器I是並聯的。另 一反相器IHV是連接於輸出端OUT之後,其可對輸出端OUT 上之信號產生放大作用,在本發明之其它實施例中反相 器T H V亦可省略。 此外,第1匾中之輸入電咯具有一個驅動信號AKT,藉 由此一驅動信號AKT,則在此一輸人電路之第一操作模式 中可驅動差動放大器D且使反相器I去驅動,K及在第 -5- 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公;i ) -----— ^---/------訂 ------嚷 ,0 (請先閱讀背面之注意事項再填寫本頁) 經消部中央標if局β工消费合竹.社印來 A7 B7 五、發明説明(4 ) 二操作模式中使差動放大器D去驅動且可驅動反相器I。 為了使反枏器I驅動或去驅動,反相器I在第二供應電 位VDD和P-通道-電晶體P3之間具有一個第四P-通道-電 晶髑P4,其閘極是和驅動信號AKT相連接。差動放大器D 之驅動和去驅動(其和反相器I之驅動及去驅動在時間 上剛好相反)是藉由第五P -通道-電晶體P 5來進行,電晶 照P5之電流導通路徑是和第二P-通道-電晶體P2者互相 平行的。第五P-通道-電晶體P5之閘極亦和驅動信號AKT 相連。 第2圖顯示一種電路,驅動信號AKT在此電路中藉由 二個串聯之反相器INV而由參考信號VERF導出。若不用 反相器,刖所需之放大作用亦可K其它方式達成,例如 .可藉由差動放大器達成。 第3圖顯示第2圖之電路中參考信號VREF和驅動信號 A K T之信號-時間關係圖。在時間和\之間輸入電路是 在第二操作模式中。由外部來之參考信號VREF是在接地 雷位,瑄是因為它在第二操作模式中是不需要的。因此 .由參考信號VREF藉由放大作用所得到之驅動信號AKT 亦具有接地電位。由於參考信號V R E F之接地電位,則差 動放大器D之第二η -通道-電晶體N2被截止(off)。因此 .昍使致能-電晶體N 3由於致能-信號E N而導通時,在 第二操作模式中仍沒有電流流經電晶體H 2。由於第二操 作椹式中之驅動信號AKT亦具有接地電位,第五P -通道-電晶體P5於是可導通且因此横跨於差動放大器D之第二 -6 - 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) --:--Id---上------訂------嚷 (請先閱讀背面之注意事項再填寫本頁) 經消部中央#枣而π-χ消費合作社印於 A7 B7 五、發明説明(r ) P -通道-電晶體P2。第二操作模式中之第二供應電位VDD 因此亦胞加於第一 P-通道-電晶體P1之閘極,因此可確保 電晶體P1成截止(off)狀態。因此不會有電流由第二供應 電位VDD經由第一 P-通道-電晶體P1流至輸入電路之輸出 端 0 11 T。 在第二操作椹式中之驅動信號AKT之接地電位同時可 使差動放大器D如上所述般被去(de-)驅動,此時第四 P-通道-電晶體P4導通。由第三P-通道-電晶體P3和第一 η-通道-電晶體N1所構成之反相器I因此被驅動且當差 動放大器D被去驅動時,反相器I準備接收輸入電路輸 入端IN上之具有TTL-位準之輸入信號。 第3鼷顯示在輸人電路之第一操作模式期間於時間h 和1:2之間驅動信號MT和參考信號VREF之位準。對由差 動放大器D所進行之有意義之比較而言,由外部而來之 參考信號VREF必須小於第二供應電壓VDD且大於第二n-通道-電晶體N2之導通電壓。在本案之情況中,電晶體N2 之高-位準大約是VDD之一半。藉由第2圖之放大作用, 顒動信號AKT具有高度為VDD之高-位準。因此不但第四P-爾洧-電晶體P4被截止,此時反相器I被去驅動,而且第 五P -通道-電晶體P 5亦被截止,使在第一操作模式中之差 動故大器D之第二P -通道-電晶體P2不會被旁路(by-passed ) 。 差動 放大器 D 在第一 操作模 式中受 到驅動 且準備 接收輸人電路之輸人端IN上之差動信號。 在第3圖中之時間、之後所表示的是信號由第一操作 2 -7 - 本紙張尺度適用中國國家標隼(CNS ) Λ4規格(210X297公釐)
880Q6S (請先閱讀背面之注意事項再填寫本頁) 訂 A7 B7 五、發明説明(t ) 樽式重新轉換至第二操作模式時之信號-時間闞係圖。 第1圖之輸人電路所具有之優點是:藉由差動放大器 D (在第一操作模式中)或反相器1(在第二操作棋式中) 而共同使用第一 η -通道-電晶體N 1 ,則只箱較少之電路 組件郎可製成此種輸入電路。為了使差動放大器D和 反相器I於顆動/去驅動之間切換,只需二個Ρ -通道-電晶體Ρ4,Ρ5Μ及數位式驅動信號ΑΚΤ。於是可確保:當 輪入端ΤΝ所對應之輸入信號之位準分別在供應電位VDD 或接地電位附近時,刖在第二操作模式中不會有靜態之 漏鬣流流動。於是可確保此二個電晶體Ρ3; Nl(其構成 反相器I)中之一可斷開(open)且在電晶體Ρ3,Ν1具有適 當之大小(Dimension)時可同時使另一電晶體Ν1;Ρ3完全 截止。 -----1.— II--装------訂—-----浪 (請先閱讀背面之注意事項再填寫本頁) 經满部中央標準而只工消贽合作社印 -8- 本紙張尺度適用中國國家標隼(CNS ) Λ4規格(210X 297公趁〉 880^68 A7 B7五、發明説明(7 ) 明 說 考 參 號 符 器 大 放 動 差
至 . F E 1 R P V 號 fi 考-參能 :致 —道 道 通 通-¾號 n-p 信 捿 晶 電 獲 Men 晶 電 器 相 反 端 入 輸 端 出 輸號位 ^ 信電 2 動應 K,驅供 (請先閱讀背面之注意事項再填寫本頁) • 士衣—--- 訂 泉 經消部中央標準局只-τ-消费合作社印聚 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) 880^62

Claims (1)

  1. ABCD (87年7月修正) 申請專利範圍 一稲輸人雷路,具有輸人端(m和輸出端(out),其 特微為: -具有一個反相器(I)和一個差動放大器(D),它們分 別在輸人側阁輸人端(IN)相連接以及在輸出側與輸人 甭路之輪出端(0[丨T )相連接, -具有二種操作模式,其中由驅動信號(A K T )在第一 操作模式中使差動放大器(D)受到驅動且使反相器(I) 去顆動,Μ及在第二操作模式中使差動放大器(D )去 顒動目.使反相器(I)受到驅動。 如申請專利範圍第1項之輸人電路,其中 -差動放大器(D)在第一串聯電路中於二個供懕電位 (接地雷位,VDD)之間至少具有一個第一通道型式之 第一電晶體(PI) Μ及一個第二通道型式之第一電晶體 (N1)R在第二串聯電路中至少具有一個第一通道型式 之第二電晶體(P2)M及一個第二通道丑式之第二電晶 體(H2),其中 -第一通道型式(P1,P2)±二個電晶體之閘極互相連 接. -第一通滔型式之第二電晶體(P 2 )之閘極和汲極互相 捭接. -第二通濟型式之第一電晶體(H1 )之閘極是差動放大 器(I))之輸人端, -m二绳道型式之第二電晶體(h 2)之閘極是與參考信 號端點(V R E P )相連接, 10- 本紙ift尺度適用中國國家標準(CNS ) Λ4規格(2 m X 297公康) (請先閱讀背面之注意事項再填寫本頁) Θ所提之 :容是否准予修正0 經濟部中央標準局員工消f合作社印製 ABCD (87年7月修正) 申請專利範圍 一稲輸人雷路,具有輸人端(m和輸出端(out),其 特微為: -具有一個反相器(I)和一個差動放大器(D),它們分 別在輸人側阁輸人端(IN)相連接以及在輸出側與輸人 甭路之輪出端(0[丨T )相連接, -具有二種操作模式,其中由驅動信號(A K T )在第一 操作模式中使差動放大器(D)受到驅動且使反相器(I) 去顆動,Μ及在第二操作模式中使差動放大器(D )去 顒動目.使反相器(I)受到驅動。 如申請專利範圍第1項之輸人電路,其中 -差動放大器(D)在第一串聯電路中於二個供懕電位 (接地雷位,VDD)之間至少具有一個第一通道型式之 第一電晶體(PI) Μ及一個第二通道型式之第一電晶體 (N1)R在第二串聯電路中至少具有一個第一通道型式 之第二電晶體(P2)M及一個第二通道丑式之第二電晶 體(H2),其中 -第一通道型式(P1,P2)±二個電晶體之閘極互相連 接. -第一通滔型式之第二電晶體(P 2 )之閘極和汲極互相 捭接. -第二通濟型式之第一電晶體(H1 )之閘極是差動放大 器(I))之輸人端, -m二绳道型式之第二電晶體(h 2)之閘極是與參考信 號端點(V R E P )相連接, 10- 本紙ift尺度適用中國國家標準(CNS ) Λ4規格(2 m X 297公康) (請先閱讀背面之注意事項再填寫本頁) Θ所提之 :容是否准予修正0 經濟部中央標準局員工消f合作社印製 經濟部令央標準局員工消费合作社印製 年7月上7 a修正Β8 D8 六、申請專利範圍 -介於第一通道型式之第一電晶體(Ρ1)以及第二通道 型式之第一電晶體(Ν1)之間的電路節點(Κ1)是差動放 大器(D)之輸出端, -在此二個供應電位(接地電位,VDD)之間的反相器(I) 具有一値由至少一第一通道型式之第三電晶匾(Ρ3)以 及一第二通道型式之第一電晶體(Ν1)所構成之串聯電 路,其中 -介於此二個電晶醱(Ρ3,Ν1)之間的電路節點(Κ2)是反 相器(I )之輪出端, 、-此二傾電晶體(Ρ3,Ν1)之閘極形成反相器(I)之輪入 端〇 3. 如申請專利範圍第2項之輸入電路,其中差動放大器 (D)之第一和第二串聯電路經由共同之第一開關元件 (Ν3)而與第一供應電位(接地)相連,開關元件(Ν3)有 一值控制輪入端,此控制輪入端是與輸入電路之致能 信號(ΕΝ)相連》 4. 如申請專利範圍第2或第3項之輪入電路,其中第一 通道型式之第三電晶體(Ρ3)經由第二開關元件(Ρ4)而 與第一供應電位(VDD)相連,開關元件(Ρ4)有一控制 輪入端,控制輪入端是與驅動信號(ΑΚΤ)相連。 5. 如申請專利範圍第4項之输入電路,其中第二開關元 件(Ρ4)是第一通道型式之第四電晶體。 6. 如申請專利範圍第2項之輪入電路,其中第一通道型 式之第二電晶體(Ρ2)以其電流導通路徑配置成平行於 -1 1 - 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) -訂 經濟部令央標準局員工消费合作社印製 年7月上7 a修正Β8 D8 六、申請專利範圍 -介於第一通道型式之第一電晶體(Ρ1)以及第二通道 型式之第一電晶體(Ν1)之間的電路節點(Κ1)是差動放 大器(D)之輸出端, -在此二個供應電位(接地電位,VDD)之間的反相器(I) 具有一値由至少一第一通道型式之第三電晶匾(Ρ3)以 及一第二通道型式之第一電晶體(Ν1)所構成之串聯電 路,其中 -介於此二個電晶醱(Ρ3,Ν1)之間的電路節點(Κ2)是反 相器(I )之輪出端, 、-此二傾電晶體(Ρ3,Ν1)之閘極形成反相器(I)之輪入 端〇 3. 如申請專利範圍第2項之輸入電路,其中差動放大器 (D)之第一和第二串聯電路經由共同之第一開關元件 (Ν3)而與第一供應電位(接地)相連,開關元件(Ν3)有 一值控制輪入端,此控制輪入端是與輸入電路之致能 信號(ΕΝ)相連》 4. 如申請專利範圍第2或第3項之輪入電路,其中第一 通道型式之第三電晶體(Ρ3)經由第二開關元件(Ρ4)而 與第一供應電位(VDD)相連,開關元件(Ρ4)有一控制 輪入端,控制輪入端是與驅動信號(ΑΚΤ)相連。 5. 如申請專利範圍第4項之输入電路,其中第二開關元 件(Ρ4)是第一通道型式之第四電晶體。 6. 如申請專利範圍第2項之輪入電路,其中第一通道型 式之第二電晶體(Ρ2)以其電流導通路徑配置成平行於 -1 1 - 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) -訂 年7月日修正/走走Λ8 C8 D8 六、申請專利範圍 第三開關元件(P5),第三開關元件(P5)有一與驅動信 號(A K T )相連之控制輸入端。 7. 如申請專利範圍第6項之输入電路,其中第三開關元 件(P5)是第一通道型式之第五電晶體。 8. 如申請專利範圍第1, 2或3項之輪入電路,其中 -參考信號(VREF)施加至差動放大器(D),參考信號 (VREF)在此二種操作模式中具有不同之位準, -驅動倍號(AKT)是由參考信號(VREF)導出。 9. 如申請專利範圍第8項之輸入電路,其中驅動信號 (AKT)是由參考信號(VREF)之放大作用而産生。 10. 如申諳專利範圍第8項之輸入電路,其中參考信號 (VREF)在第二操作模式中採用差動放大器(D)之第一 供應電位(接地)值且在第一操作模式中採用一種介 於差動放大器(D)之第一(即,接地電位)和第二(即, V D D )供應電位之間的值。 經濟部中央標準局員工消費合作社印製 -----=-----»--4------訂 (請先鬩讀背面之注意事項再填寫本頁) 11. 如申請專利範圍第9項之输入電路,其中參考倍號 (VREF)在第二操作模式中採用差動放大器(0)之第一 供應電位(接地)值且在第一操作模式中採用一種介 於差動放大器(D)之第一(即,接地電位)和第二(即, VDD)供應電位之間的值。 本紙張尺度適用中國國家標华(CNS ) Λ4規格(210X 297公釐) 年7月日修正/走走Λ8 C8 D8 六、申請專利範圍 第三開關元件(P5),第三開關元件(P5)有一與驅動信 號(A K T )相連之控制輸入端。 7. 如申請專利範圍第6項之输入電路,其中第三開關元 件(P5)是第一通道型式之第五電晶體。 8. 如申請專利範圍第1, 2或3項之輪入電路,其中 -參考信號(VREF)施加至差動放大器(D),參考信號 (VREF)在此二種操作模式中具有不同之位準, -驅動倍號(AKT)是由參考信號(VREF)導出。 9. 如申請專利範圍第8項之輸入電路,其中驅動信號 (AKT)是由參考信號(VREF)之放大作用而産生。 10. 如申諳專利範圍第8項之輸入電路,其中參考信號 (VREF)在第二操作模式中採用差動放大器(D)之第一 供應電位(接地)值且在第一操作模式中採用一種介 於差動放大器(D)之第一(即,接地電位)和第二(即, V D D )供應電位之間的值。 經濟部中央標準局員工消費合作社印製 -----=-----»--4------訂 (請先鬩讀背面之注意事項再填寫本頁) 11. 如申請專利範圍第9項之输入電路,其中參考倍號 (VREF)在第二操作模式中採用差動放大器(0)之第一 供應電位(接地)值且在第一操作模式中採用一種介 於差動放大器(D)之第一(即,接地電位)和第二(即, VDD)供應電位之間的值。 本紙張尺度適用中國國家標华(CNS ) Λ4規格(210X 297公釐)
TW087106231A 1997-05-27 1998-04-23 Input-circuit for an integrated circuit TW395088B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19722158A DE19722158C1 (de) 1997-05-27 1997-05-27 Eingangsschaltung für eine integrierte Schaltung

Publications (1)

Publication Number Publication Date
TW395088B true TW395088B (en) 2000-06-21

Family

ID=7830631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087106231A TW395088B (en) 1997-05-27 1998-04-23 Input-circuit for an integrated circuit

Country Status (5)

Country Link
US (1) US6137314A (zh)
EP (1) EP0985271B1 (zh)
DE (2) DE19722158C1 (zh)
TW (1) TW395088B (zh)
WO (1) WO1998054839A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19944248C2 (de) * 1999-09-15 2002-04-11 Infineon Technologies Ag Inputbuffer einer integrierten Halbleiterschaltung
US6664851B1 (en) * 2002-10-09 2003-12-16 Agilent Technologies, Inc. Selectable single mode or differential mode operation in a single amplifier
DE102005004425A1 (de) * 2005-01-31 2006-08-03 Infineon Technologies Ag Komparator-Schaltungsanordnung, insbesondere für Halbleiter-Bauelemente
KR100801032B1 (ko) 2006-11-15 2008-02-04 삼성전자주식회사 비휘발성 반도체 메모리 장치의 입력회로 및 비휘발성반도체 메모리 장치의 데이터 입력방법
US8816723B1 (en) * 2013-02-28 2014-08-26 Kabushiki Kaisha Toshiba Buffer circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961046A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd 集積回路装置
US4745305A (en) * 1985-09-23 1988-05-17 Ncr Corporation Common cell I/O interface circuit
JPS62210727A (ja) * 1986-03-12 1987-09-16 Fujitsu Ltd 半導体論理回路
JPH03132112A (ja) * 1989-10-17 1991-06-05 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPH04223617A (ja) * 1990-12-25 1992-08-13 Ricoh Co Ltd 半導体集積回路装置のインターフェース
JPH06216751A (ja) * 1993-01-20 1994-08-05 Hitachi Ltd Cmos集積回路装置とそれを用いた情報処理システム
US5440248A (en) * 1994-01-31 1995-08-08 Texas Instruments Incorporated Power-saver differential input buffer
KR0144900B1 (ko) * 1995-04-24 1998-08-17 김광호 저전원전압 반도체 장치의 입력버퍼
US5612637A (en) * 1995-05-26 1997-03-18 National Semiconductor Corporation Supply and interface configurable input/output buffer

Also Published As

Publication number Publication date
DE59801878D1 (de) 2001-11-29
WO1998054839A1 (de) 1998-12-03
EP0985271B1 (de) 2001-10-24
DE19722158C1 (de) 1998-11-12
EP0985271A1 (de) 2000-03-15
US6137314A (en) 2000-10-24

Similar Documents

Publication Publication Date Title
TW432796B (en) Voltage level shifter circuit
TW448620B (en) Level adjusting circuit and the data output circuit thereof
TW441076B (en) Integrated circuit having controlled impedance
TWI254944B (en) Semiconductor memory device with on-die termination circuit
TW538527B (en) Level shift circuit and semiconductor integrated circuit
TW480823B (en) Dual-level voltage shifters for low leakage power
TW410506B (en) Line receiver circuit with large common mode range for differential input signals
TW496036B (en) Voltage level shifter and display device
TW388981B (en) Constant current CMOS output driver circuit with dual gate transistor devices
TW544907B (en) Structure for reducing leakage current in submicron IC devices
TW401657B (en) Input circuit, output circuit and input/output circuit
JPH01161513A (ja) 中間電位発生回路
TW520496B (en) Duty cycle correction circuits that reduce distortion caused by mismatched transistor pairs
TW445712B (en) Flip-flop having gated inverter feedback structure with embedded preset/clear logic
TW395088B (en) Input-circuit for an integrated circuit
TW384566B (en) Oscillator circuit
JP2006279914A (ja) 集積回路用の高速かつ低電力の入力バッファ
TW432455B (en) Complementary differential input buffer of semiconductor memory device
TW502500B (en) Tristate output circuit
TW520505B (en) Semiconductor device
TW317029B (zh)
TW448625B (en) Ring oscillator type voltage controlled oscillator
TW512590B (en) Buffer circuit
TW469624B (en) Mode setting determination signal generation circuit
TW448479B (en) Semiconductor memory device

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees