JPS62210727A - 半導体論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ２個の入力ゲート素子に可変ＰＲＯＭ素子を直列に接続
し、且つ、一方の入力ゲート素子と可変ＰＲＯＭ素子の
接続点と、他方の入力ゲート素子の入力端との間に、そ
の入力端をゲートにしたゲート素子を挿入した論理回路
を構成する。そうすれば、２個の可変ＰＲＯＭ素子のＯ
Ｎ、　ＯＦＦメモリの組み合わせによって、ＮＯＲ，Ｎ
ＡＮＤ、またはインバータ回路が得られる。

［産業上の利用分野１ 本発明はＮＯＲやＮＡＮＤなどの論理回路に可変できる
半導体論理回路に関する。

半導体論理回路の需要は急速に拡がって、大型コンピュ
ータを始め、マイコン、パソコン、ワープロから玩具に
至るまで、広範囲に利用されている。

このように、デジタル技術の普及は目覚ましいが、利用
者側では利用者自身が論理をプログラムできる可変論理
回路の出現が望まれている。

［従来の技術と発明が解決しようとする問題点１周知の
ように、論理回路にはＯＲ，ＮＯＲ，ＡＮＤ、ＮＡＮＤ
、インバータなどの基本回路があり、これらは半導体集
積回路（ＩＣ）で作成されて、１回路１論理の固定した
回路となっている。

第３図に従来からの論理基本回路を示しており、同図（
ａ）はインバータ、同図（ｂ）はＮＯＲ，同図（Ｃ）は
ＮＡＮＤの各回路で、図中のＴｒはＭＯＳ）ランジスタ
素子である。

一方、ＩＣはメモリ（記憶）回路をも形成することがで
きて、論理回路と組み合わせることによって、Ｐ　Ｌ　
Ａ　（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌｏｇｉｃ　Ａｒｒ
ａｙ）などの多様なデジタル電子回路が作成されている
。

しかし、このメモリ回路には色々の形式のものがあり、
例えば、読み出し専用メモリ　（ＲＯＭ：Ｒｅａｄ　０
ｎｌｙ　Ｍｅｍｏｒｙ）には、メモリがプログラムされ
て固定しているメモリ回路（Ｐ　ＲＯＭ　：　Ｐｒｏｇ
ｒａ−ｍｍａｂｌｅ　ＲＯＭ　）の他、紫外線を照射す
るとメモリを可変できるメモリ回路（Ｅ　Ｐ　ＲＯＭ　
：　ＩＩ！ｒａｓａｂ−Ｉｅ　ＰｒｏｇｒａＩＩｌｍａ
ｂｌｅ　ＲＯＭ　）や電気的にメモリを可変できるメモ
リ回路（Ｅ　Ｅ　Ｐ　ＲＯＭ　：　ＥｌｅｃｔｒｉｃＥ
ｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　ＲＯＭ）
がある。これは、それを構成する半導体メモリ素子の型
式によって異なってくるものである。

そのため、メモリ回路は利用者側で自在にプログラムで
きるようになってきた。

とろろが、論理回路は固定回路であるため論理を変える
ことはできない。しかし、論理回路をも可変にできれば
、種々の利用が考えられる。本発明はこのような観点か
ら、基本論理が可変できる半導体論理回路を提案するも
のである。

［問題点を解決するための手段］ 本発明の特徴とするところは、並列にした２個の入力ゲ
ート素子にそれぞれ可変ＰＲＯＭ素子を直列に接続し、
且つ、一方の前記入力ゲート素子と可変ＰＲＯＭ素子の
接続点と、他方の前記入力ゲート素子の入力端との間に
、該入力端をゲートにしたゲート素子を挿入した論理回
路構成にして、前記２個の可変ＰＲＯＭ素子それぞれが
ＯＮ、　ＯＦＦメモリを選択することによって、ＮＯＲ
，ＮＡＮＤ、またはインバータ回路が得られるようにし
たことにある。

［作用］ 即ち、本発明は、２個の入力ゲート素子に可変ＰＲＯＭ
素子を直列に接続して、更に、一方の入力ゲート素子と
可変ＰＲＯＭ素子の接続点と、他方の入力ゲート素子の
入力端との間に、その入力端をゲートにしたゲート素子
を挿入した論理回路を構成する。そうすると、２個の可
変ＰＲＯＭ素子のＯＮ、　ＯＦＦメモリの選択によって
、ＮＯＲ，ＮＡＮＤ、またはインバータ回路が得られる
。即ち、本発明は１回路で多論理が得られるものである
。

［実施例］ 以下、図面を参照して実施例によって詳細に説明する。

第１図は本発明にかかる論理回路を示しており、Ｖｃｃ
は電源、　Ｉｎｌ　、　Ｉｎ２は入力端、　Ｏｕｔは出
力端。

Ｒは負荷抵抗で、Ｔｒｌ　、　Ｔｒ２は入力ゲート素子
。

Ｐ＋、Ｐ２は可変ＰＲＯＭ素子、　Ｔｒ３はＴｒｌとＰ
ｌとの接続点と、Ｉｎ２との間に挿入したゲート素子で
ある。

今、可変ＰＲＯＭ素子をＥＥＰＲＯＭとする実施例で説
明すると、入力ゲート素子はＥＥＰＲＯＭのトランスフ
ァゲート素子（選択用素子）で構成して、ＥＥＰ、ＲＯ
Ｍのメモリを書替えるための入力素子としても動作させ
る。

最初に、ＥＥＰＲＯＭ（ｎチャネル）にメモリを書き込
む方法を説明すると、例えば、ＰＩのＯＮメモリはＯｕ
ｔ又はＶｃｃを高電圧（２０〜２５ｖ）として、Ｉｎ２
をＯＦＦ　＋　ＩｎｌをＯＮにし、Ｐｌを零電圧にして
、Ｐｌのフローティングゲートに＋チャージを蓄える。

一方、Ｐ、のＯＦＦメモリばＯｕｔ又はＶｃｃを零電圧
にして、Ｉｎ２をＯＦＦ　、　ＩｎｌをＯＮにし、Ｐ、
を高電圧にして、Ｐｌのフローティングゲートに一チャ
ージを蓄える。Ｐ２も同様にしてメモリする。

次に、その論理動作を説明すると、まず、ＮＯＲ回路は
ｐ、、ｐ２の両方をＯＮ　（低抵抗）メモリにした時に
構成される。即ち、ｐ、、ｐ２が低抵抗であるから、Ｉ
ｎｌを０Ｎ（Ｉ（）にする（電圧を入力する）と、Ｔｒ
ｌは導通して、負荷抵抗ＲのためにＯｕｔはＬとなる。

また、Ｉｎ２を０Ｎ（ｌ（）すると、Ｔｒ２が導通して
、同機にＯｕｔはＬとなり、かくして、ＮＯＲとして動
作する。

次に、ＮＡＮＤ回路はＰｌ、Ｐ２の両方を０ＦＦ（高抵
抗）メモリにした時に構成される。即ち、ｐ、、ｐ２が
高抵抗であるから、Ｉｎ２がＯＦＦ　　（Ｌ）の場合、
Ｉｎｌを０Ｎ（Ｈ）にして、ＴｒＩを導通しても、Ｔｒ
ｌ側の回路はＰ、のために変化なく、従って、Ｏｕｔは
変化しない。また、ＩｎｌがＯＦＦ　　（Ｌ）の場合、
Ｉｎ２を０Ｎ（）Ｉ）にしても同様である。

しかし、Ｉｎｌ　とＩｎ２との両方を０Ｎ（Ｈ）にする
と、Ｔｒ３も導通してＴｒｌからＴｒ３に通ずる回路が
低抵抗になり、そのために、ＯｕｔはＬとなり、がくし
てＮＡＮＤとして動作する。このように、Ｔｒ３はＴｒ
Ｉ　とＴｒｌとの両方が働いて、初めて動作するもので
ある。

次に、Ｐ、をＯＮメモリにして、Ｐ２をＯＦＦメモリと
した時は、Ｉｎ２をＯＮ、　ＯＦＦ　しても変化はない
。

しかし、ＩｎｌをＯＮにすれば、Ｔｒｌが導通して、Ｐ
ｌはＯＮメモリであるから、Ｔｒｌ側の回路が低抵抗に
なり、そのために、ＯｕｔはＬとなる。従って、ＩｎＨ
のインバータ回路として動作する。

また、Ｐ、をＯＦＦメモリにして、Ｐ２をＯＮメモリと
した時も、同様になって、Ｉｎ２のインバータ回路とし
て動作する。

このように、本発明にかかる論理回路は、ＰｌとＰ２と
のメモリの選択によって、ＮＯＲ，ＮＡＮＤあるいはイ
ンバータの回路として動作するものである。この説明の
結果を第２図の動作表に示している。

上記は、可変ＰＲＯＭ素子をＥＥＰＲＯＭとした実施例
であるが、ＥＥＰＲＯＭの代わりにＥＰＲＯＭを使用し
ても同様のＮＯＲ，ＮＡＮＤあるいはインバータの回路
として動作して、同一の動作表が得られる。その際、Ｅ
ＰＲＯＭは紫外線消去のＰＲＯＭであるから、入力ゲー
ト素子Ｔｒ（。

Ｔｒ２を通常の入力ゲート素子で構成すればよい。

しかし、メモリ消去時には入力ゲート素子Ｔｒｙ。

Ｔｒ２を動作させる必要はないが、メモリ書込み時には
、ＥＥＰＲＯＭと同様にトランスファゲート素子として
動作させる必要がある。

［発明の効果］ 以上の説明から明らかなように、本発明によれば可変論
理回路が得られて、色々の分野で非常に好都合に利用で
きる。

【図面の簡単な説明】

第１図は本発明にかかる論理回路図、 第２図はその動作表、 第３図は従来からの論理基本回路である。 図において、 Ｖｃｃは電源、　　　　　Ｉｎｌ　、　１ｎ２は入力端
、Ｏｕｔは出力端、　　　　Ｒは負荷抵抗、Ｔｒｌ　、
　Ｔｒ２は入力ゲート素子、Ｐ、、Ｐ２は可変ＰＲＯＭ
素子、 Ｔｒ３はゲート素子 を示している。 斗θ月１−で１７７’Ｊ坤理回ηト 第１図 Ｎｐ　　（Ｔ　　＃ ｆｘ　２　図 （Ｏ）（ｂ）（ｃ） 宅泊」１ρ・ら＝Ｊ呻理」４不可ｔト ｗＩ　３　図

Claims (3)

【特許請求の範囲】
1. （１）並列にした２個の入力ゲート素子にそれぞれ可変
   ＰＲＯＭ素子を直列に接続し、且つ、一方の前記入力ゲ
   ート素子と可変ＰＲＯＭ素子の接続点と、他方の前記入
   力ゲート素子の入力端との間に、該入力端をゲートにし
   たゲート素子を挿入した論理回路構成にして、前記２個
   の可変ＰＲＯＭ素子それぞれがＯＮ、ＯＦＦメモリを選
   択することによつて、ＮＯＲ、ＮＡＮＤ、またはインバ
   ータ回路が得られるようにしたことを特徴とする半導体
   論理回路。
2. （２）前記入力ゲート素子と可変ＰＲＯＭ素子をＥＥＰ
   ＲＯＭのトランスファゲート素子とＥＥＰＲＯＭとで構
   成したことを特徴とする特許請求の範囲第１項記載の半
   導体論理回路。
3. （３）前記可変ＰＲＯＭ素子をＥＰＲＯＭで構成したこ
   とを特徴とする特許請求の範囲第１項記載の半導体論理
   回路。