TW395034B - IC package method of the ball grid array (BGA) - Google Patents
IC package method of the ball grid array (BGA) Download PDFInfo
- Publication number
- TW395034B TW395034B TW087115796A TW87115796A TW395034B TW 395034 B TW395034 B TW 395034B TW 087115796 A TW087115796 A TW 087115796A TW 87115796 A TW87115796 A TW 87115796A TW 395034 B TW395034 B TW 395034B
- Authority
- TW
- Taiwan
- Prior art keywords
- point array
- bga
- ball point
- item
- integrated circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
五、發明說明（1) 路本案為一球點陣列（Bga ’Ball Grid Array)積體電 f =裝的方法’尤指改善散熱技術之球點陣列（BGA )積 ^電路之封裝方法。其主要目的在改進以往使用之傳統 BGA積體電路封裝技術。 一以往傳統球點陣列（BGA )積體電路封裝之方法為在 7.接基板上將打完線之di e (晶片本體）置於其上。再 且=!_左右兩方各擺置一承接短柱，然後將一具有散熱性 永i二2凸面之金屬板，凹凸面朝下面對die橫跨置於該 H 5 u上。完成後再將模具凹槽朝下蓋下，灌入晶片封 衷模流材料，如此便得完成。 ，使用上述之傳統方法，將造成如下數個缺點： I:準機械來：ΐ要置入兩承接短柱，所以需要高精密度的校 ·_ f、、生產步驟多，使得生產成本不易降低。 》然’為了迎合市場需求，降低生產成本，增加產品競爭 生統T積體電路封裝技術，縮 :商機，=利：有效率且簡單的方式，必能創造無數 srt *職是之& I創作為應映上述需I，乃經染心試驗盥 研究’並本-鎖而不捨的精神， 列（脱）積體電路封裝技術。 彳作出本新式球點陣 本案為一種球點陣列（BGA)積體 …反及帛抓材料，將該散熱板置於該充填材二模具底
部 陣 路 ，灌入該模流材料於該充填材料模具内； 列基板置於該模流材料之上，以封裝該球 以及將該球點 點陣列積體電 其為一有底、有 其中’充填材料模具係為一凹槽狀 周圍、無蓋、中空之型態。 球點陣列基板係為一具一晶片之球點陣 曰
片係為一已知正常的電子晶片。 早歹J基板β亥曰E 散熱板係為一金屬板，具一與該球點陣列基板相對之
:2:’用以達到一散熱效果。該散熱效果係為一將該 阳片於通電運作時之熱量導至該封裝後之球點 Λ積體電路之外的效果。 當然，該模流材料係為一封裝該晶片所需之材料，常 「用為epoxy 〇 匕其中’放置該球點陣列基板時係將該該球點陣列基板 ^之晶片之一面朝該散熱板而置放。 $ 根據上述構想，該散熱板係為一金屬板，具一與該球 f \點陣列基板相對之凹凸表面，用以達到一散熱效果。當 然’該散熱效果係為一將該晶片於通電運作時之熱量導至 該封裝後之球點陣列（BGA)積體電路之外的效果。 該球點陣列基板係具一第一面及一第二面。其中第一 面係具複數個規則排列之球型接點。第二面係具該晶片。 當然’該晶片係為一已知正常的電子晶片。而該具晶片之 弟'一面係朝該散熱板而置放。 本案得藉由下列示意圖及詳細說明，俾得一更深入之
C: \Program F i1es\Patent\pd0438. ptd 第6頁 五、發明說明（3) 瞭解： 圖一 圖二 將散熱金屬板置於充填材料模具内。 灌入模流材料。 ~ 圖三 封裝含d i e之球點陣基板 充填材料模具 金屬板 凹槽 4 :模流材料 球點陣基板 6 :晶片 8 :第一面 21 ·凹凸表面 7 :球點陣列銲點 9 :第二面 51 :打線 本案為一積體電路封裝新技術，係用於球點陣 (BGA)積體電路之封裝。其方法為： 1 、请參見圖一。 (3 )朝上後，置入一 (21)之金屬板（2 )。 一充填材料模具（1 )將其凹槽 具散熱功能且朝上面具凹凸表面 \ 2、請參見第二圖。將封裝晶片之模流材料（4 )， \^exp0xy，灌入充填材料模具j中，且將金屬板2淹沒。 3、請參見第三圖。待模流材料充填後，將球點陣旯 ’反（5 )含打線（51) (wire bonding)完成之晶片（6 ) 土 (d 1 e)之第二面（9 )朝下，具球點陣列銲點（7 )之第— (8)朝上置於模具中的模流材料之上’如此即完成封裝過 程0 由上述之圖解及詳細說明，我們可以歸納本案之新式 球點陣列（B G A )積體電路封裝技術具有下列數點優於傳
統BGA積體電路封裝技術之方法 1、模流材料容易充填。 e、承接短柱、散熱金屬 如此一來模流便必須控制 而本案提出的新式技術 以往傳統的封裝方法是將d 片放置妥當後才灌入模流材料： 得宜才不破壞當初的元件擺置c 情开 Γ 發生以不會有模流破壞元件擺置的不良 2、 生產方便。 小因為未使用傳、统封裝方式要使用的承接短柱，所以減 >、了生產^驟而且也不需要使用高精密度的生產機械來 作校準的工作，所以使得生產較以往容易、方便。機械來 3、 成本降低。 因為生產過程的簡單化，所以單一晶片的生產時程降低， 相對地就能提高產能’降低成本，產品競爭力也隨之提 < .昇。 i 本案得由熟悉本技藝之人士任施匠思而為諸般修飾， 然皆不脫如附申請專利範圍所欲保護者。
C:\Program Files\Patent\pd0438. ptd 第8頁
Claims (1)
- 公告本1 一 -- 1 六、申請專利範圍 種球點陣列(BGA)積體電路封裝的方法,包含下 -模;充填材料模具、-球點陣列基板、-散熱板及 將該散熱板置於該充填材 :入該模流材料於該充填材料模以及 將該球點陣列基板置於該模沪 點陣列積體電路。 、”L钭之上，以封裝該球 2 、如申請專利範圍第 ΓΤ') 電路封F的方φ ^ 这之球點陣列（BGA )積體 3、其中該充填材料模具係為-凹槽狀。 产# :申明專利範圍第2項所述之凹槽球點陣列（BGA ) 貝體電路封裝的方法，其中該 .圍、無蓋、中空之型態。 糟狀係為-有底、有周 ^路範圍第1項所述之球點陣列_)積體 ^路封裝的方法，其t該球點陣列基板係 _點陣列基板。 π ，、曰曰月之 言玖f申請專利範圍第4項所述之球點陣列（BGA)積體 電路封裝的方法，其中該晶片係為一已知正常的電子晶 片。 曰 6 '如申請專利範圍第1項所述之球點陣列（BGA )積體 電路封裝的方法，其中該散熱板係為一金屬板。 、 7、如申請專利範圍第6項所述之球點陣列（BGA )積體 電路封裝的方法，其中該金屬板具一與該球點陣列基板相 對之凹凸表面，用以達到一散熱效果。 麵 C:\Program Files\Patent\pd0438. ptd 第 Θ 頁 /、、申請專利範圍 範圍第7項所述之球點陣列（bga)積體 運作時之埶日/、，其中該散熱效果係為一將該晶片於通電 之外的效^置導至該封裝後之球點陣列（BGA )積體電路 專利範圍第8項所述之球點陣列（BGA)積體 片。、、方法，其中該晶片係為一已知正常的電子晶 上211凊專利範圍第1項所述之球點陣列（bga )積 需之材料、的方法，其中該辦流材料係為一封裝該晶片所 1 1如申睛專利範圍第1 0項所述之球點陣列（BGA ) V體電路封裝的方法，其中該封裝晶片所需之材料為 、嫩epoxy 〇 2如申睛專利範圍第1 〇項所述之球點陣列（bga ) ¥體電路封裝的方法，其中該晶片係為一已知正常的電子 <片。 1 3、如申請專利範圍第1項所述之球點陣列（BGA )積 b體電路封裝的方法’其中放置該球點陣列基板時係將該該 求點陣列基板之晶片之一面朝該散熱板而置放。 1 4、如申請專利範圍第1 3項所述之球點陣列（BGa ) 積體電路封裝的方法，其中該散熱板係為一金屬板。 1 5、如申請專利範圍第1 4項所述之球點陣列（BGA ) 積體電路封裝的方法，其中該金屬板具一與該球點陣列基 板相對之凹凸表面，用以達到一散熱效果。C:\Program Files\Patent\pd0438. ptd 第10頁 '申請專利範圍 b、如申請專利範圍第1 5項所述之球點陣列（BGA ) 積體電路封裝的方法，其中該散熱效果係為一將該晶片於 通電運作時之熱量導至該封裝後之球點陣列（B G A )積體 電路之外的效果。 1 7、如申請專利範圍第1 6項所述之球點陣列（BGA ) 積體電路封裝的方法，其中該晶片係為一已知正常的電子 晶片。 ^ 如申請專利範圍第1項所述之球點陣列（BGA )積 體電路封裝的方法，其中該球點陣列基板係具一第一面及 —第二面。 \ 1 9、如申請專利範圍第1 8項所述之球點陣列（BGA ) 積體電路封裝的方法，其中該第/面係具複數個規則排列 .之.球型接點。 2 Ό、如申請專利範圍第1 9項所述之球點陣列（BGA ) \積體電路封裝的方法，其中該第二面係具該晶片。 /2 1、如申請專利範圍第2 〇項所述之球點陣列（BGA ) 積體電路封裝的方法，其中該晶片係為一已知正常的電子 2 2、如申請專利範圍第2 〇項所述之球點陣列（BGA ) 積體電路封裝的方法，其中該具晶片之第二面係朝該散熱 板而置放。 2 3、如申請專利範圍第2 2項戶斤述之球點陣列（BGA ) 積體電路封裝的方法，其中該散熱板係為一金屬板。 2 4、如申請專利範圍第2 3項所述之球點陣列（BGA )C:\Prograra Files\Patent\pd0438. ptd 第11頁 395034 /、、申睛專利範圍SI:封；的方法，，中該金屬板具-與該晶片相對之 凹凸表面，用以達到一散熱效果。 ^ 5 如申哨專利範圍第2 4項所述之球點陣列（β g a ) 積體電路封裝的方法，其中該散熱效果係為一將該晶片於 通電運作時之熱量導至該封裝後之球點陣列（BGA )積體 電路之外的效果。 2 6、如申請專利範圍第2 5項所述之球點陣列（BGA ) 積體電路封裝的方法，其中該晶片係為一已知正常的電子 B曰 片 --- I w C:\Program F i1es\Patent\pd0438. ptd 第12頁
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087115796A TW395034B (en) | 1998-09-22 | 1998-09-22 | IC package method of the ball grid array (BGA) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087115796A TW395034B (en) | 1998-09-22 | 1998-09-22 | IC package method of the ball grid array (BGA) |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW395034B true TW395034B (en) | 2000-06-21 |
Family
ID=21631445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW087115796A TW395034B (en) | 1998-09-22 | 1998-09-22 | IC package method of the ball grid array (BGA) |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TW395034B (zh) |
-
1998
- 1998-09-22 TW TW087115796A patent/TW395034B/zh not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW495943B (en) | Semiconductor package article with heat sink structure and its manufacture method | |
| US6426875B1 (en) | Heat sink chip package | |
| KR100396130B1 (ko) | 반도체 장치 | |
| TW200305980A (en) | Multi-row leadframe | |
| US6590292B1 (en) | Thermal and mechanical attachment of a heatspreader to a flip-chip integrated circuit structure using underfill | |
| KR20080080347A (ko) | 이중 노출면을 가진 패키징 반도체 장치 및 그 제조 방법 | |
| JPH1174431A (ja) | フリップチップ型ヒートシンクを取り付けるための溝を備えた半導体ダイ | |
| US20060063306A1 (en) | Semiconductor package having a heat slug and manufacturing method thereof | |
| JP2000223608A (ja) | 半導体パッケージ及びその製造方法 | |
| US10964627B2 (en) | Integrated electronic device having a dissipative package, in particular dual side cooling package | |
| TW395034B (en) | IC package method of the ball grid array (BGA) | |
| JP2008235859A (ja) | 半導体装置とその製造方法 | |
| TW200828455A (en) | Method for fabricating heat-dissipating package and heat-dissipating structure applicable thereto | |
| JPH0878618A (ja) | マルチチップモジュール及びその製造方法 | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| CN101231989A (zh) | 增进散热效益的半导体封装载膜与封装构造 | |
| TWI259566B (en) | Exposed heatsink type semiconductor package and manufacture process thereof | |
| CN107591378A (zh) | 散热型封装结构 | |
| JPH0484452A (ja) | 樹脂封止型半導体装置 | |
| TWI755319B (zh) | 晶片封裝結構 | |
| TWI355723B (en) | Heat spreader chip scale package and method for ma | |
| JP3058142B2 (ja) | 半導体装置とその製造方法 | |
| KR100202676B1 (ko) | 열방출용 버텀 리드 패키지 | |
| JPH04219966A (ja) | 半導体素子 | |
| JPH07130932A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |