TW395007B - A method of forming capacitor of semiconductor device and semiconductor capacitor formed thereby - Google Patents

A method of forming capacitor of semiconductor device and semiconductor capacitor formed thereby Download PDF

Info

Publication number
TW395007B
TW395007B TW087112757A TW87112757A TW395007B TW 395007 B TW395007 B TW 395007B TW 087112757 A TW087112757 A TW 087112757A TW 87112757 A TW87112757 A TW 87112757A TW 395007 B TW395007 B TW 395007B
Authority
TW
Taiwan
Prior art keywords
patent application
scope
film
material layer
electrode material
Prior art date
Application number
TW087112757A
Other languages
English (en)
Inventor
Ki-Huem Nam
Hyun Han
Jin-Oh Choi
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW395007B publication Critical patent/TW395007B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Description

經濟部中央標準局員工消費合作社印製 Λ7 -— ---—-—一—一. — B 7 五、發明説明(i ~ — 發明 本發明係關於一種形成半導體裝置之電容器之方法及 藉此形成之半導體電容器,特別係關於一種形成半導體裝 置之電谷益之方法及藉此形成之半導體電容器,其中氧化 物膜之凹』方法及清潔係,,原位,,進行及然後進行半球开)晶 粒(HSG)製程。 j|Jl·技術之銳日q 通常半導體裝置之電容器用作記憶裝置而儲存資訊電 荷。此種電容器之電容係與有效電容器電極面積成正比及 與二電極間距成反比。因此需要加大有效面積。 此處電容器表面積通常係經由使用半球形晶粒法加大 ,藉此電谷器下電極材料層表面亦即多晶矽膜成形為半球 第1至4圖為剖面圖顯示習知形成半導體裝置之電容器 之方法。 首先第1圖顯示接觸孔形成於絕緣層12上方及氧化物 膜14循序形成於半導體基材10上方。此外側壁間隔層丨石成 形於絕緣層12及氧化物膜14側壁。 然後多晶矽膜18作為電容器之下電極材料層成形於含 有側壁間隔層16及接觸孔之半導體基材上因而形成預定圖 樣。 此外第2圖顯示進行加大表面積之HSG製程而將多晶 矽膜18表面成形為半球形。 然後第3圖顯示與多晶矽膜18下方暴露出之氧化物膜 本纸張尺度適用中國國家標準(CNS M4規格(2丨0X 297公犮) 4 (請先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消费合作社印製 Λ7 、發明説明(2) 14經凹割供形成圖樣。 第4圖顯示前述於半導體基材1〇上方之凹割氧化物膜 14經清潔。 習知半導體電容器成形製程中,氧化物膜14之凹割製 程及其清潔製程係於供加大多晶矽膜〗8表面積之HSG製程 後進行。 但此處藉HSG製程形成之半球形多晶矽膜丨8表面受到 氧化物膜14之凹割及清潔製程期間使用之化學品等破壞。 如則述半球形多晶石夕膜18表面破壞導致電容器下電極 之多晶石夕膜18表面積縮小因而使電容減小。 因此如前述電容器之電容受構成電容器之下電極材料 層多晶矽膜表面破壞而下降因而導致半導體裝置之可靠度 降低。 發明概述 本發明係針對一種形成半導體電容器之方法及藉此形 成之半導體電容器供藉由提供待成形為電容器之下電極材 料之表面積穩定加大而增加電容器之電容及改良半導體裝 置之可靠度。 為了達成根據本發明之目的之此等及其他優點,該形 成半導體電容器之方法包含τ列步驟:a)开多成絕緣層附 有一層氧化物膜循序置於其上成形有圖樣之半導體基材上 ,及去除絕緣層之預定部份因而形成接觸孔;b)於含該 接觸孔之半導體基材之氧化物膜上形成電容器之下電極材 料層;C)去除下電極材料層因而暴露氧化物膜之某個 本纸張尺度適用中ϋϋ家標準(CNS ) A4規格(训一7公- 「!. 丨:C'—裝------訂-----;線---- (請先聞讀背面之注意事項再填寫本頁) Λ7 B7
份;d)凹割經由去除下電極材料層暴露出之氧化物膜;e )请潔經由凹割氧化物膜暴露出之含下電極材料層下表面 及表面;及f)進行半球形晶粒(HSG)製程俾加大含有經 凹割氧化物膜暴露出之下電極材料層下表面之表面積。 該方法又包含一種介於前述a)步驟與b)步驟間於包 含接觸孔及絕緣層侧壁上形成侧壁間隔層之步驟。 該方法又包含一種於清潔其表面藉前述半球形晶粒法 加大之下電極材料層後,於下電極材料層上形成一張絕緣 膜之步驟。 氧化物膜下方之某些膜較佳為中間絕緣層,氧化物膜 較佳為高溫氧化物(Ητο )膜。 氧化物膜成形為1,〇〇〇至2,〇〇〇埃厚度》 較佳甲間絕緣層為硼磷矽酸鹽玻璃(bpsg )膜,下 電極材料層較佳為多晶矽膜。 多晶石夕膜成形為7,000至12,000埃厚度及較佳多晶矽 膜為不定形多晶梦膜。 乳化物膜之凹割及清潔製程係經由使用含不同種化學 品之浴”原位”進行。 凹割及清潔製程係經由使用含HF及NH4F混合之化學 抑之第一洛處理,使用sc_丨化學品之第二浴處理及使用HF 化學品第三浴處理循序進行。 第一浴處理係於20至30。(:溫度進行90至120秒,第二 洽處理係於60至8〇°C溫度進行300至600秒,及第三浴處理 係於20至3〇°c溫度進行6〇至180秒》 本纸乐尺度適用中_家標準(CNS ) Λ4規格(21gχ別公慶) -ml .1- · i — I,----「1 裝--- (請先聞讀背面之注意事項再填寫本頁) 、«τ_ 線 經濟部中央標準局員工消費合作社印製 Α7 ^^___________B?____ 五、發明説明(4 ) 側壁間隔層成形為氮化物膜。 半球形晶粒製程之執行方式為播種製程及退火製程係 循序進行。 播種製程及退火製程係於一個加工腔室内側,,原位,,進 行。 播種製程係以550至57CTC溫度使用ΙΟ·2至ΙΟ-4托耳壓 力進行45至55分鐘。 播種製程係經由以每分鐘8〇至140立方厘米速率供給 ⑴仏氣體至預先供給之He (氦氣)。 播種製程之進行使He (氦氣)與siH4氣體之混合比 維持於1至1.5比1。 退火製程係於550至570Ϊ:使用1〇_7至1〇·9托耳壓力進 行50至60分鐘。 其表面積藉HSG製程加大之下電極材料層係使用sc] 化學品清潔。 根據本發明之一種形成半導體裝置之電容器之方法包 3下列步驟· a )形成多層,其包含—層中間絕緣層及一 張氧化物職序疊於时預定圖樣之半導體基材上,及去 除前述多層之某個部份…以氮化物膜於包括接觸孔之 多層側壁形成一層側壁間隔層;c)形成一張不定形多晶 石夕膜作為電容器之下電極材料層於具有側壁間隔層及接觸 :匕之半導體基材上;d)去除部份不定形多晶矽臈因而暴 路出氧化物膜之某個部份;e)凹割經由去除不定形多晶 石夕膜暴露出之氧化物膜;f)清潔包含藉凹割氧化 LIL---裝----- (請先閱讀背面之注意事碩再填寫本頁) ---'玎---------------
五、發明説明(5 )
經濟部中央標準局員工消費合作社印製
出之不定形夕曰曰石夕膜下表面之表面;g)進行則G製程 因此加大藉凹割氧化物膜暴露出之含不定形多晶梦膜下表 面之表面積,h)清潔其表面積藉HSG製程加大之不定形 多晶石夕膜;及υ於不定形多晶石夕膜上形成絕緣膜。 凹割及清潔製程係經由,,原位,,進行使用混合HF及 NH4F之化學品之第_洛處理,使用心之第二浴處理, 及使用HF化學品之第三浴處理進行。 第一浴處理係於20至3代溫度進行90至120秒,第二 I處理係祕至听溫度進行则至6_,及第三浴_ 係於20至3〇C溫度進行60至180秒。 上方明之半導體電容器,其中該位於中間絕緣層 上方之電4之下電極材料層下表面係成形為半球形。 下電極材料層較佳為不定形多晶_ 係成形為7,0〇〇至12,_埃厚度。 电㈣科層 需瞭解前文細節說明僅供舉例說明之用且 請專利之本發明提供進一步解說。 〜 .圖式之簡單銳aq 附圖中: 方法第=圖為剖面圖顯示習知形成半導體裝置電容器 罢!1 至13圖為剖面圖顯示根據本發明之形成半導體 置之電各器之方法之具體例。 輕隹爲:遭_^丨之謀纟m辦日g 現在參照本發明之較佳具體例做詳細說明,其範例舉 請 先 閱 背 dr 之 注
I 裝 訂 中 之 裝 '線 經濟部中央標準局員工消費合作社印製 Λ7 B7 五'發明説明(6) 例說明於附圖。 第5至13圖為根據本發明之形成半導體裝置電容器之 方法之具體例之剖面圖。 首先第5圖顯示絕緣層22及氧化物膜24循序成形於其 上成形有圖樣之半導體基材2〇上。 本發明中右干絕緣膜及氧化物膜24係成形於半導體基 材20上,其中氧化物膜係位於頂上。 此處絕緣層22成形為硼磷矽酸鹽玻璃(bpsG )膜, 此乃中間絕緣層。 此外氧化物膜24成形為厚1,〇〇〇埃至2,0〇〇埃之高溫氧 化物膜’本具體例中,高溫氧化物膜成形為1,5〇〇埃厚度 〇 此外第6及7圖顯示接觸孔係經由去除絕緣層22及氧化 物膜24之某個部份形成。 此處接觸孔隙經由使用光阻25藉微影術製程進行。 通過附有接觸孔之某個部份其中形成電晶體之源極電 極及電容器之儲存電極,亦即其下電極材料層。 然後第8圖顯示側壁間隔層26成形於絕緣層22及氧化 物膜24之側壁上包括藉進行回蝕刻處理形成的接觸孔。 此處本發明之侧壁間隔層26係使用氮化物膜形成。 此外第9圖顯示多晶矽膜28係成形於含接觸孔及半導 體基材20上方之氧化物膜24上。 此處多晶矽膜28係成形為下電極材料層,亦即本發明 之電容器之儲存電極。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 9 , 裝----->—訂-----':'m (請先聞讀背面之注意事項再填寫本頁) 經濟部中央襟準局員工消費合作社印製 A 7 ----—_____ B7 五、發明説明(7 ) ------ 此處本發明之多晶石夕膜28係成形為不定形多晶石夕膜及 其厚度相對於氧化物膜24之表面為7,0〇〇埃至12 〇〇〇 具體例中,乡晶矽膜28係成形為厚9,_埃之不定形 矽膜層。 第10至11圖顯示多晶石夕膜28使用光阻29進行微影術去 除故暴露出氧化物膜24。 然後第12圖顯示藉去除多晶矽膜28暴露出之氧化物膜 24絰凹割’及藉凹割氧化物膜暴露出之多晶矽膜μ經清潔 氧化物膜24之凹割及清潔藉凹割暴露出之多晶矽膜28 係使用含不同種化學品之浴,,原位,,進行。 氧化物臈24之凹割與清潔屬於”原位,,處理包含使用 HF及NHJ混合化學品之第一浴處理,使用sc_〖化學品之 第二浴處理,及使用HF化學品之第三浴處理。 第一浴處理係於20¾至3〇t溫度進行90至120秒,及 於具體例中係於25°C溫度進行1〇〇秒。 第二浴處理係於60至80°C溫度進行3〇〇至600秒,而於 具體例辛係於70t溫度進行500秒。 第二浴處理係於20至30。(:溫度進行60至180秒,及於 具體例中係於25°C溫度進行120秒。 氧化物膜24之凹割及清潔製程中,氧化物膜24被凹割 達500埃至1,〇〇〇埃。 第13圖顯示多晶矽膜28表.面藉進行HSG製程成形為半 球形故多晶矽膜28之表面積加大。 ! 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨Οχ 297公潑)' -Γ0~- -- ΙΓ1Ι :I-裝---------訂------S 球 (請先聞讀背面之注意事項再填寫本頁) Λ7 B7 五、發明説明(8 經濟部中央標準局員工消費合作社印製 本發明之HSG製程中,播種製程及退火製程係循序進 行,及又前述製程係於加工腔室内”原位,,進行。 播種製程係使用1〇-2托耳至1〇-4托耳壓力於55crc至 570°C溫度進行45分鐘至55分鐘,其進行方式為每分鐘供 給80至140立方厘米Sia{至已經供給的He (氦氣)。 播種製程之進行方式係使氦氣與幻迅之混合率維持為 1至1.5比1。 具體例中,播種製程係以1〇_3托耳壓力於56〇t:溫度 進行50分鐘,及SiH4氣體係以每分鐘1,200立方厘米之速 率供給故氦氣與8出4氣體混合率維持為1.2比1。 此外退火製程係以丨〇-7至1〇-9托耳壓力於55〇1至57〇 °C溫度進行5G至6G分鐘,於具體财其係使用心托耳麼 力於560 C溫度進行55分鐘。 於常見加工腔室於,,原位,,進行之HSG製程中,換言之 ’播種製程及退火製程,氣體供給及愿力控制可於腔室内 進行,業界人士容易瞭解該腔室為共用加工腔室。 於本發明之HSG製程後,表面積加大之多晶石夕膜叫吏 用SC-1化學品清潔。 本發明中於清潔製程完成後,氮化物膜(未顯示出) 成形於多晶矽膜28上。 多晶石夕膜28成形為電容器之下電極材料層,氧化物膜 24之凹割及清潔製程係,,原位”進行,然後進行_製程俾 加大多晶矽膜28之表面積。 如此根據本發明,客a 5々描〇 〇 & - - ^多曰日矽獏28表面,電容器之下電極 請 先 閱 讀 背 Λ 之 注 意 事 項 再 奢 裝 訂 A7 A7 經濟部中央標準局員工消費合作社印製 五、發明説明(9 ) ' 料層穩疋成形為半球形而增加電容器之電容。 換5之,根據本發明,多晶矽膜28之表面藉氧化物膜 24之凹割穩定化’可防止多晶梦膜之半球形表面破壞。 如此藉由多晶矽膜28之表面積穩定化而加大電容器電 容。 後文敘述本發明之具體例。 首先絕緣層22亦即中間絕緣層之BPSG膜成形於其上 成开)有圖樣之半導體基材2〇上。 此處於接觸孔成形過程可減小中間絕緣層BpS(3膜之 階高度差異。 然後厚1,500埃之氧化物膜24之層形成於絕緣層“上 作為HTO。 然後絕緣層2 2及氧化物膜2 4之某個部份藉進行微影術 去除。 此處電晶體之源極電極及電容器之儲存電極係於前述 某區彼此連通。 然後進行回蝕刻處理而於包括接觸孔之絕緣層22及氧 化物臈24侧壁上形成側壁間隔層26。 然後侧壁間隔層26係使用氮化物膜形成,意圖防止於 隨後多晶矽膜28亦即電容器下電極材料層之蝕刻過程之對 正失敗及防止半導體裝置之組成元件短路。 此外多晶石夕膜28亦即電容器之下電極層形成於半導體 基材20上附有接觸孔及侧壁間隔層26成形於其上。 此處多晶梦膜28成形為厚9,0〇〇埃之不定形多a 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0:< 297公藶) (請先閱讀背面之注意事項再填寫本頁) .-gr裝-----^^1訂------「寐----------
• ml UK -1«1 i i Λ7 Β7 五、發明説明(1 ο 24 此處進行微影術而暴露出多晶㈣2 8下方 之氧化物膜 經濟部中央標準局員工消費合作社印製 此外於藉微影術暴露之氧化物膜24進行凹割,然後清 潔藉凹割氧化物膜24暴露之多晶㈣28之下表面。 本發明之氧化物膜2 4之凹割與清潔製程係使用含不同 種化學品之浴,’原位,,進行三次,第一浴處理係使用HF及 NH4F化學品於25°c溫度進行100秒。 第二浴處理係使用SC]化學品於7(rc溫度進行5〇〇秒 〇 第二浴處理使用之SC·!為半導體裝置製法之標準化 學品’其概略包含νη4〇η,ΗΛ,及h2〇其係以某種比例 混合。 第三浴處理係使用HF化學品於25七溫度進行120秒。 本發明之氧化物膜24之凹割進行至氧化物膜厚度高達 1,000 埃。 如此低牴多晶矽膜28之下表面,換言之,多晶矽膜28 與氧化物膜24之介面,以電容器之下電極材料層填補。 然後多晶矽膜28之表面積加大之HSG製程經進行而將 多晶梦膜28表面成形為半球形。 本發明中其氧化物膜24凹割製備之多晶石夕膜28之下表 面係成形為半球形。 然後由播種製程及退火製程組成之HSG製程係於同一 加工腔室内”原位”進行。 此處播種製程之進行係為了扭曲不定形多晶石夕膜28之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公费)
TT . .·Λ1裝 I—tT-----'',)線 (請先閣讀背面之注意事項再填寫本頁) Λ7 Β7 經濟部中央楼準局員工消費合作社印製 五、發明説明(11 ) 結構’其係使用10_3托耳壓力於560。(:溫度下進行50分鐘 〇 播種製程係經由以每分鐘1,200立方厘米速率供給 SiA氣體至已經供給之He (氦氣)進行,而混合比維持 為 He : SiH4=l ,2 : 1。 前述氣體由加工腔室排放後,使用1〇-8托耳壓力於56〇 Cim度退火製程55分鐘而使表面遷移。 然後經由將含多晶石夕膜28之表面成形為半球形而加大 表面積。 然後於使用SC-1化學品之清潔處理後,氮化物膜( 未顯示出)形成於頂面上。 如此於凹割氧化物膜24及清潔處理後,HSG處理供加 大多晶矽膜28之表面積因而防止多晶矽膜28之半球形表面 破壞。 換5之,根據本發明,多晶石夕膜28亦即電容器下電極 之表面積獲得安全保障俾加大電容器電容。 因此根據本發明經由如前述加大電容器下電極材料層 之表面積可獲得電容器之最大電容及改良藉此製造之半導 體裝置之可靠度。 又復雖然已經詳細說明本發明之細節,但須瞭解可未 背離如隨附之申請專利範圍界定之本發明之精髓及範圍做 出多種變化、取代及修改。 本纸蘇尺度適用尹國國家操準(CNS ) Α4規格(2】〇Χ297公雄) (請先鬩讀背面之注意事項再填寫本頁)
----:--^----I me— M fut n_^— —m 訂 — ------- Λ7 B7 五 '發明説明(12) 元件標號對照 10 半導體基材 12 絕緣層 14 氧化物膜 16 側壁間隔層 18 多晶碎膜 20 半導體基材 22 絕緣層 24 氧化物膜 25 光阻 26 侧壁間隔層 28 多晶矽膜 1— ^^^^1 ^^^^1 —^^^1 ^1 ^mf ml 14CH fm 一 *7 n^i ^im 11^1 mfl ml i~ ' T .- 0¾ 、\''口 (請先閔讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210\297公釐) T5

Claims (1)

  1. 申請專利範圍 ~ 1. -種形成半導體裝置之電容器之方法包含下列步驟: a)形成絕緣層附有一層氧化物膜循序置於其上 成形有圖樣之半導體基材上,及去除絕緣層之預定部 份因而形成接觸孔; 七)於含該接觸孔之半導體基材之氧化物膜上形 成電容器之下電極材料層; c) 去除下電極材料層因而暴露氧化物膜之某個 部份; d) 凹龍由錢下電極材料層暴露出之氧化物 膜; 〇清潔經由凹割氧化物膜暴露出之含下電極材 料層下表面及表面;及 f)進行半球形晶粒(HSG)製程俾加大含有經 凹割氧化物膜暴露出之下電極材料層下表面之表面積 ,其又包-含一種介於前述a 觸孔及絕緣層側壁上形成 2.如申請專利範圍第1項之方法 )步驟與b)步驟間於包含接 侧壁間隔層之步驟。 申請專利範圍第旧之方法,其又包含—種於清潔其 面藉前.述半球形晶粒法加大之下電極材料層後,於下 電極材料層上形成一張絕緣膜之步驟。 其中該氧化物膜為高溫 5:如申請專利範園第1項之方法 六、申請專利範圍 氧化物。 >如申請專利範圍第1項 為1,_至2,_埃厚度。、’其中該氧化物膜係成形 7. 如申請專利範圍第4項之方 磷矽酸鹽玻璃膜。 、〜間絕緣層為堋 8. 如申請專利範圍第1箱 多晶石夕膜。㉟之方法,其中該下電極材料層為 定 '如”專利範圍第8項之方法,其中該多晶 形多晶矽膜。 ^ 頁 1〇·如申請專利範圍第8之方法,其中該多初膜係成形於 7,000至 12,000埃厚度。 ' 11_如申請專利範圍第1項 甘士 # 方法,其中乳化物騰之.凹割及 訂 清潔製程係經由使用—含不同種化學品之浴,,原位,,進行 η.如中請專利龍如項之m中凹割及清潔製程 係經由使用含HF及NH4F混合之化學品之第—浴處理, 使用SC-1化學品之第二浴處理及使用HF化學品第三浴 •處理循序進行。 經濟部中央標準局員工消費合作社印製 13·如申請專利範圍第12項之方法,其中該第一浴處理係 於20至30°C溫度進行90至120秒。 14. 如申请專利範圍第12項之方法,其中該第二浴處理係 於60至80°C溫度進行300至600秒。 15. 如申請專利範圍第1項之方法,其中該第三浴處理係於 20至30°C溫度進行60至180秒。 17
    申請專利範圍 ABCD 經濟部中央榡準局員工消費合作社印製 16.如申凊專利範圍第2項 取决, 方法,其中該側壁間隔層係成 形為氮化物膜。 =申請專利範圍第旧之方法,其料球形晶粒製程之 執行方式㈣鄕程錢域來_序進行。 ' 18·如申請專利範圍第17項 甘士城 . 方法,其中播種製程及退火 製程係於一個加工腔室内侧,,原位,,進行。 19.如中請專利範圍第17項之方法,其中播種製程係以550 至57(TC溫度使綠2至1()_4把耳壓力進行45至55分鐘 〇 2〇·如Μ專利級第17項之方法,其中播種製程係經由 ^ ^ # 80 J. 140 ϋ. ^ ^ ^ ^ siH4-^ ^ J. H it, 供給之He (氦氣)。 21. 如申請專職圍第17項之方法,其巾製程之進行 使He (氦氣)與SiH4氣體之混合比維持於丨至^比卜 22. 如申請專利範圍第17項之方法,其中退火製程係於55〇 至570 C使用10 7至1〇-9托耳壓力進行5〇至6〇分鐘。 23. 如申明專利範圍第3項之方法,其表面積藉製程加 大之下電極材料層係使用sc_丨化學品清潔。 24_.—種形成半導體裝置之電容器之方法包含下列步驟: a )形成多層,其包含一層中間絕緣層及一張氧 化物膜循序疊於附有預定圖樣之半導體基材上,及去 除前述多層之某個部份; b)以氮化物膜於包括接觸孔之多層側壁形成一 .層側壁間隔層; 本紙張尺度適财國國家標準(^iTT^F(7r〇X297^* ) -----裝-----„-I訂------「〆 (請先聞讀背面之注意事項再填寫本頁) 18 申請專利範ΐ Α8 Β8 C8 D8 C)形成一張不定形多晶矽膜作為電容器之 玉材料層於具有侧壁間隔層及接觸孔之半導體基材上 甘d)去除部份不定形多晶矽膜因而暴露出氧化物 联之某個部份; 〇凹割經由去除不定形多晶矽膜暴露 物膜; 山心乳化 f) 清潔包含藉凹割氧化物腠暴露出之不定 晶矽祺下表面之表面; g) 進行HSG製程因此加大藉瓜割氧化物膜暴露 出之含不定形多晶矽膜下表面之表面積; h) 清潔其表面積藉hsg.製程加大之不定形多曰曰 矽骐;及 Ba . :—「1 -裝-- (請先鬩讀背面之注意事項再填寫本頁j 訂 經濟部中央標準局員工消費合作社印製 ο於不疋形多晶石夕膜上形成絕緣膜。 25·"請專利範㈣_之方法,其切肢清潔製程 係經由”原位”進行使用混合取及·/之化學品之第一 洛處理’使用SCM之第二浴處理,及使用晒匕學品之 弟三浴處理進行》 2 6.如申請專利範圍第2 5項之方法,其中第一浴處理係於加 ^〇t溫度進行9〇至12〇秒,第二浴處理係於的至啊 度進行300至6〇〇秒,及第三浴處理係於2〇至3〇。匸溫 ...度進行60至18〇秒。 27.二半導體電容器,其中該位於中間絕緣層上方之電 谷器之下電極材料層下表面係成形為球形。
    ¥ A8 B8 C8 D8 六、申請專利範圍 28. 如申請專利範圍第27項之半導體電容’,其中該下電 極材料層為不定形多晶矽膜。 29. 如,請專利範圍第27項之半導體電容器,其中該下電 極材料層係成形為7,000至12,000埃厚度。 ~<n Hi !.- I m· ~ - - - - -I 1--.1 —in I I Γ· I n (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標率局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 20
TW087112757A 1997-12-05 1998-08-03 A method of forming capacitor of semiconductor device and semiconductor capacitor formed thereby TW395007B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970066287A KR100253094B1 (ko) 1997-12-05 1997-12-05 반도체소자의 커패시터 제조방법 및 이에 따라 제조되는 반도체커패시터

Publications (1)

Publication Number Publication Date
TW395007B true TW395007B (en) 2000-06-21

Family

ID=19526548

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087112757A TW395007B (en) 1997-12-05 1998-08-03 A method of forming capacitor of semiconductor device and semiconductor capacitor formed thereby

Country Status (4)

Country Link
US (1) US5981351A (zh)
JP (1) JP3957886B2 (zh)
KR (1) KR100253094B1 (zh)
TW (1) TW395007B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191011B1 (en) * 1998-09-28 2001-02-20 Ag Associates (Israel) Ltd. Selective hemispherical grain silicon deposition
TW408447B (en) * 1999-01-04 2000-10-11 United Microelectronics Corp The formation method of semispherical grained silicon (HSG-Si)
US6271086B1 (en) * 1999-06-30 2001-08-07 United Microelectronics Corp. Method for preventing the cluster defect of HSG
KR100339244B1 (ko) 1999-06-30 2002-05-31 박종섭 고부하저항 타입의 에스램 제조방법
KR100398580B1 (ko) * 2001-02-22 2003-09-19 주식회사 하이닉스반도체 반도체 메모리 소자의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049517A (en) * 1990-11-07 1991-09-17 Micron Technology, Inc. Method for formation of a stacked capacitor
US5759893A (en) * 1996-12-05 1998-06-02 Powerchip Semiconductor Corp. Method of fabricating a rugged-crown shaped capacitor
US5851878A (en) * 1997-04-01 1998-12-22 United Microelectronics Corporation Method of forming a rugged polysilicon fin structure in DRAM
US5759895A (en) * 1997-10-14 1998-06-02 Vanguard International Semiconductor Company Method of fabricating a capacitor storage node having a rugged-fin surface
US5766995A (en) * 1997-11-03 1998-06-16 Texas Instruments - Acer Incorporated Method for forming a DRAM cell with a ragged polysilicon crown-shaped capacitor

Also Published As

Publication number Publication date
KR19990047770A (ko) 1999-07-05
US5981351A (en) 1999-11-09
JP3957886B2 (ja) 2007-08-15
JPH11177044A (ja) 1999-07-02
KR100253094B1 (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
TW434892B (en) Method for fabricating a DRAM cell capacitor
TW395007B (en) A method of forming capacitor of semiconductor device and semiconductor capacitor formed thereby
TW388123B (en) Method of producing DRAM capacitance and structure thereof
TW466552B (en) Semiconductor device and the manufacturing method thereof
US5874336A (en) Method to improve yield for capacitors formed using etchback of polysilicon hemispherical grains
TW515091B (en) High dielectric capacitor and method for fabricating thereof
TW457696B (en) Method for forming capacitor
TW462105B (en) Gas etchant composition and method for simultaneously etching silicon oxide and polysilicon, and method for manufacturing semiconductor device using the same
JP2001053251A (ja) 半導体装置の製造方法
TW411589B (en) Method of manufacturing capacitor bottom electrode and structure thereof
TW434886B (en) Manufacturing method of stacked capacitor
KR100319170B1 (ko) 반도체소자의 캐패시터 형성방법
TW396614B (en) Dynamic random access memory and stacked capacitor structure without escaping hemisphereical particle silicon layer and array variation
KR20060134344A (ko) 반도체 장치의 캐패시터 형성방법
TW427015B (en) Structure and manufacturing method of stacked-type capacitors
TW406415B (en) Method for forming a memory integrated circuit
JPH05110026A (ja) 半導体装置の製造方法
TW423153B (en) Manufacturing method of the bottom electrode of DRAM capacitor
TW439249B (en) Manufacturing method of the nail-like plug with landing pad
TW383495B (en) Manufacturing method for DRAM capacitor
JPH1012839A (ja) 半導体装置およびその製造方法
TW200849388A (en) Glue layer for hydrofluorocarbon etch
TW385520B (en) Method of manufacturing dynamic RAM access memory
TW414951B (en) Method of forming electrode
TW312836B (en) Method of forming shallow trench isolation

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees