TW393753B - Improved multi-level conductive structure and method therefor - Google Patents

Improved multi-level conductive structure and method therefor Download PDF

Info

Publication number
TW393753B
TW393753B TW087112836A TW87112836A TW393753B TW 393753 B TW393753 B TW 393753B TW 087112836 A TW087112836 A TW 087112836A TW 87112836 A TW87112836 A TW 87112836A TW 393753 B TW393753 B TW 393753B
Authority
TW
Taiwan
Prior art keywords
layer
low temperature
low
conductive
dielectric layer
Prior art date
Application number
TW087112836A
Other languages
English (en)
Inventor
Dirk Tobben
Peter Weigand
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW393753B publication Critical patent/TW393753B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

好斌部中央標準局員J·消費合作社印則水 S ! A7 B7 五、發明説明（<斗） 參考符號說明 103... 導電線 105... 導電線 106... 導電線 114... 導電線 108... 導電層 110... 基板 112... 第一介電層 2 0 4… 光阻罩 302... 導電層 3 0 3… 導電塞 3 0 5… 導電塞 502... 光阻罩/襯墊層 503... 導電線 505... 導電線 5 0 8… 導電線 6 0 2… 氤化物鈍化層 706... 溝渠 , 710... 開放區 7 0 8… 溝渠 9 0 2… 低電容填充物 9 0 4… 低電容填充物 950… 氮化物層 -1 6-
I,-------ii<------IT----^--.線V (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率（CNS ) Λ4現格（210x 297公釐） 紂濟部中决標準局負工消费含作社印^ A7 B7五、發明説明（f ) 發明背景 本發明俗關於積體電路之製造。更具體地説，本發明 / 係關於用於減少在積體電路中導電線及/或導電塞之間 之電容耦合。 在一典型的積體電路上，可以使用導電線，例如金羼 線，來耦合基板上之一些裝置以達到所設計之功能。近 年來，可以使用垂直連結之積體電路，數値導電層來符 合相互連接之需求，同時最小化1C之大小。這些導電層 典型地藉由一或更多値介電層而互相隔絶。當需要時， 可使用Vias來連接不同導電層中之導電線。 為了方便說明，第1至6圖描述在積體電上數個導電 層中形成上層導電線之習知過程。在這些圖式中形成之 結構可以用在製作動態隨機存取記億體（DRAM)之電路中 。雖然圖中只顯示上層導電線及形成多層導電線之後幾 値階段來簡化說明，但是應了解的是，掲示於此之本發 明亦可應用在其他在上層下方之導電線。參考第1圔， 自導電層108(如金屬層）形成之導電線103,105,114，及 106，俗位在一基板110上〇基板110可代表，例如，—— 矽基板，而且可以包含數個裝置。導電線103,105,114, 及106可以代表，例如，鋁連接線而且可以使用一習知 之蝕刻程序自導電層108中被蝕刻掉。 在導電層108之上方，澱積一第一介電雇112。在澱積 之後，第一介電層112典型是由一習知平面化過程如化 學-機械磨光（CMP)來平面化。在第2圖中，使用介電蝕 (請先閱讀背面之注意事項再填寫本頁) '1Τ 本紙張尺度適用中國圉家標肀（CNS ) Λ4規格（210Χ297公釐） 經满部中"標绛局負工消贽合作社印^ A7 B7___五、發明説明（> ) 刻步驟，利用光阻罩204經過第一介電層112來触刻Via 203及Via205e雖然Via203及205具有傾斜壁，但是如有 需要亦可以是垂直壁。 在第3圖中，導電層302包含，例如，鋁或鋁合金之 一，被澱積在第一介電層112之上並進入via2()3及205。 在Via203及2Q5之内，導電材料分別形成導電塞303及305 。這些導電塞303及305係用來連接導電層302而各別之導 電線103及105係位於導電層1〇8。 或者，可以在第2圖之第一介電層Π2上殿積一層检塞 材料並且將之蝕刻及磨光以在Via203及205之内形成導電 塞。例如，導電塞可由鎢形成。之後，另一導電層，例 如，鋁或其合金，可以整片澱積在介電層11 2上以形成與 較早形成之導電塞之間之電氣接觸。 在第4圖中，使用適當之光阻罩502來蝕刻導電層302 以形成導電線503,505,及508，如圖所示。導電線503經 過在Via 2 0 3内之導電塞3 0 3與導電線103耩合，而導電線 505則經過在Via205内之導電塞305舆導電線105锇合。 在第5圖中，典塱地代表一薄TE0S層之内襯層5 0 2偽整 Η澱積在導電線503,505,及508及介電層112之表面上（在 用來蝕刻導電層之光阻被移除後）。之後，澱積一層氮化 物鈍化層602在内襯層502之上（第6圖）。氮化物層602可 以是，例如，約7000埃厚。如第6圖所示、氮化物層602 亦填充人導電線503,50 5及50 8之間之溝渠中。 已發現的是，第6圖中之習知技術之多層導電結構具 -4- (請先閲讀背面之注意事項再填寫本頁) ,1Τ 本紙張尺度適州中國國家標率（CNS〉Λ4規格（210X297公釐） ^滅部中决桴準局負-"-消費合竹社印^ A7 B7五、發明説明（士） 有某些缺點。例如，在習知多層導電結構之各値導電線 及導電塞之間發現有很高的電容耦合。例如，參考第6 I 圖，在相鄰導電線5Q3及5 0 5之間，穿過氮化物層60 2及 第一介電層112,存在有電容耦合。其間之電容耦合之 程度由於氮化物材料（例如，典型氮化物層之介電常數 約為7.9)及下面氡化物介電（例如，典型氣化物層之介 電常數約為4)之高介電常數，是很高的。 再者，在導電線503及之下的導電線103之間，以及在 導電線505及之下的導電線105之間亦存在有電容耦合。 因為一些場線橫過具有高電容之介電層112，所以其間 之電容耦合程度亦很高。 再者，在相鄰導電塞之間，例如，在導電塞3 0 3及305 之間，穿透第6圖之介電層112,亦存在有電容耦合。 再一次，由於介電層112之高電容，所以相鄰導電塞之 電容耦合亦較高〇 如熟習此領域者可了解的是，在習知之多層導電、结構之 導電線及塞之間之高電容網合程度增加了時間延遲，而 且在最後之積體電路中造成高度之串音及電容性損失， 進而損顔積體電路之性能。再者，高電容耦合需要較高 之操作電壓，進而在蓮作期間增加熱消耗量及延遲。而 對於在最上層金屬層之導線往返間之電容耦合更是如此 ，因為這些導電線典型地包含最大及最長之金屬導線（ 例如，高達1微高，0.8微寬及數公釐長），因為這些導線 係設計成用來載導功率及接地至1C的其他部份。至這些 (讀先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標率（CNS ) Λ4規格（210X 297公釐） 五、發明説明（4 A7 B7 耦相以 容其合 電。及網 度能構容 高性結電 之之電之 來上導間 而耗層之 線消多塞 引率之電 屬功良導 金及改及 層，有線 上遲要電 些延需導 這 ' > 値 從容知各 及電可少 線在論減 引 IS#來 颶壞！述法 金損上方 層會從之 上合 開 經满部中"標準局員-x消费合作社印^ 便增進效能。 發明槪沭 在一實施例中，本發明係關於一在積體電路上之多層 導電結構，其包含一第一導電層及放置在第一導電層上 方之第一介電層。多層導電結構更包含一置放在第一介 電層上方之第二導電線。第二導電層包含一第一導電線 及第二導電線。多層導電線結構亦包含一層置放在第一 導線及第二導線之間之溝渠中之低電容材料層。溝渠穿 過第二導電層且至少實質上穿過第一介電層。低電容材 料代表一具有較第一介電層之介電常數低之介電數之材 料。 在另一實施例中，本發明係關於在一積體電路上形成 一多層導電結構之方法。此方法包含形成一第一導電層 及在第一導電層上形成一第一介電層。此方法更包含在 第一介電層上形成一第二導電層。亦包含了蝕刻通過第 二導電層並且至少部份通過第一介電層以在第二導電層 及第一介電層中形成一溝渠，藉此移除至少一部分之介 電層並且在第二導電層中形成第一導電線\及第二導電線 ο再者，此方法包含澱積低電容材料入溝渠《低電容材 料之介電常數較第一介電層之介電常數為低。 (請先閱讀背面之注意事項再填寫本頁)
,1T — 本紙張尺度適用中國國家標率（CNS ) Λ4規格（210X297公釐） ^"部中吹標準局貝工消於合作社印裝 A7 B7 五'發明説明（ο 本發明之上述及其他待徴將於下在發明詳細説明中並 參考所附圖式予以更詳細之説明。 _式簡單説明 本發明將藉由範例來説明，而不是予以限制，而在伴 随之圔式中，相似標號代表相似元件，並且·· I第1至6圏顯示用於形成數層導電結構之習知技術。 第7至10圖顯示根據本發明之一實施例，用於形成數 層導電結構之本發明之技術。 本發明之詳細說明： 本發明將參考幾餡實施例及其伴随圖式而予以詳述。 在下列之說明中，將會舉出很多待定細節以便讀者能完 $ 了解本發明。但是對熟習此領域之技藝人士而言，明 顯的是，本發明可以在不具有這些特定細節的部分或全 部下而加以實現。在其他例子中，熟知之步驟及结構則 未被詳細描述以便將本發明模糊化了。 本發明僳關於在1C中使用之數層導電結構。這種1C, 可以是一随機存取記億體（RAM), —動態随機存取記億 體（DRAH), —同步DRAM(SDRM),及一唯讀記億體（ROM)。 其他1C，如特殊應用IC(ASIC),合併DRAM-邏輯電路（嵌 入DRAM),或任何其他邏輯電路，亦為有效。典型地是在 晶鬮上形成數镝併聯之1C。在加工完成後，再将晶圓分 割成各傾獨立之1C晶片。然後再柃這些晶片封裝成為成 品而用在，例如，電腦条統，通訊手機，傾人數位肋理 (PDA)，及其他電子産品等之消費性産品中。 本紙張尺度適用中國國家標嗥（CNS ) Λ4規格（210X297公釐） J--------f :’— (請先閲讀背面之注意事項再填寫本！)
,1T
Tf A7 B7 經滅部中次椋卑局员-7-消於合作社印v 五、發明説明（ b ) 1 ，1 在 一 實 施 例 中 9 以 低 電 容 材 料 取 代 在 多 層 導 電 結 構 中 1 1 I 使 用 之 高 電 容 材 料 來 減 少 到 導 電 線 及 塞 及 白 導 電 線 及 塞 1 而 來 之 電 容 網 合 0 不 僅 是 上 方 導 電 層 是 如 此 (即， 在導 請 先 1 電 線 之 間 之 彼 此 絶 緣 )， 並且進入下方之介電層亦是如 閱 讀 1 I 此 〇 這 些 較 深 之 溝 渠 移 除 在 相 鄰 導 電 線 之 間 之 __- 些 高 電 背 面 1 I 之 1 容 介 電 材 料 〇 然 後 以 低 電 容 材 料 將 這 些 溝 渠 填 滿 > 而 代 意 1 1 事 1 替了被移除之介電材料。 項 I _^ 旦 在 相 鄰 導 電 線 之 間 之 溝 渠 被 低 電 容 材 料 所 填 充 » 再 填 寫 丄 本 | 即 可 澱 積 一 氮 化 物 層 在 基 板 之 上 0 因 為 溝 渠 在 澱 積 氮 化 頁 、_， 1 I 物 之 前 已 經 填 充 有 低 電 容 材 料 > 所 以 * 幾 乎 沒 有 任 何 高 1 1 電 容 氮 化 物 材 料 澱 積 在 相 鄰 導 電 線 之 間 〇 1 1 在 蓮 作 期 間 J 因 為 在 相 鄰 導 電 線 及 塞 之 間 並 沒 有 高 電 1 訂 電 容 介 電 及 氮 化 物 材 料 » 所 以 有 利 地 減 少 了 至 導 電 線 及 1 塞 與 白 導 電 線 及 塞 而 來 之 電 容 耦 合 〇 所 減 少 之 電 容 m 合 I 1 進 而 最 小 化 電 容 性 損 失 9 藉 此 增 進 了 性 能 (例如， 在延 I 遲 ， 功 率 消 耗 等 方 面 之 性 能 )〇 1 本 發 明 之 特 徴 及 益 處 可 由 參 考 画 式 及 以 下 之 討 PID 而 更 Λ Ϊ 易 於 了 解 〇 在 第 7 圖 中 在 相 鄰 導 電 線 之 間 之 溝 渠 (例 1 如 9 在 金 羼 層 3 0 2中之導電線5 0 3及 5 0 5之間）已 延 伸 進 入 介 電 層 1 12 中。 以此方式， 在介電層1 1 2中 之 一 些 介 電 材 料 白 相 鄰 導 電 線 之 間 之 區 域 移 除 9 例 如 9 在 第 7 圖 中 之 虛線702及704之間之區域 〇 這 與 第 4 圖 之' 習 知 技 術 之 情 1 1 況 相 反 1 其 中 第 4 圖 在 導 電 線 503及505之間 之 溝 渠 在 導 1 I 電 層 3 0 2及介電層1 12之介 面停 止 8 - (即是， 該介電層1 12實 1 1 1 1 1 1 本紙张尺度適用中國國家標率（CNS ) Λ4規格（21 OX 297公釐} 經滅部中次標準局貝Η消资合作社印^ A7 B7五、發明説明（？） 質上不被溝渠蝕刻所蝕刻）。 在一實施例中，第7圖之溝渠706藉由一習知之反應離 t 子蝕刻（RIE)之蝕刻方法被蝕刻進入介電層112。再者，用 來蝕刻導電層1〇8(以形成導電線503 ,505,及508)之光阻 罩亦可用來執行之後的介電蝕刻以製成溝渠，藉此省去 一額外之光蝕刻步驟。應注意的是，溝渠蝕刻並未觸及 先前形成之Via，因為這些Vi a係位在導電線之下方，而 由其上之光阻罩所保護。 如第7画所示，在介電層112蝕刻成溝渠706之介電蝕 刻步驟可以在位於下方之導電層10 8介面停止（例如，藉 由一終點技術）。然而，熟習此技藝之人士可了解的是， 由本發明之技術所提供之益處也可由延伸溝渠706之蝕刻 進入介電層112而在到逹金屬層108之前停止來實現。值 得注意的是，至少有一些介電材料仍存在導電線1 〇 3 , 1 0 5 ,114及106之間而彼此絶緣並提供機械支撐。介電蝕刻步 驟亦在相鄰導電線505及508之間製成一進入介電層112之 溝渠708，並且在第8圖中形成一開放區710。 雖然在某些情況下，可能想要以低K填充材料來置換 高電容介電材料（卽是，實質上蝕刻通過介電層），但是 溝渠之實際深度則是部分地由在蝕刻期間保護性光阻材 料之可獲得性來決定，這是因為一些光阻材料可能在蝕 刻期間被浸蝕，而溝渠蝕刻可能必須在達到下面導電層 108之介面前即停止，以避免造成對上方導電層之導電 線不當的損害（例如，第7圖中之層302之導電線503,505 1·1.-------Ο------訂----^--- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率（CNS ) Λ4規格（210X297公釐） 經嫡部t决標準局員工消費合作社印製 A7 B7 五、發明説明（^ ) ，及 5 0 8 )。 在第8圖中，非必要之氧化物襯墊層80 2 (例如，一 TE0S 襯墊澱積在第7圖金屬層302之導電線503，505，及508 上方，溝渠7D6及7 0 8之内，及開放匾710之上。非必要之 氣化物襯墊層802可以代表任何具有良好步驟覆蓋之氧化 物，而且可用來防止黏合及腐蝕問題，這些問題可能與 之後在第9圖中澱積之低電容材料相關聯。襯墊層亦可 覆蓋或保護導電層108免於腐蝕及黏合之問題，這些間題 像由於導電層1Q8在溝渠蝕刻後曝露，針對其後澱積低電 容材料可能産生之問題。 在第9圖中，將低電容材料澱積進入溝渠6及708， 即是進入穿透金屬層302並且至少部分穿透在相鄰導電 線之間之介電層112之溝渠β這德低電容材料在第8圖之 溝渠706及7G8中形成低電容填充物902及904。低電容材 料取代了之前自這些溝渠中移除之高電容介電材料。而 且低電容镇充材料更延伸進入介電層，卽第8圖之介電 層 1 1 2 〇 如在此使用之術語，低電容介電材料代表具有較所取 代之材料低之介電常數之材料，例如，較介電層112之 介電材料低或是較在第9圖中之氮化物材料低。低電容 材料最好是，但不是必需的，具有均為3之介電常數。 在一實施例中，低電容材料最好是低介窜常數（低Κ)之 旋轉塗覆材料，例如氳S0G(例如，Dow Coming’s F〇x) ，甲基S0G，無機旋轉塗覆聚合物（包括聚亞酵胺，P〇ly- -1 0- 本紙張尺度適W中國闽家標肀（（、NS > Λ4現格（2丨0X297公鍰) (讀先閱讀背面之注意事項再填寫本頁)
、1T - V. I. - f . 經消部中央標準局負工消资合作社印1Ϊ A7 B7 _五、發明説明（？） b e n ζ ο X a ζ ο 1 e s，Ρ ο 1 y a r y 1 e t h e r s，等等），或平均旋轉塗 覆之氣凝膠。一自勤整平之化學氣相殺積（CVD)膜（例如 1 ，Trikon Technologies’s低 K. Flowfill)亦可根據本 發明之另一實施例來使用。 如熟習此領域之技藝人士已知者，旋轉塗覆材料典型 地依隨恒定體積之規則，即是，流動及填充較小之結構 ，如溝渠706及708，同時使其平面化以在開放區形成一 定厚層，例如，開放®71t^因此，定厚低電容層你位 在第9圖之之開放區710之上。然而，由於恆定體積之 規則，在開放區7 1 Q之低電容材料之厚度將小於溝渠之 深度。 在第ίο圖中，將氮化物（sixNy)層950锻積在整個結構 之上以達到鈍化之目的。層950可以是任何鈍化層，例 如 P S G ( p h 〇 s p h 〇 s i 1 i c a t e g 1 a s s ) 〇 藉由蝕刻溝渠進入介電層，例如溝渠706進入介電層 1 1 2，並重新以一低電容材料填充此溝渠，本發明有利 地自預期到逹及來自導電線及塞之場線横跨匾域中移除 高電容材料，並且以低電容材料取代高電容氧化物及/ 或氮化物材料。 以低電容材料填充溝渠亦許可氮化物層，例如第10圖 之氮化物層950被提昇至導電線上方。以此方式，較少之 到達及始自導電線之場線横跨高電容氤化物材料。取代 的是，一大部分之到達及來自導電線，例如導電線503及 505，之場線横跨低電容填充材料《以此方式大大滅少了 -1 1 - (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標率（CNS ) Λ4規格（2丨〇 X 297公釐） 經滴部中呔標準局負^消费合作社印^ A7 __B7 _ 五、發明説明（、。） 到逹及來自導電線之電容鑼合。 再者，自相鄰導電線間移除高電容介電材料有利地並
I 大大地減少了相鄰導電塞之間之電容耦合。參考第6圖 ，例如，習知多層結構允許在導電塞3 0 3及305之間之部 分場線横過層U2之高電容介電材料。卽使習知技術之 溝渠（並不實質上延伸進入介電層）像以低K材料予以填 充，如同在一些習知結構中所完成者（即是，即使在第4 圖習知技術之導電線503/505及導電線505/508之間之溝 渠中以低K材料镇充 >，此方式仍不能解決在習知技術 導電塞303及305之間之場線横過介電層112之高電容介 電材料而造成其間高度電容耦合之問題。相反地，第10 圖之相鄰導電塞30 3及30 5之間之大部分場線橫過低電容 填充物902。以此方式，大大地減少了第10圖中之導電 塞3Q3及305之間之電容耦合β 在上導電線505及下導電線105之間之一些遴緣場線亦 横過低電容填充物902及904之間之低電容材料》因此， 減少了在上導電線505及下導電線105之間的電容锅合。 假如導電層108亦代表保險絲形成層（例如，動態随機 存取記億體電路之保護或位址/致能保險絲 >,在第7至 10圖中掲示之多層導電結構形成技術提供更進一步的益 處。為了了解這方面，應注意的是可雷射損毀之保險絲 通常需要在保險絲設定操作期間在保險絲1上方建立一預 定厚度之介電窗（即，由雷射損壤保險絲）。參考第6圆 之習知技術，保險絲114及106傷由介電層112,襯塾層 -1 2- 本紙張尺度適用中國國家標率（CNS ) Λ4規格（2丨0X297公楚） I.-------A..------ΐτ-----—,4v (請先閱讀背面之注意事項再填寫本頁) 明説明發 、五
7 7 A B 典 作 操 定 設 絲 險 保 應 因 了 為 0 蓋 覆 2 ο 6 層 化 氮 及 到 度 厚 層 之 方 上 絲 〇 險度 保厚 在之 少定 減界 以即 驟前 步作 刻操 蝕定 一 設 要—絲 需險 地保 型到 能 可 度 厚 之 不 據 依 而 用 使 11之 層法 電光 介磨 之械 中機 術學 技化 知之 習層 圖此 6 化 第面 在平 -來 而用 然於 由 同計刻 設蝕 難之 很窗 以電 所介 ，之 性度 變厚 可設 種預 這 一 有成 ， 為形知 因方可 。上例 同絲範 不險 所保 有在 絲成 險造 保能 之出 個 這 由 藉 ο 驟 步 術 技 知 習 些 1 在 不 中 區 移 放 之Ϊ 丨開 料 t在 材 。電), 度介02 厚之； 窗方 電上 介絲 之險 同保 不在 很 ， 有面 具方 絲一 險之料 保明材 之發墊 同本襯 不據由 現根並 發 除 層 墊 襯 之 中 圖 ο 1 第 如 例 代 取 積 澱 之 ο 5 9 層 物 化 氮 及 料 材 容 電 低 之 方 上 有移 ，為 因 是 這 示 所 圖 7 第 變料 之材 度電 厚介 層之 «方 堆上 方絲 上險 絲保 險在 保有 在所 除上 移質 地實 利除 學法 化積 之澱 層為 電因 介。 ^殳 面變 平的 來上 用度 用厚 使層 於電 由介 中之 術成 技造 知所 習法 在光 去磨 除械 可機 (請先閱讀背面之注意事項再填寫本頁) -9 經¾‘部中决標準局負工消f合作社印紫 P 同 Μ卩厚 C ^ 與對 ί度3 制 上 之 Μ ^ ^ 確β保 H. ,1 … 4- *層⑧ 被h 。 ® ^ S 厚 厚 ai 絲，-®險2 ¾¾ / 一 ^ ^ ^ 許Η有 允-Ρ具 法),^5 覆下而 塗之絲 轉較險 旋相保 及法之 成 形 以 用 後 隨 制 控 地 準 〇 精驟 更步 可刻 明蝕 發之 本窗 此電 因介 ，之 定方 固上 為絲 較險 度保 * 二 電及Ji ¾電IP ® Y 間 鄰介 θ *lv ffi容㈣ 二问$ 1之A il® P 層_ 減 線^ ^ ^ 0 ^ ^ W # Ξ可 相 者4換 a *> aL 知 2 置 得30及 可層除 論電移 討導之 述在料 前及材 由間物 之化 本紙張尺度谪用中國國家標埤.（CNS ) Λ4#見格（210X297公釐） Λ 五、發明説明（ A7 B7 卽 9 /|\ 是層 的上 期最 預之 可上 。路 合電 Λ9 1-.J 親S 容術 電技 的少 來減 而合 構耦 結容 此一一 電 這之 自明 發導 本— 用 應 當 後 最 應 。 術合 技耦 之容 示電 掲之 所間 將層 可及 ，内 而層 然少 。減 益以 利層 的電 大導 很一 生任 産之 會 中 將1C 層到 Β 目 fl 月 失作 損操 性來 容壓 SB 爹I 了低 少一 減以 而路 進電 合體 耦積 容許 電允 之且 少並 減耗 所消之 ，率小 述功減 所化 ， 早小者 較最再 如 ， 0
更 間 榡 結 在 出 計 設 者 計 設 許 允 合0 容 I 材 容 ο 小低 大些 之一 路置 電放 體地 積利 後有 最 ，、 C 编方 地之 利著 有顯 此不 藉一 ，以 距明 節發 之本 小 達 中 2 到 11及材 層合容 gBηβ && ΐξποτ 介容低 在電中 ，之層 如間此 例之在 ，塞 〇 上電合 層導耦 電鄰容 介相電 至中之 料層線 gBi 介導 在方 少上 減自 以來 顯 明 不 並 備 準 之 料
成 形 將 在 用 使 應 不 料 材 容 S (請先閱讀背面之注意事項再填寫本頁) 11 層 電 介 如 假 為 低因 是是 的這 知 。vi 周層 ， 所之成 眾塞形 為電料 因導材 能 可 y 貝 成 形 之 塞 電 導 及 W ¥ 現 及容二 * •1 質 V 0 ^ 由VI 是於 全擾 完受 訂 在 卽 /IV 象 應 反 學 化 之 間 之 氣 濕 之 來 料 材h 容電 電導 低不 自得 及變 塞塞 M電 金導 之得 中使 Λ
經¾‘部中决標準局負-T消费合作社印S;J 然中 雖料 ，材 定電 穩介 較之 在12 a1 VI層 許電 允介 式如 方例 之 ， 箸料 顯材 不電 一 介 以之 明 ， 發容 本電 高 有如在 沒例免 在，避 而料可 然材， i C ， 霄 贫 成介方 形容此 @i·渠圭母二 W 纟之i »圖 V 之 生 ^ ^ 0 形_中 ajf在 a i 髙 此 換 置 則 中 内 之 8 ο 7 及 鄰 相 在 換 置 時 '同 料 材 電 介 容 i tpST 高 之 過. 横 所 線 場。 之之 間代 之取 塞料 電材 導容 及電 線低 電以 導而 本紙張尺度適用中國國家標準（C:NS ) Λ4規格（210X297公釐）
五、發明説明（G A7 B7 於附之 靨所内 ， 圍 其此範 有因及 仍。神 但物精 ，等之 述相明 描及發 來合本 例組在 施列有。 實排所物 個，括等 數化包相 由#將及 經之圍合 已内範組 明圍利列 發範—專排 本明請， 然發申化 雖本之變 I.-------： —'------訂----„---•Λ1 (讀先閱讀背面之注意事項再填寫本頁) 經漳部中决標淖局員.τ消於合竹社印$ί 本紙張尺度適用中國國家標埤（（'NS ) Λ4規格（210Χ297公釐） 好斌部中央標準局員J·消費合作社印則水 S ! A7 B7 五、發明説明（<斗） 參考符號說明 103... 導電線 105... 導電線 106... 導電線 114... 導電線 108... 導電層 110... 基板 112... 第一介電層 2 0 4… 光阻罩 302... 導電層 3 0 3… 導電塞 3 0 5… 導電塞 502... 光阻罩/襯墊層 503... 導電線 505... 導電線 5 0 8… 導電線 6 0 2… 氤化物鈍化層 706... 溝渠 , 710... 開放區 7 0 8… 溝渠 9 0 2… 低電容填充物 9 0 4… 低電容填充物 950… 氮化物層 -1 6-
I,-------ii<------IT----^--.線V (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率（CNS ) Λ4現格（210x 297公釐）

Claims (1)

  1. 經濟部中央搮率局負工消费合作社印装 公告本髮 _ D8六、申請專利範圍 1. 一種在積體電路上之多層導電結構，該多層導電結構 包含： 一第一導電層； 一置放在該第一導電層上方之第一介電層； 一置放在該第一介電層上方之第二導電層； 該第二導電層包含一第一導電線及一第二導電線； 及 一層低電容材料，置放在該第一導電線及該第二導 電線之間之溝渠中，該溝渠穿透該第二導電層且至少 實質上通過該第一介電層，該低電容材料之介電常數 較該第一介電層之介電常數為低。 2. 如申請專利範圍第1項之多層導電結構，其中該低電 容材料傺一旋轉塗覆材料。 3. 如申請專利範圍第1項之多層導電結構，其中該溝渠 穿過該第一介電層直至該第一導電層之上表面。 4. 如申請專利範圍第1項之多層導電結構，更包含一氧 化物襯墊層，該氣化物襯墊層僳置放在該第二導電層 及該低電容材料層之間。 5. 如申請專利範圍第4項之多層導電結構，其中該低電 容材料僳一旋轉塗覆材料。 6·如申請專利範圍第1項之多層導電結構，其中該旋轉 塗覆材料實質上填充該溝渠。 7.如申請專利範圍第6項之多層導電結構，更包含置放 在低電容材料層上方之第二介電層。 -1 7- (請先閲讀背面之注意事項再填寫本頁)
    本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） A8 B8 C8 D8 經濟部中央揉準局貝工消费合作社印裝 六、 申請專利範圍 1 »1 8 .如 申 請 專 利 範 圍 第 7 項 之 多 層 導 電 結 構 9 其 中 該 第 二 1 1 介 電 層 偽 一 氮 化 物 層 〇 I 9 •如 申 請 專 利 範 圍 第 8 項 之 多 層 導 電 結 構 9 其 中 該 低 電 請 * | I 容 材 料 之 介 電 常 數 傜 低 於 該 第 * 氮 化 物 層 之 介 電 常 數。 先 閲 1 I 讀 1 I 10 .一 種 動 態 隨 機 存 取 記 億 體 Π π» 電 路 包 含 ; 背 面 1 之 1 _- 第 —- 金 颶 層 ; 注 意 1 f 一 置 放 在 該 第 一 金 颶 層 上 方 之 第 一 介 電 層 9 事 項 1 I 再 I 置 放 在 該 第 介 電 層 上 方 之 第 二 金 屬 層 t 該 第 二 填 寫 金 屬 層 包 含 — 第 一 金 m 線 及 丨一 第 二 金 屬 線 > 及 頁 1 一 低 電 容 材 料 層 9 置 放 在 該 第 一 金 屬 線 及 該 第 二 金 1 1 屬 線 之 間 之 溝 渠 ， 該 溝 渠 穿 透 該 第 二 金 颶 層 且 至 少 實 1 I 質 上 通 過 該 第 一 介 電 層 5 該 低 電 容 材 料 之 介 電 常 數 較 1 1 訂 1 該 第 一 介 電 層 之 介 電 常 數 為 低 〇 11 •如 串 請 專 利 範 圍 第 10 項 之 動 態 隨 慨 存 取 記 億 體 電 路 ) 1 I 其 中 該 低 電 容 材 料 之 介 電 常 數 約 低 於 3〇 1 12 .如 請 專 利 範 圍 第 10 項 之 動 態 隨 機 存 取 記 億 體 電 路 9 1 其 中 該 溝 渠 穿 透 該 第 一 介 電 層 直 至 該 第 一 金 颶 層 之 上 表 面 0 1 .1 13 .如 申 請 專 利 範 圍 第 10 項 之 動 態 隨 機 存 取 記 億 體 電 路 » 1 » *1 其 中 該 低 電 容 材 料 係 一 旋 轉 塗 覆 材 料 0 14 •如 Φ 請 專 利 範 圍 第 10 項 之 動 態 隨 μ* 機 存 取 記 億 體 電 路 ，更 I 包 含 置 放 在 該 低 電 容 材 料 層 上 方 之 第 二 介 電 層 9 該 1 低 電 容 材 料 層 實 質 上 填 充 該 溝 渠 〇 1 1 15 .如 串 請 專 利 範 圍 第 14項 之 動 態 随 機 存 取 記 億 體 電 路 9 1 1 18 1 1 1 1 本紙張尺度適用中國國家揉準（CNS > A4現格（2IOX297公釐） 經濟部中央標率局貝工消費合作社印装 393753 as C8 D8六、申請專利範圍 其中該第二介電層俗一氮化物層，該低電容材料之該 介電常傜低於該氮化物層之介電常數。 16. —種用以在積體電路上形成多層導電結構之方法，該 方法包含： 形成一第一導電層； 在該第一導電層上方形成一第一介電層； 在該第一介電層上方形成一第二導電層； •蝕刻穿透該第二導電層且至少部分進入該第一介電 層以在該第二導電層及該第一介電層中形成一溝渠， 藉此移除至少一部分之該介電層並在該第二導電層中 形成一第一導電層及一第二電線；及 澱積一低電容材料進入該溝渠，該低電容材料之介 電常數較該第一介電層之介電常數低。 17. 如申請專利範圍第16項之方法，其中該低電容材料傜 一旋轉塗覆材料。 18 .如申請專利範圍第17項之方法，其中該溝渠被蝕刻穿 透該第一介電層直至該第一導電層之上表面。 19. 如申請專利範圍第18項之方法，其中該旋轉塗覆材料 實質上填充該溝渠。 20. 如申請專利範圍第19項之方法，更包含澱積一第二介 層於該低電容材料層之上。 21，如申請專利範圍第20項之方法，其中該第二介電層偽 一氮化物層。 22.如申請專利範圍第21項之方法，其中該低電容材料之 -1 9- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家橾率（CNS ) A4規格（210X297公釐） A8六'申請專利範圍 像 料 材 容 〇 電 低低 數該 常中 電其 〇 介 ，料 之法材 層方積 物之澱 化項相 氮19氣 1 第學 第圍化 該範之 較利平 數專調 常請動 電申自 介如一 ~Γ-------r—^ ------訂----5--—J.气· — (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標率局貝工消费合作社印*. 本紙張尺度適用中國國家標率（CNS ) A4说格（210X297公釐）
TW087112836A 1997-09-29 1998-08-04 Improved multi-level conductive structure and method therefor TW393753B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/939,208 US5977635A (en) 1997-09-29 1997-09-29 Multi-level conductive structure including low capacitance material

Publications (1)

Publication Number Publication Date
TW393753B true TW393753B (en) 2000-06-11

Family

ID=25472743

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087112836A TW393753B (en) 1997-09-29 1998-08-04 Improved multi-level conductive structure and method therefor

Country Status (6)

Country Link
US (1) US5977635A (zh)
EP (1) EP0905778A3 (zh)
JP (1) JPH11163142A (zh)
KR (1) KR100544030B1 (zh)
CN (1) CN1134837C (zh)
TW (1) TW393753B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714657B (zh) * 2015-12-09 2021-01-01 美商英特爾公司 介電緩衝層

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627539B1 (en) * 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6153512A (en) * 1999-10-12 2000-11-28 Taiwan Semiconductor Manufacturing Company Process to improve adhesion of HSQ to underlying materials
US6780783B2 (en) * 2001-08-29 2004-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of wet etching low dielectric constant materials
US20050070103A1 (en) * 2003-09-29 2005-03-31 Applied Materials, Inc. Method and apparatus for endpoint detection during an etch process
DE102005045059B4 (de) 2005-09-21 2011-05-19 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Spule sowie Verfahren zur Herstellung
DE102005045056B4 (de) 2005-09-21 2007-06-21 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Kondensator

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3074713B2 (ja) * 1990-09-18 2000-08-07 日本電気株式会社 半導体装置の製造方法
US5310700A (en) * 1993-03-26 1994-05-10 Integrated Device Technology, Inc. Conductor capacitance reduction in integrated circuits
US5548159A (en) * 1994-05-27 1996-08-20 Texas Instruments Incorporated Porous insulator for line-to-line capacitance reduction
KR950034755A (zh) * 1994-05-27 1995-12-28
EP0703611B1 (en) * 1994-08-31 2007-05-02 Texas Instruments Incorporated Method for insulating metal leads using a low dielectric constant material, and structures formed therewith
US5559055A (en) * 1994-12-21 1996-09-24 Advanced Micro Devices, Inc. Method of decreased interlayer dielectric constant in a multilayer interconnect structure to increase device speed performance
US5691573A (en) * 1995-06-07 1997-11-25 Advanced Micro Devices, Inc. Composite insulation with a dielectric constant of less than 3 in a narrow space separating conductive lines
US5847464A (en) * 1995-09-27 1998-12-08 Sgs-Thomson Microelectronics, Inc. Method for forming controlled voids in interlevel dielectric

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714657B (zh) * 2015-12-09 2021-01-01 美商英特爾公司 介電緩衝層

Also Published As

Publication number Publication date
JPH11163142A (ja) 1999-06-18
KR100544030B1 (ko) 2007-03-02
EP0905778A3 (en) 2001-02-07
KR19990030133A (ko) 1999-04-26
US5977635A (en) 1999-11-02
CN1213170A (zh) 1999-04-07
EP0905778A2 (en) 1999-03-31
CN1134837C (zh) 2004-01-14

Similar Documents

Publication Publication Date Title
JP5263482B2 (ja) 多層配線構造および多層配線の製造方法
TW396576B (en) Method for forming the contact plug of semiconductor device
TW410435B (en) The metal interconnection manufacture by using the chemical mechanical polishing process
US6812141B1 (en) Recessed metal lines for protective enclosure in integrated circuits
US6495448B1 (en) Dual damascene process
TW393753B (en) Improved multi-level conductive structure and method therefor
US6218282B1 (en) Method of forming low dielectric tungsten lined interconnection system
CN101471324B (zh) 一种超低k互连结构及其制造方法
US6586347B1 (en) Method and structure to improve the reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and metal layers in semiconductor integrated circuits
KR100558008B1 (ko) 반도체 소자의 배선 방법
TWI809359B (zh) 動態隨機存取記憶體的製造方法
US6600228B2 (en) Keyhole at the top metal level prefilled with photoresist to prevent passivation damage even for a severe top metal rule
US20210358889A1 (en) Semiconductor assembly and method of manufacturing the same
CN102339791B (zh) 一种半导体器件制作方法
CN102760691A (zh) 硅通孔的形成方法
TW379418B (en) Damascence involving borderless via technologies
CN102361019A (zh) 一种半导体器件制作方法
US20240112948A1 (en) Semiconductor device and method having deep trench isolation
KR20080002043A (ko) 반도체 메모리 소자의 금속배선 제조방법
KR20080002027A (ko) 반도체 소자의 제조방법
KR100763675B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
TW437036B (en) Fabricating method of metal interconnect for integrated circuit
TW447041B (en) Method for preventing damage to passivation layer
TW383465B (en) Damascene processing combining with borderless via technique
CN102420181A (zh) 一种半导体器件制作方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees