TW388146B - Cyclic analog-to-digital conversion - Google Patents
Cyclic analog-to-digital conversion Download PDFInfo
- Publication number
- TW388146B TW388146B TW086118908A TW86118908A TW388146B TW 388146 B TW388146 B TW 388146B TW 086118908 A TW086118908 A TW 086118908A TW 86118908 A TW86118908 A TW 86118908A TW 388146 B TW388146 B TW 388146B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- output
- cyclic
- bit
- converter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0687—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using fault-tolerant coding, e.g. parity check, error correcting codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
- H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
- H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/667—Recirculation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
A7 B7 五、發明説明(i ) 發明科技領域 本發明一般來說與類比至數位#換有關,更明確地說就 是與循環類比至數位轉換有關。 發明背景 類比至數位(A/D)轉換器為類比域與數位域之間界線上 的電路,用來當成兩個域之間資訊交換的中介器。如同名 稱所示’一 A/D轉換器將類比輸入訊號轉換或改變成數位 輸出訊號,通常用來將像是音頻訊號或巧理變數測量值轉 換成兩階段位數或位元。在所有現代科技的許多應用中可 發現A/D轉換器,以及在電子與通訊的不同領域中都廣泛 地使用到A/D轉換器。
A/D轉換器的精確度通常由數位輸出訊號真實代表類比 輸入訊號的範圍所決定,A/D轉換器關於精確度與失真的 效能評估通常根據A/D轉換所產生的誤差大小來決定。— 般來說’由於轉換器電路認知内的缺點,而使所有的A/d 轉換器遭受到偏移誤差的問題,這些偏移誤差會影響傳統 轉換器的表現及效能J 經濟部中央樣準局負工消費合作社印袋 (請先聞讀背面之注意事項再填寫本頁)
,1T A/D轉換器的特定形式為循環a/D轉換器會利用相同功能 塊循環地用於全部數位輸出值位元的位元方法產生。傳統 上來說’建立循環A/D轉換器用來產生規律二進位代碼的 數位輸出訊號。在這些傳統二進位代碼循環a/d轉換器 内,在轉換時偏移誤差會以完全增加方式繁殖與累積’因 此會限制轉換器的精確性並且増加失真。將會介紹相關的 非槔性大型微分與積分,以及在最遭狀況内某些輸出代碼 -4 - 五、發明説明(2 ) 會遺失的情況。 發明概要 本發明減少先前記憶的這些及其他缺點。 本發明的主要目的是择供一種與傳統二進位 A/D轉換比較起來在轉換時能海基咏你拍μ 辰 +仕孖狭咛能顯者降低偏移誤差累積的掂 環A/D轉換裝置。 艰的循 -本發明的其他目的是提供一對於電路認知缺點具 •確度與低敏感度的循環A/d轉換器。 〇 本發明的目的皆規範於隨附的申請專利範圍内。 .依照-般發明概要’ #據會產生㈣編碼數位輸 創新的循環演算法來執行—類比輪入訊號的循環 換。在循環A/D轉換内,輸出位元會一個接一個循環產 生。根據創新的Gray編碼演算法在每個位元判斷週期内, 從前一個位元判斷所獲得的數位資訊會決定循環訊號是否 反相。在根據本發明以循環Gray編碼演算法為基礎的循環 A/D轉換器結構内’偏移誤差的累積會大幅降低。 更進一步’事實上數位化控制的訊號反相會有更高精资 之實行’如此進一步改善創新的循環A/d轉換器之效能。 經濟部中央標準局貝工消费合作社印製 根據本發明的Gray代碼循環A/D轉換比傳統二進位代碼 循環A/D轉換器多提供下列優點: -較高精確度與較被失真; '降低偏移誤差的|積; '對電路缺點有較德的敏感度;-- 較小的微分與積分非線性; -5 本纸張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) A7 B7 經濟部中央標準局貝工消费合作社印裝 五、發明説明(3 ) -較少的遣失代碼;及 -優越的動態性能,特別是對於少量輸入訊號。. 在閱讀下列本發明實例的說明後就能了解本發明所提供 的其他優點。 圖式之簡單說明 相信為本發明特色的新功能皆公佈於隨附的中請專利範 圍内。然而,t閱讀與隨附圖有關連的文字時,藉由參考 下列特殊實例的詳細說明可對發明本身加上其他功能及優 點有最佳的了解,其中: 圖1 為說明傳統二進位代碼循環A / D轉換器的基本原 理之概要圖(先前記憶); 圖2 為說明根據本發明的循寧A/D轉換器原理之概要 方塊圖; 圖3 為依照本發明較佳實例將類比輸入訊號循環轉 換成數位輸出訊號的裝置之概要流程圖; 圖4 為說明將Gray編碼位元轉換成二進位代碼的概 要圖; <: 圖5 為依照本發明目前最佳實例循環A/D轉換器完全 微分認知.的電路圖; 圖6 為說明圖5微分貫施内所使用的時脈之定時圖; 圖 7A-D 為不同時鐘相位上與圖5完全微分認知的電路 圖; 圖8 為說明以二進位編碼為基礎5位元循環A/D轉換 器的傳輸曲線; -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210x297公釐) (請先閲讀背面之注意事項务填寫本頁)
.1T 經濟部中央標準局貝工消费合作社印製 A7 B7 五、發明説明(4 ) 囷9 為說明根據本發明以Gray編碼演算法為基礎5 位元循環A/D轉換器的傳輸曲線; 囷1 〇為依照本發明内循環D/A轉換器的完全微分認知 之電路圖。 本發明實例的詳細說明 ; 一般來說,一循環A/D轉換器會利用相同功能塊循環產 ,生一數位輸出值,位元接著位元。在這類轉換器内,來自 訊號循環傳送至比較器的訊號傳輸迴圈内類比訊號之計算 用於數位輸出位元的位元方法產生。 為了對於本發明有更佳的認識,使用規律二進位代碼的 傳統循環A/D轉換器之操作及原理解釋作為開始比較有 用。 _以規律二進位代碼為基礎的傳統循環A/d棘換 為了避免誤解,下列定義的規律二進位代碼會適用於整 份又件中。在規律二進位代碼内,數字表示成2的乘方線 性組合: 數字= ’ i=l 其中i與N為整數,而bi代表二階位數(第ι個位元)。整 數N和示位元的數量,而指數丨指示位元的位置。一編碼 的數子通常表示成一系列的位元,此處順序的焉左邊位元 (i=i)為最高有效位元(MSB),而最右邊位元(i=ls)為最低有 效位兀(LSB-)。在下文中’規律二進位代碼只要彳簡單地稱 為二進位代碼即可。 圖1為說明以二進位代碼為基礎的傳統循環A/D轉換器基 本紙张尺度通用中國國家榡準(CNS ) A4说格(210><297公釐 (請先聞讀背面之注意事項再填寫本頁) ------------訂 經濟部中央標準局貝工消费合作社印掣 A7 ________B7 五、發明説明(5 )
本原理之概要圖,圖1内所示的二進位代碼循環A/D轉換 器包含下列功能組件.一第一開關4、比較器5、増.益因 素等於0.5的取樣/保持放大器6、一第二開關7以及—加總 器/相減器:8。一般來說,時鐘訊號通常用來控制循環A/D 轉換器的操作,即是有關的功能組件,時鐘訊號由傳統時 脈產生器(未顯示)所產生。 將第一開關4與輸入電壓相連會啟動A/D轉換,以下將輸 入電壓稱為輸入訊號vin或v/i)»此外,輸入訊號Vin會與 比較器5及取樣/保持放大器6相連。在比較器5内,根據 輸入訊號6,符號可產生第一代碼位元匕(數位輸出值的最 高有效位元(MSB))。進一步,用2因數放大訊號的取樣/ 保持放大器6會取樣及保持輸入訊號。在此情況…内,產 生的代碼位元會決定參考電壓Vr(以下稱為參考訊號)是要 加到取樣/保持放大器6或是從取樣/保持放大器6上減 掉。產生的位元會控制第二開關7,如此參考訊號或其反 相會切換至與加總器/相減器8相連,並且加到取樣/保持 放大器6的;:輸出訊號上。然後第一開關4會連接到加總器/ 相減器8的輸出,如此會關閉迴圈並且將訊號計算初始 化。在情況V0(2)内’以比較器5内零位階與目前加總器/ 相減器8 6)輸出訊號做比較可決定下個代碼位元^ (第2 MSB)。第i MSB (b2)會輪流決定參考電壓%或其反相是否 會與目刖,樣/保持放大器6的輸出訊號相加。此時第一開 關4仍舊會璉接至加總器/相減器8的輸出訊號,並且比較 器3内會產生第3 MSB(bs)。運算會持續直到最低有效位元 -8 - 本纸張尺度適用中國國家標準(CNS ) A4优格(210X297公後) (請先閲讀背面之注意事項再填寫本頁) 士1 訂 A7 B7 鮏清邡中央楼準扃員工消费合作社印*. 玉、發明説明(6 ) (LSB)產生為止,在此時迴圈是開敌的。再一次將第一開 關4連接至輸出訊號可;啟動新的A/D轉換。 循環A/D轉換器也已知為演算A/D轉換器,而傳統二進位 代碼循環A/D轉換器的運算可利用下列方程式所定義的遞 迴演算法來概括: V0(〇 = 2 · Vo(i-l) + (-i)b . yr j(2 < i ^ n) ; V〇(i = l) = yb 〇 〇 及 b,= 此處bi代表第i個二進位輸出位元’而丨為介於i到n的整 數(η代表數位輸出值位元的數量)。注意bi為數位輸出值 的 MSB 而 bn為 LSB。一 般來說 | Vin | 。 為了更容易了解傳統二進位咩碼循環A/D轉換器的運 作’一理想類比輸入訊號到一 4位元數位輸出值的轉換說 明範例將會參考圖1與方程式(M)與(12)來做說明。在此 特定範例内,假設參考電壓等於1〇 V並且輸入訊號等於 +0.49 V的輸入電壓。這可了解到V(>(1)=v,n,並且循環訊 號Vn⑴會根據方程式(1.1)的遞迴公式在每個週期/重複内 進行改變。根據方程式(I.2)會產生第丨4固二進位輸出位元· bi。利用將第一開關4連接至輸出訊號可啟動A/D轉換。 產生第一二進位輸出位元b|(MSB),i=i : -9- 本紙張尺度適用中國國家標準(CNS ) A4说格(210X297公赛) ----- [1,if V。(i) 2 〇 l〇, if V〇 (i) < 〇 (1 < i < n) (1.2) ί I m In nn tut mt n -- ^ —i ti^i ^ϋ· tm 一 V ,/\· (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局貝工消费合作社印裝 A7 B7 五、發明説明( V〇(l) = Vin = 0.49,則 bi = 1 ° 產生弟·進位輪出位元b2(第2 MSB),i=2 V〇(2) = 2 . 0.49 + ㈠)! .( 〇 = 〇 % _ ι 〇 = _〇 〇2,則 b2 = 0 。 . 、 產生第三二進位輸出位元b3(第3 MSB) , i=3 : V0(3) = 2 . (-0.02) + (_1)〇 : i 〇 = ·〇 〇4 + i 〇 = 〇 %,則 b3 = 1。 產生第四二進位輸出位元b24(第4 MSB),i=4 : V〇(4) = 2 . 0 96 + (-Ο1 . 10 = 1.92 - 1.0 = 〇·92,則 b4 = 1。 根據範例,結果數位輸出值將具有4位元,因此第4個 MSB為LSB。依照定義,當LSB產生時A/D轉換便完成。因 此,i_o v的參考電壓會對應至uu的二進位代碼值所 以+0.49 V的輸入電壓會轉換成二進位代碼輸出值ι〇ιι ^ 然而,傳統使用二進位編碼的循環A/D轉換器會受困於 W電路認知缺點所產生的偏移誤差有太高浚感度。在實際 A/D轉換器認知内,偏移誤差起源於電路内的DC偏移與時 鐘饋通誤差。當然轉換内也會產生其他類型的誤差,像是 低頻笨音。不過在產生每個位元内,或考尤其是第i個位 兀’會產生誤差△vji-1)»轉換内產生的瘼差會在循環A/D 轉換器内增加與累積。請參照上述方程式乂 1丨)考慮產生每 個位元内所產生的誤差,可得下列關係式-V〇(0 = 2-V (i-i) + (_i)bM .Vr+AV(i-l); 2<i<n (1.3) -10- 本紙張尺度適用中國國家橾準(CNS ) M说格(210X297公釐) •(請先S讀背面之注意事項再填寫本頁)
A7 B7 五、發明説明(8 ) (請先閲讀背面之注意事項再填疼本頁) 由於傳統二進位代碼循環A/D轉換器的結構,所以誤差 會以完全增加方式累積,這可利用重複方程式(1 3)直到 i=n ’得下列結果: V。(n) = 2n-1. \ + gy-H ·㈠广· v + g2n-H △乂① (1.4) j=i j;i —使用二進位代碼η位元循環A/D轉換器的總累積誤差, 可由下式得知: 〜罢 2n、v』) (1.5) 此處△%(』)代表當產生第(j + 1)個MSB時產生的誤差電 壓。因偏移所導致的誤差一般來說都具有相同的符號所 以這些誤差會累積,限制傳統二進位代碼循環A/D轉換器 的精確性並且増加失真。 的循環A/D棘诲器 根據本發明一般想法是’根據創新的遞迴Gray編碼演算 法執行類比輸入訊號至數位輸出訊號的循環A/D轉換。本 經濟部中央橾準局員工消费合作社印衷 發明使用巧特定遞迴演算法在下面會進行探討。當然,產 生的數位輪出訊號是Gray代碼形式。在根據本發明以遞迴
Gray編碼今算法為基礎的循環a/d轉換器内,與傳統二進 位代碼循環A/D轉換器比較起來循環轉換時的誤差累積會 大幅降低。t — -11 -
五、發明説明(9 ) A7 B7
一般來說,已知Gray代碼為一連串與相連格式只有單一 位元差異的位元格式,研究下列表格〖便可很容易地了解 到Gray代碼的結構。表格丨在左邊說明了 4位元Gray代碼, 中間為4位元二進位代碼,而對應的十進位數字位於右 邊。 表格I
Gray 二進位 十進位 0000 0000 0 0001 000 1 ------— 1 0011 00 10 - 一, 2 0010 00 11 3 ΟΠΟ 0 100 4 0111 oioi 5 0101 0 110 6 0100 0 111 7 1100 1000 8 1101 100 1 9 1111 10 10 10 ~ 11 10 10 11 11 1010 1100 12 1011 110 1 13 1001 1110 14 1000 1111 15 (請先聞磺背面之注意事項再填寫本頁j 訂 經濟部中央標準局員工消费合作社印裝 在Gray代碼與二進位代碼形式内,最右邊的位元為 有效位元(LSB)。然而應該了解在Gray代碼内,並皂低 位兀權值會指定至編碼數值的位元,Gray代碼有時會>、 射代碼來做說明,因為除了最左邊位元位置= 有Gray代碼的位置都呈現為包園反射 /外所 ^ 具中最左 定 反所 12- 成張尺度適用中國國家標準(CNS ) A4規格(210X297公釐 A7 B7 五、發明説明(1〇) ' - . 邊位置會改變邏輯狀態。 由於前一個位元型態之間訊號位元的改變,所i以Gray編 碼通常用來代表量子化訊號位準以及用於相位轉移關鍵 内。 在先前記憶中Gray代碼的使用與A/D轉換器有關: 根據 Solid-State Circuits 的 IEEE Journal 第 SC-14 冊第 6 號 1979 年 12 月出版,R.J. van de Plassche 與 R.E.J. van der - r
Grift所著論文"A High-Speed 7 Bit A/D Converter",Gray代 碼用於折疊型A/D轉換器内。一折疊型A/D轉換器包含許 多並列級,將所有位元以並列方式轉換,所以並不像循環 轉換器内有誤差累積。替代的Gray代碼用來降低電路認知 ’内比較器的數量。 .1965年1月1日公佈至F.D. Waldhauer的美國專利第 3,187,325號,發表一種一級接著一級的編碼器,包含眾多 以階梯狀相連的類似級。Waldhauer的一級接著一級編碼 器利用使用一種全類比折疊技術來產生Gray代碼字元。 經濟部中央標準局員工消費合作社印家 (請先閲讀背面之注意事項再填寫本頁) 1962 ^ 5月15日公佈至?^上.(:1^561{的美菌專利第 3,035,258號,發表一種藉由全類比折疊技術產生Gray代碼 字元的脈衝代碼調變編碼器。PCM編碼器具有許多階捧狀 的編碼器電路,每個編碼器電路包含一全波形整流器、一
V 用來決定訊號瞬間極性的感應電路,以及一用來在適當比 率上對訊號極性進行取樣的取樣網路。 此刻,為了說明本發明的基本原理請參閱圖之,圖2簡 要解釋根據本發明循環A/D轉換器的範例。循環A/D轉換 -13- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央橾準局貝工消费合作社印製 A7 B7 五、發明説明(11) 器包含下列功能組件:一第一開關1 4、一比較器! 5、一 取樣/保持放大器4 6、訊號反相裝置1 7、一第二開關j 8 與一加總器1 9。根據本發明循環A/D轉換器的運作最好是 由適當的時鐘訊鼕來控制,時鐘訊號由時鐘訊號產生器 (未顯示)產生。為了簡化及清晰,圖2概要圖式内並未顯 示時鐘訊號。 .將第一開關1 4與輸入電壓相連會啟動根據本發明的循 環A/D轉換,以下將輸入電壓稱為輸入訊號νίη或vQ(i)。此 外,輸入訊號Vin會與比較器15及取樣/保持放大器16相 連。在比較器15今,根據輸入訊號的符號可產生GrayR 碼形式的數位輸出訊號第一輸出位元b| (MSB)。用2因數 放大訊號的取樣/保持放大器16會取樣及保持輸入訊號。 在此情況b!内,產生的代碼位元會決定參考電壓v r (以下 稱為參考訊號)是要加到取樣/保持放大器1 6或是從取樣/ 保持放大益 1 6上減掉。利用訊號反相裝置1 7可執行訊號 反相。產生的Gray代碼位元所控制的第二開關1 8會決定 放大器1 6的輸出敌號或其反相是否會連接至加總器丨9 β 加總器1 9内會執行加法《然後第一開關1 4會連接至加總 器1 9的輸出,如此會關閉迴圈並且將訊號計算初始化。 在情況V〇(2)内,以比較器1 5内零位階與目前加總器1 9的 輸出訊號做比較可決定下個代碼位元b2(第2 MSB)。第2 MSB (b>2)會輪流決i定目前取樣/保持放大器16的輸出訊號 或其反相是否會虑參考電壓V/相加。此時第一開關1 4仍 • 九 ~
舊會連接至加總器19的輸出訊號,並且會產生第3 MSjB -14- 本紙張尺度適用中國國家標华( CNS ) A4規格(210X29*7公釐) ,(請先«讀背面之注$項再填寫本頁) 訂 A 7 B7______ 五、發明説明(12) (b:3)。運算會持續直到最低有效位元(LSB)產生為止’在此 時迴圈是開啟的。再一次將第一開翩1 4連接至輸出訊號 可啟動新的A/D轉換。 根據本發明的循環A/D轉換器運算可利用下列方程式所 定義的遞迴演算法來概括: v0(/ = i) = vin; V0 (i) = 2 · (-1)bi · · Vo (i -1) + Vr, (2 < i < η) 及 (2.1) ί (請先閱讀背面之注意事項名填寫;4頁) b; \l, ifv〇(i)>0 [0,ifVo(i)<0 (2.2) 經濟部中央樣準局員工消费合作社印«. 此處i為介於1到n的整數(n代表數.位輸出位元的數 量)’而bi為第i個Gray代碼位元(第i個MSB),Vr為預定 參考訊號。.一般來說丨vin Uvr。 事實上’方程式給予本發明較佳實例一個 確的定義。 ί 研究根據本發明的演算法,如上述方程式(2 〇與ρ 2)所 足義,可了解來自前一個位元判斷的數位資訊b; I可用來 產生:前的輸出位元bi。因1,本演算法具備判斷往前供 應功能。在根據本發明Gray編碼演算法的實際實施内, 早先位兀判斷往前供應通常需要某種取樣保持功能性。 動—前面產生的蓼位資訊是此取樣保持電路的保持^能〈 面會做更詳盡的說明,肖本發明的完全微分認知有:。 的 精 此 致 下 *1Τ -15 A7 _B7 五、發明説明(13 ) 為了對根據本發明的Gray代碼循環a/D轉換器有更詳盡 的了解,為了更容易了解創新的Gray代碼至類比演算法, 現在請參考方程式(2.1)與(2.2) —起說明一理想類比輸入訊 號至4位元數位輸出訊號Gray代碼轉換的說明範例。為了 能對傳統二進位代碼轉換與根據本發明的Gray代碼轉換做 比較,請在上述的理想二進位代碼循環A/D轉換器的範例 内考慮,同的參考電壓1.0 V以;^相同的輸入電塵+0.49 V。這可了解到VJl^Vin,並且計.算訊號訊號乂。(〇會根據 方程式(2.. 1)的遞迴公式在每個週期/重複内進行改變。根 據方程式(2.2)會產生第i個Gray代碼位元比。 產生第一 Gray代碼位元bi (MSB),i=l : V〇(l)=Vin=0.49 ,貝 b, = 1。 產生第二Gray代碼位元b2(第2 MSB),i=2 : V〇(2)=2 . (-1)1 . 0.49+1.0=-0.98+1.0=0.02,則 b]: 1。 產生第三Gray代為位元b3(第3 MSB),i=3 : V〇(3)=2 · (-1)1 · 0.02+1.0=-0.04+1.0=0.96,則 b3=l。 經濟部中央樣準局貝工消費合作社印製 1_„--------. ------1T (請先閲讀背面之注意事項再填寫本頁) 產生第四Gray代碼位元b4(第4 MSB),i=4 : V〇(4)=2 · (-1)1 . 0.96+1.0=-1.92+1.0=-0.92,則 b4 = 0 ° 因為在此特定範例内所得的數位輸出值具有4位元,所 以第4個MSB為LSB,並且當LSB產生時A/D轉換便完成。 -16- 本纸張尺度適用中國國家標準(CNS ) M規格(2丨0><297公嫠) A7 B7 J5 -、發明説明(14) 因此,1.0 V的參考電壓會對應至1000的Gray代碼值,所以 +0.49 V的輸入電壓會轉換成Gray代碑輸出值⑴〇。利用上 述的表格I ’可看見Gray代碼輸出值丨丨1〇對應至二進位代 碼值1011 ’這與上述具有+0 49 V輸入電壓的傳統二進位 代碼循環A/D轉換範例内所產生之二進位代碼值相同。因 此’根據本發明Gray代碼轉換器所得的數位輸出值與傳統 二進位尽碼轉換器所得的數位輸出值彼此相同,只不過產 生於不巧的代碼形式。 然而,根據本發明Gray代碼循環A/D轉換内偏移誤差的 増加與傳統二進位代碼循環A/D]轉換内的增加截然不同。 在產生每個位元’尤其是第i個位元,根據本發明的Gray 代碼循環A/D轉換器内,正常都會產生包含dc偏移與時 鐘供應誤差的誤差△VJi-1)。然而,在根據本發明以Gray 編碼演算法為基礎的循環A/D轉換器内,這些誤差並不會 以増加的方式累積。請參照上述方程式(21),考慮在產生 第i個輸出位元内所產生的誤差1),得下列方程式: (請先閲讀背面之注意事項再填寫本頁) 訂 V0 (i) = 2 · (-1)b- . γ〇 (i _ i) + yr + avc(jr_!) 利用重複方程式(2.3)直到i=n,可得 n-l Vo(i) = 2nl-(-I)-· -V. (2.3) 經濟部中央橾準局負工消費合作社印掣 +Σ n-2 n.l , Σ、 - Σ j=» 2 s *(-l)k'j>l + 1 V— |»-12….㈠严· _△%© (2.4) + Δν(η-1| !· - •s. 因此’根據本發明以Gray編碼演算法為基礎n位元循環 -17- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 五、發明説明(15) A7 B7 A/D轉換器所累積的總誤差可由下列得知 ^Gray = Σ η·1 2η'ΗAVe(j) + ΔΥβ(η-1) (2.5) 此處Δν«=ίΐ)代表當產生第(j+1)個MSB時所產生的誤差電 壓。在下面與本發明有關的完全微分認知内,將會對於根 據本發明一 n位元Gray代碼循環A/D轉換器的總累積誤差 做更進一步的衍生。 現—在利用研究方程式(丨5)與方程式(2 5),將二進位代碼 循環A/D轉換器與創新的Gray代碼循環a/D轉換器兩者的 總累積誤差進行比較。 因為
Σ、 (-l)k*j,丨=±1 下列關係式仍舊為真 : B-I Σ1»» .(-1)…,1 <2n] J (3.1) (3.2) (請先聞讀背面之注意事項再填寫本頁) ,1T- 經濟部中央搮導局負工消資合作社印製 更進一步,因為△Ve(j)始終具有獨立於j的相同符號, 得下^列關係式: ~卜如1=丄厂〜乂—厂'‘ ·△、⑴ n-2 Σ n.l ~ 2n l J -AVe0 + ΔΥ6(η-1) Η _ 2…AVe ①+ AV>-1) Σ2"ΗΔνβϋ) ε bin (3.3) -18- 本紙張尺度適用中國國家標隼(CNS ) A4規格(21〇χ297公釐) A 7 B7 經濟部中央樣準局貝工消費合作社印衷 五、發明説明(16 ) 以嚴格的數理來說,,方程式(3.3)顯示根據本發明η位元 Gray代碼循環A/D轉換内的總累積誤差要小於或等於^位 元二進位代碼循環A/D轉換内的總累積誤差。然而事實 上’ Gray代碼累積的誤差幾乎一定小於二進位代碼累積的 誤差’這對本事實的摘要與直關解釋非常有用。就如大家 所知’誤差Δν&)會經由A/D轉換器迴圈來增加。然而, 在根據本發明以遞迴Gray編碼演算法為基礎的循環A/D轉 換器内’根據最近產生的Gray代碼輸出位元,一反相會選 擇性加入循j袁訊號。因為產生的Gray代碼輸出位元通常會 根據特定應用隨機在離散狀態〇與1更多或更少之間變 動’所以產生輸出位元時·隨附的誤差有些時候會加入累積 到此點的總誤差、有些時.候會從累積到此點的總誤差内減 掉。因此’在A/D轉換時產生的偏移誤差並不—定會以增 加方式累積,並且根據本發明以演算法為基礎的Gray代碼 轉換内的總累積誤差跟傳統二進位代碼轉換比較起來會趨 近於零。 ! 如此’關於電路缺點的敏感度,根據本發明以Gray編碼 演算法為基礎的循環A/D轉換器會比二進位代碼對應裝置 有更顯著的優點。 為了說明,下列會對傳統產生的示範所得4位元二進位 代碼值οπο之誤差累積與根據本發明產生的對應所得4位 :元Gray代碼值〇1〇1進行比較,因為本範例内所考慮的為* 位元值,所以n等於4,產生每個位元内的偏移誤差假設 ^^^1 ^^^1 ^^^1 fm tn n^— ^^^^1 n - *m Y 、T /( (請先聞讀背面之注意事項再填寫本頁) -19-
經濟部中央橾準局負工消费合作社印簟 A7 ____B7________ 五、發明説明(17) 為 +0.02 V。 二進位代碼累積的誤差: 根據二進位代碼A/D轉換的方程式(丨5),產生二進位代 碼0 110内的總累積誤差會為: 61^(11=4)=22.0.02+2^0.02+20.0.02=0.08+0.04+0.02=0.14。 » *:
Gray代碼累積的誤差 根據本發明Gray代碼A/D轉換的方程式(2.5),產生Gray 代碼010 1内的總累積誤差會為: eGray(n=4)=22*(-l)(1+〇) .0.02+2^(-1)(°) «0.02+0.02= -4·(-.1)·〇·〇2+2·(1)·〇·〇2+〇·〇2=_〇 08+0 〇4+0.02=-0.02。 可知知I sGray | < | Sbin |。根據本發明的Gray代碼誤差累積 一,來說顯著低於二進位代碼誤差警積,這是因為誤差隨 附4符號有正有負’這與上述方程之(^)與白2)内定義之 創新Gray編碼演算法的卜1)biM這一項有直接的關連。在統 计學觀念内,根據本發明循環A/D轉換内累積的誤差在大 多數情況内都會降低。 圖3為根據本發明較佳實例將類比輸入訊故循環轉換成 數位輸出訊號的裝置之概要流程圖。假設所亨的數位輸出 訊號具有11個預定的輸出位元…,此處i為範暂從1到n的鲞~ 數。根據本發明以Gray編碼演算法為基礎的循環A/D轉換 _____ -20- 本紙“度適(CNS) --„--------.( ··本-- /fv (請先W讀背面之注意事項再填寫本頁) 訂 A7 B7 五、發明説明(18) * 基本上來說會如下般運作;在步驟31内,為了 a/D轉換會 輸入類比輸入氮號在這點i等於1,表示產生 第一輸出位元。下一步在步驟32内’類比輸入訊號VQ(i=1) 會與零位階做比較以產生依照方程式(2 2)的第一數位Gray 代碼輪出位元b!。如果i等於n,即是如果在此點上數位輸 出訊號的全部位元都已經產生(是),在步騾33内,A/D轉 .換便完成並且程序結束。然而,數位輸出訊號一般都包含 超過一個單一位元(否),所以程序會繼續於步驟34。在 步驟34内,會取樣及保持輸入訊號。下一步在步驟^ 内,根據先前步,3 2產生的Gray代碼輸出位元b!,取樣保 持的訊號可用2放大並且選擇性地成為訊號反相。在步憨 36内放大與選擇性反相的訊號會加到預定的參考訊號 内,以產生更新的類比訊號V<j(i=2)。在這點上i=i+1=2, 表示會產生下一個輸出位元h。更新的訊號會循環並且 程序會繼續於步驟3 2。此刻在步驟3 2内,循環或週期更 新的類比訊號V〇(2)會與零位階做$較,以產生第二Gray 代碼輸出位元1>2:, ’程序會依照圖3所示的流程圖來繼續, 直到所有η輸出位元產生完畢為止。 經濟部中央樣準局員工消費合作社印1?. (請先W讀背面之注意事項再填寫本頁) 訂 利用再次像步驟3丨内一樣輸入類比輸入訊號,便可初 始新的A/D轉換。 可以了解到步&35内以2放大及選擇性訊號反相的特定 順序一般來說並彳不是根據本發明的循環A/D轉換之關鍵, 所以根據產生的-輸出位元bi有可能在以2放大之前執行選 擇性反相。這對圖2内所示的GrayR碼循環A/D轉換器也 -21 五、發明説明(19) A7 B7 不用說,根據本發明Gray代碼循環A/D轉換器的數位輸 出訊號一定是Gray代碼的形式。然而,如果根據本發明的 循環A/D轉換器要在裝配有設計來以規律二進位代碼作業 的裝備之系統内使用,必須將&叮代碼輸出訊號轉換成規 律二進位代碼比較可行。因此,在這種情況下,創新的循 環A/D轉換器會進一步將Gray編碼的輸出訊號數位傳遞或 轉換成一規律二進位代碼輸出訊號之方法具體化(成為最 後一級)。圖4說明一利用簡單的數位閘道器χ〇β^、 XOR-2 ' X〇R-3,將4位元Gray代碼轉換成4位元規律的二 進位代碼之概要圖式。根據下列關係式將&吖代碼位元 (此處記為G(i))轉換成規律二進位代鸡位元(此處記為 B(i)): f請先閑讀背面之注意事項再填寫•本頁) 訂 (4.1) 經濟部中央樣準局貝工消费合作社印製 此處η為代碼值位元的數量。在圖丨2的範例内,n等於 4。Gray代碼MSB (Gd))會轉換成二進位代碼msb⑺⑴)' 而不做任何改變。利用對應的數位x〇R閉道器可將剩餘的 Gray代碼位元轉換成二進位代碼位元,此數位轉換並不傳 入任何偏移誤差。因此,利用將創新的&”代碼循環a/d 轉換與上述數彳立Gray代碼至二進位代碼轉換相結合,·便有 可-能執行一最終輸出訊號4規律二進位代碼形式的循環 22- 經濟部中央標準局員工消費合作社印¾ A7 B7 五、發明説明(2〇) A/D轉換.,並且仍舊維持低的偏移誤差累積。 圖5為依照目前本發明最佳實例循環A/D轉換器的示範完 全微分可開關電容器認知之電路圖。處理微分A/D轉換器 認知時,可考慮微分輸入訊號具有正向部份V丨與負向部 份\^,大小相同但是極性相反。在同一方面,A/D轉換器 會利用一預定的微分參考訊號Vr與-Vr。圖5的電路實施了 解到根據本發明的Gray編碼演算法與微分訊號有關。循環 4 » · A/D轉換器40基本上包含一第一運算_放大器(OPAMP) 41、 一開關配置4 2、一第二運算放大器(OPAMP) 43、一比較 器44、一時鐘訊號產生器45、電容器C、Cl、C2與C3 及開關S,至513。 每個ΟΡΑΜΓΡ 41、43都具有兩個輸入端與兩個輸出端, 並隨同内部共通模式反饋功能來運算。第一 OPAMP 4 1在 其每個輸入端都隨附有一個前端電容器C。第二OPAMP 43具有兩個前端電容器C 3以及兩個隨附的並聯電容器 C2,前端電容器C3會連接至每個輸入端,並聯電容器C2 會經由開關S5選擇與輸入輸出端子對相連。電容器C 3 的靜電容量等於2C,電容器C 2的靜電容量等於C。如此 在運#内,當第二OPAMP 43位於放大相位内,便舍具有 等於2的增益因數,這可了解到與隨附電容器在一起的第 二OPAMP 43賦予排列2的增益因數。第一 OPAMP 41與第 二OPAMP 43分別具有經由對應OPAMP與之並聯的開關S 8 及S 3。關閉時,開關S 8及S 3分別會將第一 OPAMP 4 1與第 二OPAMP 43短路或重設。開關S 9會經由第一 OPAMP 4 1與 -23- 本紙伕尺度適用中國國家標準(CNS ) ( 210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 A7 B7 五、發明説明(21 ) 其隨附的前置電容器C並聯,在第二OPAMP 43的每一侧 都肴一個連接至第二OPAMP 43的輸入電容器C 1,放電時 用來經由上述的電容器C2提供至電壓《每個輸入電容器 c 1會連接至三個開關Sl、與Sli.,電容器c 1與開關Si、 S2與Sn構成可開關電容器單元。開關S|會選擇性將微分 輸入訊號的個別部份連接至輸入電容器C1,開關su會選 擇性將最奸是傳統訊號源所供應的微分參考訊號個別部份 連接至輸公電容器C1,開關S2會選擇性將輸入電容器^ 連接至接地,電容器c 1、C 2與C 3會分別經由開關s7 ' s4 與s I 〇連接至接地。開關配置4 2具、有兩個輸入端與兩個輸 出端並且包含四個開關Sls、Su,比較器4 4具有兩個輸入 端及一個輸出端。比較器4 4最好是一種鎖定比較器,此 比較器的輸出訊號會保持轉換週期的適當部份, 第一 OPAMP 41的輸出端會連接至開關配置4 2的輸入 端’開關配置4 2的輸出端會連接至第二opamP 43隨附的 電容器C 3,第二OPAMP 43的輸出端會連接至比較器4 4的 輸入端’第二OPAMP 43的輸出端丨也會經由開關s6連接至 第一 OPAMP 41隨附的前端電容器C。 經濟部中央榡準局具工消费合作社印袋 ^^1 m 1: - - - 1- - I m In 1^1 1^1 m 4--St /l\ (請先閲讀背面之注意事項再填寫本頁) 時鐘訊號產生器45用來產生一系列預·定定時的時鐘訊 號Oin、φι、φ2、Φ3與φ4以及預定的訊號值,以及根據產 生的輸出位元之第二組含訊鼗值的時鐘訊號φ5|2與 Φβΐ3。比較器44的輸出端會連接拳時鐘訊號產生器45藉 以提供產生的輸出位元。根據下列i關係式可產生時鐘訊號 與 : -24- 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公笺) Α7 Β7 五、發明説明(22) Φ512-=Φ313=0,當 MSB 產生時(i=l) φ»π = Φ,^.-ι , for i > 2 Φί13 , for i > 2 (5」) 此處L代表bw的反相邏輯狀態。 圖6為說明圖5的完全微分認知内所利用的時鐘訊號 Φίη' 、Φ2、Φ3與%預定定時圖之範例。這些時鐘訊號 以及上述定義的時鐘訊號φ^2與φ^3控制循環a/d轉換器 的運作L。更明確來說,便是φίη控制開關與心;%控制 開關Ss與34;(1>2控制開關1、55與56;(1)3控制開關心與 s丨〇 ; Φ4控制開關s^Sii ;知2控制開關^2以及%丨3控制-開關Sn。更進一步,φ2會啟動鎖定的比較器4 4。在此認 知範例内,當對應的時鐘訊號處於高的狀態時開關會開 啟,並且當對應的時鐘訊號處於低的狀態時開關會關閉, 時鐘訊號也會說明於表格π内》 簡單J也說,此階段並未進入重點,下列請參考圖5與6 來說明彳盾環A/D轉換器40的運作。在第一個時鐘相位内, 經濟部中央標準局員工消费合作社印掣
If — ί .ί I— n^i 1 -I 1 I n ✓ff (請先w讀背面之注意ί項再填寫本頁) 當Φίη、Φ,與由2處於高的狀態,會將電路初始並且輸出電 容器會對微分輸出訊號進行取樣。在下一個時鐘相位 内,當φ2與Φ3處於高的狀態,取樣輸入訊號會經由第二 ΟΡΑΜ^ 43的電容器(:2往前至產生第一輸出位元…的比較 器4 4 ^此外,輸入說號會往前並且經由第_ 〇pAMp * 1的 電容器C進行取樣σ在接績的時鐘柙位内,當%與%處 -25- 本紙張尺度適用中國國家標準(CNS )八4说格(210X297公釐) A7 ___B7 五、發明説明(23) 於高的狀態’第一 OPAMP. 41的輸出會傳遞至開關配置4 2 並且根據產生的輸出位元/bi藉此選擇性反相(如同上述根 據h的0>S12與(J)SI3)。開關排例4 2的選擇性反相輸出會傳 遞並且經由第二OPAMP 43隨附的前端電容器c 3進行取 樣。更進一步,輸入電容器C1會對微分參考訊號進行取 樣。在接下來的時鐘相位内’當φ2與φ3處於高的狀態, 第二OP AMP 43會處於放大彳目位’並且選擇性反相訊號為 * 用2來放大。之前輸入電容器C1所取樣的參考訊號會件遞 至第二OPAMP 43隨附的電容器C2,如此參考訊號的電壓 會提供至第二OPAMP 43的輸出,第二OPAMP 43的輸出會 在比較器44内量子化,如此會產生第二輸出位元b2(第2 個MSB)。此外,第一〇ΡΑΜΡ·41的前端電容器c會對第二 OPAMP 43的輸出進行取樣。在下一個時鐘相位内,循環 A/D轉換器的運作會根據產生的輸出位元b2、選擇性反相 訊號的取樣以及參考訊號的取樣以選擇性反相繼續運作。 在下列内’循環A/D轉換將會在4>2與Φ3處於高狀態的時鐘 相位運作與在φ i與Φ4處於南狀起的時鐘相位運作之間輪 流’直到所有輸出位元bj全部產生為止。 第一 OPAMP 41與其隨附的前置電容器C會像取樣保持式 單一增益記憶緩衝器般運作。當Φ2與Φ3處於高的狀態在 時鐘相位内,第二OPAMP 43的輸出會在比較器4 4内量予 化,如此會產生一數位輸出位元。此外’在相同的時鐘相 位巧’第一 OPAMP 41 P毒附的前置電容器C會對第二 〇PAMP 43的輸出.進行取樣’即是單一增益記憶缓衝器。 -26- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------.^-- (請先聞讀背面之注意事項存填寫本贫〕 订 經濟部中央標準局貝工消費合作社印製 經濟部中央樣準局負工消费合作社印«. A7 _ B7 五、發明説明(24) 由於單一增益缓衝器的保持作業,所以分別控制比較器 4 4與開關配置4 2、比較器4 4的位元判斷與開關祝置4 2的 選擇性反相的時鐘訊號非重疊定時會在時間上分離。此時 間内的分離會啟動產生的數位輸出往前供應至開關配置 4 2 ’當Φ1與Φ4處於高的狀態在接續的時鐘相位内,開關 配置42會將根據往前輸出位元的第一記憶緩衝區所保持 的訊號遠擇性反相。 這可了解到開關配置内執行的訊號反相會利用來自 比較器44内前一個位元判斷的數位資訊,並且決定輸入 至開關配置4 4是否要以此資訊為基礎來反相。<訊號反相 取好當成數位控制的極性轉移來執行。在圖5的完全微分 認知内’利用將數位控制的開關配置4 2之微分訊號極性 .進行交換可執行反相作業。在這方面,可確定訊號的反相 是非常的精確。訊號反相的高精確度進一步改善.了根據本 發明循環A/D轉換器的精確性。 此外’在圖5内所示Gray代碼循環A/D轉換器的完全微分 認知内! ’因為訊號反相只需要用到非常簡單的晴^童控制開 關,因此可將硬體過熱減到最小。 為了對圖5内所示的循環a/D轉換器4 〇之完全微分認知
有更進一步的了解,在許多連續時鐘相位上會對運作進行 更詳盡的說明。 K 下列衣格11内概括了連續時鐘相位上開關s 1至务13的狀態 (開/關)’以時鐘相位φ i與%處於高狀態的角度丨來表示。, 開啟的開關會以"1 ”來表示,而關閉的開關會以"〇 "來表 -27- 本紙張尺度適用中國國家橾準(CNS ) A4说格(210X297•公釐> .(請先閲讀背面之注意事項再填寫本頁) 訂 A7 經濟部中央樣準局負工消费合作社印* 五、發明説明(25) 示。藉由範例,在產生MSB内,當Φ2處於高的狀態時 從表格II内可得知開關S!為關閉狀態。
表格II MSB, bi 第i個MSB, b,(i>l) 當 第i個MSB, bi(i>l) 當 高Φι 高Φ2 高Φι 高Φ2 高Φ 1 高Φ 2 S, 1 0 0 0 0 0 S2 0 I : 0 1 0 1 S, 1 0 1 0 1 0 S4 1 0 1 0 1 0 S5 0 1 0 1 0 1 S6 0 1 0 1 0 1 S7 1 0 0 0 0 0 Sr 1 1 0 1 0 1 s, 0 0 1 0 1 0 S|〇 1 1 0 1 0 1 Si 1 0 0 1 0 1 0 S12 0 0 1 0 0 0 Sl3 0 0 0 0 1 0 圖7A-D為連續時鐘v相位上循環A/D轉換器4 0竟全微分認 知的電路圖,此電路圖只說明循環A/D轉換器4 0考慮的時 -28- 本纸張尺度適用中國國家橾準(CNS ) A4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -s Γ (5.2) 經濟,部中央.脒弊局負,工消費合作社印製 A7 B7 五、發明説明(26) 鐘相位:上適當的部份。開啟的開關與未連接的元件通常不 做說明。 ; 圖7 A說明MSB第一時鐘相位φ ,上的循環A/D轉換器 4 0。根據表格Π,開關S ,、S 3、s 4、S 7、S 8與Sl0都是開 啟。輸入電容器C 1會對微分輸入訊號(V纟,Vhn)進行取樣, 電容器C、C2與C3都會連接至接地,並且第一 OPAMP 4 I 與第二OPAMP 43會重設來啟動OPAMP内DC偏移的抑制, 開關配置4 2會開啟,電路會初始化》 圖7B說明在第二時鐘相位時MSB的循環A/D轉換器4 0。 根據表格11,開關S2、S5、S6、S8與S10都是開啟。輸入 電谷器C 1會接地以強迫電荷流入第二opamp 43隨附的並 聯電谷器C 2 ’流經並聯電容器c 2的電壓構成第二opAMP 43的輸出: V:⑴ Un(l)=飞:+ △〃“0), 此處Δν^Ο)代表對輸入電壓取樣保持内的嘆差電逢。 2化’請抱⑼當成負數。這可了解到與其說^ :出循環反相本身的量還不如說是指出到循環反相的輸 里。—不為零的ΔνχΟ)相等於一輸入 ^ Ρ. , 刊人訊唬 Vin,= Vin + AVe< 並且為一理想取樣保持。為簡 △ Ve(0) = G。 ^ 了間化’下列會藉此假 第二OPAMP 43的輸出會傳遞至比車 列關係式會產纽較器“的第一輸出7…並且根據 辽元.b , · ---------Γ,4------訂 .(請先閲讀背面之注意事項#.填寫本頁)
本紙張尺度通用中國國家標準( )八峨格(21〇χ297公签 經濟部中央標準局貝工消费合作社印裝 A7 ____ B7 五、發明説明(27) b = (lif Yf(l>- Vo»(l) >0 '1〇, if V〇p(l5) - v:(l) < 〇 (5.3) 到比較器44的輸入會微分並且輸出為數位化。更進一 步’第一OPAMP41隨附的前端電容器C會對第二〇pAMp 43的輸出進行取樣,當成單一增益緩衝器般來運作。第— OPAMP 41的前端·電容器C會像一記憶充件-般來運作,它 會保留第二OPAMP 43的輸出直到下一個時·鐘相位,第一 OPAMP41本身會短路。 圖7 C說明第二MSB (i=2)處於高狀態第一時鐘相位φι上 的循環A/D轉換器4.0 »根據表格II,開關S3、S4、S5與Su 都是開啟’而開關S ! 2與開關S 1 3則根據前一個產生的輸出 位元b|而定,如果b!等於0,開關S12會開啟而開關s13會關 閉,如果b!等於1 ’開關S12會關閉而開關Sn會開啟。根據 前一個時鐘相位内第二OPAMP 43的輸出訊號,第一 OPAMP 41隨附前端電容器C所取樣的訊號會傳遞至開關 配置4 2,開關配置4 2會根據前一個時鐘相位内產生的輸 出位元N選擇性執行訊號反相。更特別的是,開關S12與 開關S f 3的狀態會決定開關配置4 2是否互換微分訊號的極 性。因此,開關配置4 2的輸出會由下列得知:
Vp(i) = (-〇b'-v0p(i) = (-i)b*-v,pn V;(l) = (-l)b,-V:(l) = (-l)bl-v: (5.4) -30- 本紙張尺度適用中國國家揉準(CNS)Α4規格(210x297公釐) (請先閲讀背面之注意事項再填寫本頁)
*1T A7 B7 五、發明说明(28) 開關配直42的輸出會傳遞至第二opaMP 43隨附的前端 電容器C3。此外,輪入電容器C1會對微分參考訊號進抒 取樣,第二OPAMP 43本身會短路,並且電容器C2會接 地0 圖7 D說明第二MSB (i=2)處於高狀態第一時鐘相位%上 的循環A/D轉,号4 0。根據表格π,開關s2、&、s6、% 與S i〇都是開啟。·第二OPAMP 43位於放大相位内並且第二 ΟΡΛΜΡ 43隨附前端電容器C 3所取樣的選擇性反相訊號會 用2放大。輸入電容器C 1會接地以強迫電荷流入第二 OPAMP 43隨附的並聨電容器c 2,這表示參考訊號的電壓 會促成第二OP AMP 43的輸出,如此第二op AMP 43的輸出 會為:
V:(2) = 2· V,p⑴ + V; = 2.(-1,丨+ X V:(2) = 2-V/^l) - Vr +Δν“1)= 2-(-l)b, -V: - Vr -+ Μ^(1) (5.5) 經濟部中央橾準局貝工消费合作社印袈 ------------------訂 f請先閱讀背面之注f項再填寫本頁) 此處AVe(l)代表產生第二輸出位元52内的誤差電壓。這 代表當執行一完整的位元轉換時週期時導入訊號的全部誤 差,開始於Vep(l)而結束於%(2)。此誤差飞壓代表許多不 同類型的誤差。提供在高阻抗結點的控Μ開關會注入一種
— wC 也稱為時鐘降低電荷的少量電荷.,這會増加DC偏移誤差 電壓。在微分認知内,這些偏移誤差就理論上而言會彼此 •31 - 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局貝工消费合作社印褽 A7 B7五、發明説明(29 ) 排擠。然而,與時鐘降低電:荷注入不對稱的開關對會產生 一DC偏移。^般來說,在每個OPAMP内會有DC偏移。然 而依照本發明,利用在前一個時鐘相位内重設OPAMP並 將偏移儲存於OPAMP隨附的電容器可將此偏移最小化。 在下列,在產·生第i個輸出位元内所產生包含低頻噪音的 所有誤差會用誤差電壓△Ve(i-l)。為了簡化,假設在微分 認知的負數側上第二OPAMP 43會導入AVe(i-1)。比較器4 4 會根據下列產生第二輸出位元b2bi = pv:(2>-v^o -1〇, if V:(2) - VJX2) c Ο 此外,第一 OPAMP 41隨附前端電容器會對第二OPAMP 43的輸出進行取樣。 循環A/D轉換器的運作會在圖7C的電路组態與圖7 D的 電路組態之間持績交替,直到所有輸出位元都產生為止。 下列關係式在產生第i個MSB (b,)内保持為真。在第i個 MSB的第一時鐘相位Φι内,由第一OPAMP 41的前置電容 器C所取樣的第二OPAMP 43之輸出會根據之前產生的輸 出位元bi_i來選擇性反相: (請先閲讀背面之注意事項再填寫本頁) 訂 -32- 本紙張尺度適用中國國家標準(CNS )六料見格(210X 297公釐) A7 B7 五、發明説明(3〇) v,p(i) = (-i)bi,vop(i-i) ν,-α) = (-l)bi·' ν〇η(ΐ-1) (5.7) 在第i個MSB的第二時鐘相位φ丨内,支名—& 中丨門翏考訊號的相加會 用2放大,並且第i個MSB的產生為: V:(i) = 2-V,p(i) + Vr = + Σ hi 2"H · (-1)- V0"(i) = 2· V,n(i)- Vr +AVe(i-1) = 2!-' ·(-1)- J. V: _ (5.8) Ϊ-2 i-! Ί .. Σ、 ,-2 Σ 2'七,(-ΐ) + 1 •乂+Σ j=l j=l y^bit 21—1—1(-1)ΆΦ + 1 + ΔΥΕ(ί-1) ---------------衣------訂 C (請先閲讀背面之注意事項再填转本頁) 此處Δνβ⑴代表產生第(j-1)個輸出位元内產生的誤差電 壓。第i個MSB會根據下列產生 b; fl,if义⑴-V。"⑴之0 [〇, if Vop(i) - V〇-(i) < 0 (5.9) 經濟部中央樣準局貝工消费合作社印裂 要產生n輸出位元的總和,便需要n個時鐘期間。最後 個輸出位元(LSB)會根據下列產生 . -33 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0><297公釐) Α7Β7 五、發明説明(31 b = !Uf V〇p(n) - V:⑻ > 〇 ° Vop(n) - V;(n) < 〇 其中5 XT ⑻=2,V,(η) + v,2 卜丨· H) Ib、% (5.10) Σ + 1 (5.11) n-2Σ j=l Σ». + 1 •Χ+Σ η·12n'丨'(-Ι)ά,△、』) + AV(n-l) (請先閲讀背面之注意事項再填寫本頁) 訂 V。⑻的表後一項代表根據本發明n位元彼環轉換内 所產生的總累積誤差: ^Gray = Σ ]=1 + AVc(n-l) (5.12) 經濟部中央橾準局負工消費合作社印製 表示式(5.12)與上述的表示式(2 一樣。 利用改變特定的開關與電容器架構可修改上述與圖5 ' 6與7A-C有關連的完全微分電路認知。可改變開關與電容 器的數量。也有另一種將微分輸入訊號及微分參考訊號注 入⑤路的方法。藉由範例,個別的可開關電容器單元可用 於每個輸入訊號與參考訊號。取樣保持功能性加上反相也 可能在另一個形式内確認。控制循環D/A轉換器的開關與 -34 - 本紙張尺度適用中國國家標準’(CNS ) A4規格(210X297公釐) 五、發明説明(32) A7 B7 經濟部中央標準局員工消费合作社印«. 電路之時鐘訊號當然會依照這些電路認知的修改來調整。 也可明白到很容易可獲得以上述完全微分認知為基礎的 單—末端A/D轉換器認知。 承算法模擬器模擬傳統二進位代碼循環A/D轉換器與根 據本發明所提出的Gray代碼循環A/D轉換器之運作,對於 靜態與%態性能皆有所研究. 、 關於,態性能,下面參照圖8與9對模擬偏移誤差的引 進以及效用做簡要說明。圖8内說明以二進位編碼為基礎 的5位元循環A/D轉換器之轉換曲線,圖9說明根據本發明 以Gray編碼演算法為基礎的5位元循環A/D轉換器之轉換 曲線。在ϋ兩種轉換器種㈣,導入的偏移誤差大小假設 為 1 ·5 LSB。 從圖8可看見模擬的偏移誤差明顯具有非線性特性的二 進位代碼A/D轉換器轉換曲線,轉換曲線達反理想的階梯 狀轉換曲線,並且像是代碼丨6的遺失代碼會導入二進 代碼循環A/D轉換器。 在圖9根據本發明的Gray代碼循環Α/〇轉換器之轉換曲 内’模擬偏移誤差值得注意的效用為小型増益誤差的 入。轉換曲線的斜度或增加會改變,但是在其他方面曲 的階梯狀形式並未改變。 此外,循環A/D轉換器提出的pray代碼結構在許多方 與傳統二進位代碼循環A/D轉換器比較起來改善了運作 能。創新的Gray代碼A/D轉換器之積分非線性^微分^ 位 線 導 線 面 效 線 (請先閱讀背面之注意#•項再填寫本頁) 訂 35 五、發明説明(33 ) A7 B7 性要小於其二進位相對物。提出的Gray代碼轉換會顯姜改 善訊號至噪音與失真率(SFDR)及假性動態範圍(SFRQ.)。 概要來說’理論衍生與系統模擬會顯示提出的Gray代碼 循環f/D轉換器優於傳統循環a/D轉換器。根據本發明以 Gray編碼演算法為基礎新發明的循環a/d轉換器結構非常 適合於高精確度與低失真的應用。 依照本發明的第二方面,循環A/D轉換所利用的原理反 相會用於循環Gray轉換内。此外,本發明的第二方面與數 位輸入訊號至類比輸出訊號的轉換有關。在循環D/A轉換 器内―,位元會提供至循環產生類比輸出訊號的同一個電 路。依照本發明第二方面的較佳實例,會根據下列方程式 所定義的遞迴演算法將Gray編碼的數位訊號轉換成類比輸 出訊號: (6.1) (請先聞讀背面之注意事項再填寫本頁) ,ιτ Μ濟部中央標孪局貝工消费合作社印製 此處bs(l)代表MSB並且bs(N)代表LSB,假設為一N位元 D/A轉換器。此處下標所寫的g表示Gray代碼位元,\⑴ 代表第i個LSB隨附的中介量,此處2<iSN,1並且 VS(N11)=0。D/A轉換器的輸出量為等於vg(i)的vgout ’ \代 表預定的參考量。D/A轉換會從LSB做開始。根據特定電 路認和’中介量、參考量與輸出量可為電荷、電壓或電 流。 用重複上述方程式(6.1),可得: -36- 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公疫) A7 B7 ---- 五、發明説明(34)
Vgout=VB(l) Σγγ(-ι) isl ^ ί>·ω
•V (6.2) 假設在產生每個中介量與輸出量内會有偏移誤差 △ Vs(i),參閱上述方程式(6 〇考慮誤差Αν#),可得下列方 程式: V6(i) = ^[VS(i + 1)-Vr+AVg(i)].(-l)b*Ci) 利用重複方程式(6.3)直到i=l,可得: (6.3) (請先聞讀背面之注意Ϋ項再填寫本頁} VS0Ut=VE(l) N ] Zb.O) i=l ^
V 各 1 , Σ».ω ΣγγΗ)- AVg(i) 訂 經濟部中央樣準局w;工消费合作社印裝 (6.4) 因此,在根據本發明完整D/A轉換p總累積的誤差會由 下列決定: ‘
△V gout (6.5) 在根據本發明d/a轉換内總累積的誤差可考慮遠低於 統D/A轉換。特別是,與二進位代碼循環D/A轉換比較 來’可獲得根據本發明循環A/D轉換與傳統二進位代 起 -37- 本紙張尺度適用中國國家標準(CNS ) A*»说格(210X297公釐) A7 B7 五、發明説明(35) A/D轉換之間對應的改良。 ’圖1 0為依照本發明#環D/A轉換器完全微分認知的電路 圖。圖1 0的電路實施確認方程式(6丨)所給的遞迴演算 法。就像圖5的完全微分a/d轉換器認知,圖1 〇的認知為 具有數位控制開關的可開關電容器類型。因為D/A轉換器 為A/D轉換器的反相,要對圖丨〇的D/A轉換器有更詳盡的 了解,請參照與圖5、6與7&D 一樣的A/D轉換器說明。然 而,在根據本發明的D/A轉学内,會執行參考相減與〇 5因 』的放大。這可了解到數位訊號的Gray代碼位元會決定是 否確認反相功能。 曰 上述貫例僅供參考,並且明白顯示出本發明並不受限於 此,並且只要不悖離本發明的精神當然可將本發明廡用於 特定形式。可在本發明的精神與領域内以維持此處么:佈與 申凊專利的基本原則下進行進一步的修改與改良。 L ί請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印聚 -38- 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨〇 X π·/公釐〉
Claims (1)
- A8 B8 C8 D8 經濟部中央標準局員工消費合作社印裝 申請專利範圍 L —種將—類比輸入訊號Vin循環A/D轉換成一預定數量(n ) 輸出位元bi(i是從1到η的整數)之數位輸出訊號的方 法,該方法包含步驟: -比較已經定義成率一循環訊號V(j(1)的輸入訊號vin, 以預先定義的位準來產生第一輸出位元h;及 -產生接續的輸出位元b i (i從2到η ),其是產生自對每 個接續的輸出位元b ;執行下列步驟: -由下列產生下一個循環訊號VQ(i); -對前一個循環訊號VJi-1)作取樣保持運算、放大 2倍’並且根據<前產生的輸出位元選擇性地作訊 號反相:及 -將預定的參考訊號加到該放大與選擇性反相的訊 號;及 -將該下一個循環訊號V。⑴與該預定位準做比較以產 生數位輸出值的該接績輸出位元b ;。 2·如申請專利範圍第1項之方法,進一步包含將該數位輸 出值數位轉換成規律三進位代碼輸出訊號的步騾。 J· 一種循環A/D轉換器,利用預定的參考訊號將一類比輸 入訊號Vin轉換成一預定數查(η)輸出位元b ; (ι是從ι到η 的整數)之數位輸出_號,該循環a/d轉換器包含: _ 一裝置,用於將定義成第一循環訊號V〆丨)的輸 入訊號vin與一預定粒準做比較來產生第一輸出位元 b 1 ; , -一裝置,用於循環產生每個接續輸出位元b i (t ------IT (請先《讀背面之注意事項再填寫本頁) -39- A8 B8 C8 D8 申請專利範圍 從2到n),包含: -一裝置,用於產生下~個循環.訊號v。⑴,包 含: 裝置,用於對前一個循環訊號、(“丨)作取 樣保持運算、放大2倍,並且根據之前產生的輸出 位元選擇性地作訊號反相;及 裝置’用於將預定的參考訊許加到該放大 與選擇性反相的訊號;及 ' -一裝置,用於將該下一個循環訊號v。⑴與該預 定位準做比較以產生數位輸出訊號的該接續輸出位元 b i 〇 4.—種循環A/D轉換器,利用預定的參考訊號將—類比輸 入訊號轉換成一數位輸出訊號,包含: -一具有2增益因數的放大器; -一裝置,用於選擇性地加入輸入訊號,其是與該 放大器並聯: -一裝置’用於選擇性加入預定的參考訊號,!其是 與該放大器並聯: 經濟部中央輮準局負工消費合作社印製 I I 訂 f請先S讀背面之注f項再填寫本貢) -一比較器,用來產生數位輸出訊號的輸出位元以 回應該放大器的輸出訊號; -一取樣保持電路’用來重新循環取樣保持該放大 器的輸出訊號; -一裝置’用於根據該比較器之前產生的輸出位元 將遠取樣保持訊號選擇性地反相,其中該放大器對該選 -40- 本紙張尺度適用中國國家標準(CNS ) A4g ( 210X297公釐) A8 B8 C8 D8 經 中 央 標 率 為 % 工. 消 費 入 社 印 % 六、申請專利範圍 擇性反相訊號反應; '一時鐘訊號產生器,用來產生一組時鐘訊號,其 是控制該用於加入輸入訊號的裝置、該用於加入參考訊 號的裝置、該取樣保持電路、該用於選擇性反相的裝置 以及該比較器。 '如申請專利範圍第4項之循環A/D轉換器,進一步包含重 設該放大器及_取樣保持電路的裝置。 6·二種循環類比至數位(A/D)轉換器,用今利用預定微分 的參考説號將微分類比輸入訊號轉換成數位輸出訊號, 包含: -一第一可開關電容器單元,選擇性地對微分輸入 訊號及選擇性地·對微分參考訊號反應,其藉此反應充 電; 、 -一具有增益因數2的放大電路,其具有一主要運算 放大器,此放大器具有兩個輸入端及兩個輸出端、隨附 的前端電容器,每個都連接至該個別輸入端之前、及隨 附的並聯電容器,每個^5選擇性地與該個別輸入輸出端 子並聯’每個該並聯電容器會連接至個別該第一可開關 電容器單元的其中之—,如此當放電時,該第一可開關 電容器單元會經由該並聯電容器釋放電荷; -一比較器,具有兩個已經連接至該放大電路該輸 出端的輸入端,用來產生數位輸出訊號的輸出位元以回 應該放大電路的微分輸出訊號; .-一連接至該放大電路之輸出端的反饋開關; _ -41 - 本紙法尺度適用中國國家橾準(CNS ) A4此格(210X297公嫠) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 ________D8 六、申請專利範圍 -一取樣保持電路’具有—第二運算放大器,此放 大器具肴兩個輸入端與兩個輸出端,以及隨附的電容 器’其每一個均連接至該第二運算放大器之個別輸入 端,該隨附電容連接至該反饋開關,以便當該反饋開關 關閉時’該取樣保持電路會對來自該放大電路之微分輸 出訊號進行取樣保持; -一斧有-輸入端與輸出端之開關配置,該開關配置 的輸入端連接*至該取樣保持電路的輸出端,用來根據該. 輸出位元選擇性地將該取樣保持電路的微分輸出訊號互 換,該開關配置的輸出端連接至該放大電路的隨附前端 電容器; -一裝置,用於選擇性重設該放大電路、該取樣保 持電路以及該第一可開關電容器單元; -—裝置,用來產生預定定時與訊號值的一第一组 時鐘訊號’以及用來產生一第二組時鐘訊號,其是依據 所產生之輸出位元的訊號值而產生6勺; -其中4弟一可開關電谷器單元、該用於選擇性重設 的裝置、該反饋開關以及該比較器皆是由該第一組時鐘 訊號控制,而該開關配置則是由該第二組時鐘訊號控 制。 -42- 本紙張尺度適用中國國家標率(CNS > A4規格(21〇X297公釐) (請先聞讀背面之注$項再填寫本頁) *1T
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9604617A SE9604617L (sv) | 1996-12-16 | 1996-12-16 | Cyklisk analog-digitalomvandling |
Publications (1)
Publication Number | Publication Date |
---|---|
TW388146B true TW388146B (en) | 2000-04-21 |
Family
ID=20404990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086118908A TW388146B (en) | 1996-12-16 | 1997-12-15 | Cyclic analog-to-digital conversion |
Country Status (7)
Country | Link |
---|---|
US (1) | US5995035A (zh) |
AU (1) | AU5422798A (zh) |
CA (1) | CA2275645A1 (zh) |
DE (1) | DE19782152T1 (zh) |
SE (1) | SE9604617L (zh) |
TW (1) | TW388146B (zh) |
WO (1) | WO1998027654A2 (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1127148A (ja) * | 1997-07-02 | 1999-01-29 | Tadahiro Omi | 半導体集積回路 |
US6628217B1 (en) * | 2001-07-27 | 2003-09-30 | Cypress Semiconductor Corp. | Signal scaling scheme for a delta sigma modulator |
US6909393B2 (en) * | 2003-07-30 | 2005-06-21 | Freescale Semiconductor, Inc. | Space efficient low power cyclic A/D converter |
US6801151B1 (en) * | 2003-08-18 | 2004-10-05 | Ion E. Opris | Method and apparatus for analog-to-digital pipeline conversion |
US7356424B2 (en) * | 2003-09-26 | 2008-04-08 | Texas Instruments Incorporated | Diagnostic compiler for pipeline analog-to-digital converter, method of compiling and test system employing the same |
US7746261B2 (en) | 2007-08-01 | 2010-06-29 | Denso Corporation | Variable gain amplifier and D/A converter |
EP2591555B1 (en) * | 2010-07-08 | 2018-03-07 | Microchip Technology Incorporated | 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator using a chopper voltage reference |
US8966416B2 (en) | 2013-03-07 | 2015-02-24 | Cadence Design Systems, Inc. | Finite-state machine encoding during design synthesis |
JP6618701B2 (ja) | 2014-04-08 | 2019-12-11 | アナログ ディヴァイスィズ インク | 高分解能アナログ・デジタル変換器 |
WO2017106701A1 (en) | 2015-12-18 | 2017-06-22 | Apex Brands, Inc. | Electrically isolated fastener driving device |
WO2020205070A1 (en) | 2019-04-03 | 2020-10-08 | Apex Brands, Inc. | Electrically isolated tool with failsafe coating |
CN113646135B (zh) | 2019-04-04 | 2023-02-03 | 艾沛克斯品牌公司 | 具有非导电扭矩传递部件的电隔离工具 |
JP7344000B2 (ja) * | 2019-04-05 | 2023-09-13 | 株式会社ミツトヨ | アナログ-デジタル変換器、アナログ-デジタル変換方法及び変位検出装置 |
CN112332842B (zh) * | 2020-11-16 | 2023-11-28 | 成都善思微科技有限公司 | 一种电流-电压积分器、电流数字转换器及其工作方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3035258A (en) * | 1960-11-14 | 1962-05-15 | Bell Telephone Labor Inc | Pulse code modulation encoder |
US3187325A (en) * | 1962-07-02 | 1965-06-01 | Bell Telephone Labor Inc | Analog-to-digital converter |
US4119960A (en) * | 1977-02-11 | 1978-10-10 | Siliconix Incorporated | Method and apparatus for sampling and holding an analog input voltage which eliminates offset voltage error |
US4599602A (en) * | 1983-08-03 | 1986-07-08 | Matsushita Electric Industrial Co., Ltd. | Serial-type A/D converter utilizing folding circuit cells |
US4745394A (en) * | 1987-04-03 | 1988-05-17 | Motorola, Inc. | Pipelined A/D converter |
-
1996
- 1996-12-16 SE SE9604617A patent/SE9604617L/ not_active Application Discontinuation
-
1997
- 1997-12-05 CA CA002275645A patent/CA2275645A1/en not_active Abandoned
- 1997-12-05 DE DE19782152T patent/DE19782152T1/de not_active Withdrawn
- 1997-12-05 WO PCT/SE1997/002038 patent/WO1998027654A2/en active Application Filing
- 1997-12-05 AU AU54227/98A patent/AU5422798A/en not_active Abandoned
- 1997-12-15 TW TW086118908A patent/TW388146B/zh not_active IP Right Cessation
- 1997-12-15 US US08/990,335 patent/US5995035A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO1998027654A3 (en) | 1998-07-30 |
SE9604617L (sv) | 1998-06-17 |
SE9604617D0 (sv) | 1996-12-16 |
CA2275645A1 (en) | 1998-06-25 |
WO1998027654A2 (en) | 1998-06-25 |
DE19782152T1 (de) | 1999-11-25 |
AU5422798A (en) | 1998-07-15 |
US5995035A (en) | 1999-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW388146B (en) | Cyclic analog-to-digital conversion | |
Robert et al. | A 16-bit low-voltage CMOS A/D converter | |
CN100431270C (zh) | 增量△模数转换 | |
TW388147B (en) | Pipeline analog-to-digital conversion | |
EP3567720B1 (en) | Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage | |
EP0213954B1 (en) | Electronic conversion circuit | |
JPH10511233A (ja) | 演算増幅器のオフセット電圧に低感度のスイッチド・コンデンサ、1ビット・ディジタル/アナログ・コンバータ | |
JP2010193089A (ja) | 離散時間系回路 | |
JPS62160824A (ja) | デイジタル−アナログ変換装置 | |
US6504500B1 (en) | A/D converter and A/D converting method | |
US6946986B2 (en) | Differential sampling circuit for generating a differential input signal DC offset | |
EP0251758A2 (en) | Digital-to-analog conversion system | |
JP3844510B2 (ja) | デジタル・アナログ変換 | |
US5107265A (en) | Analog to digital converter | |
JPH07193507A (ja) | 直流信号測定用a/d変換器 | |
JPH02184119A (ja) | オーバーサンプリング形デジタル―アナログ変換回路 | |
US4185275A (en) | Capacitive analog to digital converter | |
US7579975B2 (en) | DAC architecture for an ADC pipeline | |
KR100252478B1 (ko) | 아날로그디지털컨버터의앰프오프셋평가방법 | |
JP3230227B2 (ja) | A/dコンバータ | |
JP2904239B2 (ja) | A/d変換回路 | |
JP2003168976A (ja) | A/d変換器のオフセット補正装置及び電力量計 | |
JPS5928294B2 (ja) | Ad変換器 | |
CN117134770A (zh) | 一种分段式数模转换电路、电子电路、电子设备 | |
Tsukamoto et al. | A pipelined charge-balancing A/D converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |