TW388103B - Method of forming field oxide layer with double sidewall layer - Google Patents
Method of forming field oxide layer with double sidewall layer Download PDFInfo
- Publication number
- TW388103B TW388103B TW87116463A TW87116463A TW388103B TW 388103 B TW388103 B TW 388103B TW 87116463 A TW87116463 A TW 87116463A TW 87116463 A TW87116463 A TW 87116463A TW 388103 B TW388103 B TW 388103B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- sidewall
- semiconductor substrate
- forming
- nitride
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Description
五、發明說明(1) -------- 本發明是有關於一種半導體積體電路的製造,特 關於一種半導體元件隔離製程的改良,其利用形成之 壁層來實施局部矽氧化法(L〇c〇s : L〇cal 0xidatiQn 男’
Silicon) ’以形成具有良好結構特徵之場氧化層。〇 近年來’隨著半導體積體電路製造技術之改良,b曰 所含兀件數量的不斷增加,以及元件尺寸也因積集度^提 昇而不斷縮小’例如目前生產線上使用的線路寬度已進入 $次微米以下的範圍。然而元件尺寸無論如何的縮小,在 晶片中各個元件仍必須予以適當地絕緣或隔離,方可得到 良好的元件性質,這方面的技術一般稱為元件隔離技術 (Device Is〇lati〇n Technology),其主要目的係在各元 件間形成隔離物’並在確保良好隔離效果的情況下盡量 縮小隔離物的區域,以空出更多晶片面積來容納更多元 件0 目前局部矽氧化法是一種廣為應用的隔離技術,其可 生成一厚的氧化層當作絕緣層,以有效地將各個元件隔 離。為了清楚起見,請參照第^至…圖之剖面示意圖,說 明一般局部矽氧化方法之製造流程。首先如第u圖所示 者,在一半導體基底10,例如是一矽晶圓上,依序形成一 墊氧化層11和一氮化矽層12,共同作為一罩幕層。其次以 一微影製程和姓刻步驟,定義出墊氧化層Η和一氮化矽層 12的圖案’用以形成開口13,其露出半導體基底1〇欲形成 70件隔離區的部份。 接著如第1Β圖所示,施行一熱氧化成長程序,例如將 iMgi^gr C:\Program Files\Patent\0548-3826-E.ptd第 4 頁 五、發明說明(2) 矽晶圓10置入一高溫爐中,並在介於8〇〇至11〇〇它溫度 下,通入含氧氣體使其與矽晶圓反應,用以形成一A 氧化層14,定義出主動區(AC : active area)的範圍。' ~ 中由於氮化矽層12的氧化速率遠小於矽晶圓1〇,可、 氧化生長時之罩幕(mask),使得場氧化層僅形成在矽曰蘭、 10未被氮化梦層覆蓋之部分上。最後除去塾氧化層u = 化珍層12,完成元件隔離製程。 _上面所述習知的局部石夕氧化方法’由於製程步驟 早,並且隔離效果不錯,因此廣為業界所採用。_而 件尺寸逐漸縮小時,特別是應用於次微米製㈣ :方法便會顯現許多缺點。首先由於在形成場氧化層^ :因G:1 的〇:氧2應不只發生在開°13的範圍内,亦 :因氧刀子的钕入和擴散作用而向兩側擴張,@ :14會長詩氧化層丨丨和氮切心的下方, 層14的邊緣部份形成烏嘴構造, t場氧化 beak effect) 〇 _ 之為鳥嘴效應(b r rd,s
此外,由於從矽變成二氧化矽時,其 倍,所以場氧化層14將突出於石夕晶圓1〇表面,形陡2 面;再者’由於在場氧化層形成期間H 近生成許多晶格缺陷,*此得烏嘴區域附 元件可靠度的降低。 冑因接面漏電流的增大而導致 為了改善習知局部碎氣 >(卜^p、土 Μ 離製程被予以提出,如第2圖所f為、點,許多改良的隔 示嗶所不,為防止氧分子的侵入
五、發明說明(3) 和擴散作用而向主動泛堪a -係在圖案化之塾氧二問題,目前解決方法之 梦側壁層16,其稱=1 二,化,層12之兩側形成複晶 而當對矽a圓1〇推l為PSL製程(po y spacer L0C0S),然 ^ ^ ^ ^ ^ 層(未顯不),以至於在進行除去墊 刻步驟時’難以將側壁賴所生成之厚 12 Α胃π ^在案之墊氧化層11和氮化矽層 =H ㈣層17,其稱之為說㈤tride spacer L〇C〇S),由於對矽晶圊10進行後續埶負&在1 + 驟時,氮化㈣壁層17不會隨之生長步 因此,在後續蝕刻步驟時可以完全地除去然@,氮 材質對石夕基底之應力問題,會造志私 排缺陷(di— defecf)造的:陷者例如差 低。 eiect),因而導致兀·件可靠度的降 有鍟於此,本發明之一目#即在於解決前述問題而提 出一種以雙側壁層形成場氧化層(DSI^d〇uble ea LOCOS)之方法,包括下列步驟。首先形成一罩幕層於半 體基底上,然後選擇性除去罩幕層以定義出£動區並 成一露出半導體基底表面之開口以作為隔離區。接著蝕 隔離區之半導體基底至一既定深度以形成凹槽並於半導 體基底和罩幕層表面順應性形成一導電層和一絕緣層。其 次回蝕刻絕緣層和導電層以於罩幕層側邊形成—導電側壁
C:\Prograra Files\Patent\0548-3826-E.ptd第 6 頁
,和絕緣側壁層。然後實施一熱氧化成長製程,以在隔離 :之半導體基底形成場氡化層,以及使導電側壁層生長成 化物側壁層。隨之除去罩幕層、絕緣側壁層和氧化物側 .本發明另提供一種以雙側壁層形成場氧化層之方法, 包括下列步驟。首先提供一半導體基I,然後形成一罩幕 層於半導體基底上,依序’罩幕層包括一墊氧化層和一第 一氮化物層。接著選擇性蝕刻罩幕層以定義其下方之主動 區並形成一露出半導體基底表面之開口以定義隔離區。 其次,蝕刻隔離區之半導體基底至一既定深度以形成凹 槽,於半導體基底和罩幕層表面順應性形成一複晶矽層和 一第二氮化物層。接著回蝕刻第二氮化物層和複晶矽層以 於罩幕層侧邊形成一複晶矽側壁層和一氮化物側壁層。然 後實施一熱氧化成長製程’以在隔離區半導 場氧化層,以及使複晶發側壁層生長成 之蝕刻除去罩幕層之第一氮化物層及氮化物側壁層及蝕 刻除去塾氧化層和氧化物側壁層。 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易僅,下文特舉一較佳實施例,並配合所附囷式,作 細說明如下: 圖式之簡單說明: 第ΙΑ、1B囷係半導趙剖面圈,其顯示依傳統局部矽氧 化方法形成場氧化層之製程方法。 第2圖係半導艘剖面圖’其顯示依傳統局部矽氧化方
五、發明說明(5) 法中,以複晶矽側壁層形成場氧化層之製程方法。 第3圖係半導體剖面圖,其顯示依傳統局部矽氧化方 法中,以氮化物側壁層形成場氧化層之製程方法。 第4至11圖係半導體刮面圖,其顯示本發明之實施例 中’以雙側壁層形成場氧化層之方法。 元件符號說明 半導髏基底〜10,20 ;場氧化層〜14,50,60 ;罩幕層 19,39,主動區〜18,38 ;開口〜13 ;塾氧化層〜,31 , 42 ;氮化物層~12,22,27,32 ;複晶矽層〜26 ;複晶矽側 壁層〜36 ;氧化物側壁層~46 ;氮化物側壁層〜37。 實施例 依據第4至11圖,一種以雙側壁層形成場氧化層之方 法’其主要步称包括如下。 首先形成一罩幕層29於半導體基底20上,然後選擇性 除去單幕層29以定義出主動區28 ’並形成一露出半導艘基 底表面之開口以作為隔離區28。接著蚀刻隔離區28之半導 體基底至一既定深度以形成凹槽23,並於半導體基底2〇和 罩幕層39表面順應性形成一導電層26和一絕緣層27。其次 回蝕刻導電層26和絕緣層27以於罩幕層39側邊形成一絕緣 側壁層37和導電側壁層36。然後實施一熱氧也成長製程, 以在隔離區28之半導體基底形成場氧化層50,以及使導電 側壁層36生長成氧化物側壁層46。隨之除去罩幕層39、絕 緣側壁層37和氧化物側壁層46。 舉例而言,請參閱第4圖,其顯示本發明之起始步
C:\ProgramFiles\Patent\0548-3826-E.ptd第 8 頁 五、發明說明(6) 驟β在該圖中,首先為提供一基底2〇,基底2〇為一半導體 材質如石夕(siHc〇n) ’錯(germanium),而形成方式 則有如遙晶(expi taxial )或絕緣層上有矽(si丨ic〇ri on insulator )等,為方便說明,在此以一p型矽基底為例。 接著為以一般製程技術形成一墊氧化層21和氮化物層 22以構成罩幕層29,例如可先在基底2〇表面形成一熱生長 式之二氧化發層,或以化學氣相沈積法CVD)形成之二氧化 石夕層,其厚度約介於50埃至200埃。其次,於墊氧化層21 表面沈積一氮化矽層22,如以二氣矽甲烷SiH2Cl2、氨NH3 為主反應物,並藉低壓化學氣相沈積LPCVD)製程產生,其 厚度约介於1000埃至2〇〇〇埃。 接著請參閱第5圖,其以一微影製程步驟定義該罩幕 層2 9之圖案’其次’進行非等向性餘刻,如以氟化碟電漿 CHF3為主蝕刻反應氣體,而藉反應性離子蝕刻法R〖e : reactive i〇n etch)依序選擇性蝕刻氮化物層22和墊氧化 層21,形成一由圖案化墊氧化層31和氮化物層32構成之罩 幕層39,用以定義其下方之主動區38,並在基底2〇之既定 位置,形成一開口以作為隔離區28,然後,蝕刻隔離區28 之基底至一既定深度以形成凹槽23 ’蝕刻深度約為3〇〇埃 至800埃。 ' 接著’請參閱第6圖,其顯示一依據第5圖之基底來形 成塾氧化層42之步称。如前所述,塾氧化層42係以熱生長 程序在基底20之凹槽表面形成一二氡化矽層,其厚度約介 於50埃至200埃。 ’ Ι^ΗΠΙΗΗ C:\Program Files\Patent\0548-3826-E.ptd第 9 頁 五、發明說明(7) 請參閱第7圖,其顯示一依據第6圖之基底來形成導電 層26和絕緣層27之步驟。 其中,導電層26可為一複晶矽層,如其可以矽曱烷 SiH4為主反應物,並藉低壓化學氣相沈積LPCVD)製程產 生,用以順應性覆蓋墊氧化層42和罩幕層39之氮化物層32 表面,厚度約為1〇〇至30 0埃。 絕緣層27可為一氮化物層,如其可以二氣矽甲烷SiH J12、氨NH3為主反應物,並藉低壓化學氣相沈積LPCVD)製 程產生,用以順應性覆蓋複晶矽層2 6,其厚度約介於1 〇〇 埃至80 0埃。 請參閱第8、9圖,其顯示一依據第7圖之基底回蝕刻 導電層26和絕緣層27以形成雙側壁層之步驟。首先如第8 圓所示,可以複晶*夕層26為蚀刻停止層,回蚀刻氮化物層 2 7 ’以形成一氮化物側壁層3 7,其中回蝕刻氮化物層2 7之 步驟可以氟化氮電漿NF3為主蝕刻反應氣體,藉反應性離 子蝕刻法進行非等向性蝕刻形成氮化物側壁層3 7,厚度約 為100至800埃。 接著請參閱第9圖,其以墊氧化層42為蝕刻停止層, 回蝕刻複晶矽層26,以形成一複晶矽側壁層,其中回钱刻 複晶矽層26之步驟可以氣Clz、鹽酸HC1、氣祀矽SiCl2等為 蝕刻反應氣體,藉反應性離子蝕刻法進行非等向性蝕刻形 成複晶矽侧壁層,厚度約為100至30 0埃。 然後對前述結構實施熱氧化成長製程之步驟》例如先 將基底20置入一高溫爐管中,並在介於8〇〇至1150 °C溫度
C:\Prograra Files\Patent\0548-3826-E.ptd第 10 頁 五、發明說明(8) 下’通入含氧氣艘與其發生氧化反應,以在隔離區28之半 導體基底形成場氧化層5 〇和墊氧化層52,以及使複晶矽側 壁層生長成氧化物側壁層3 6,其中由於複晶矽側壁層厚度 遠較傳統製程為薄,因此經氧化成長製程後形成之氧化物 側壁層36厚度約僅為2〇〇至6〇〇埃。 請參閱第10圖’其顯示一依據第9圖之基底蝕刻除去 罩幕層之氮化物層32及氮化物側壁層37之步驟。例如,可 以熱填酸溶液之濕式蝕刻,除去罩幕層之氮化物層32及氮 化物側壁層3 7,留下氧化物側壁層3 6、墊氧化層52和場氧 化層5 0。 請參閱第11圖,其顯示一依據第1〇圖之基底蝕刻除去 墊氧化層52和氧化物側壁層36。例如’可以含氫氟酸溶液 之濕式蝕刻,除去墊氧化層52和氧化物側壁層36,留下場 氧化層60,完成本發明之製造流程。 綜合上述’由於本發明在罩幕層周圍形成雙側壁層, 因此可以避免傳統隔離技術上之缺點,例如使突出於基底 之場氧化層傾斜表面較為平坦等β 此外藉由外側之氮化矽側壁層,可以防止氧分子侵入 罩幕層下方之主動區。而在半導體基底與氮化矽側壁層之 間則藉由複晶矽層來消除氮化矽層對主動區造成的應力。 另外’由於複晶矽側壁層厚度遠較傳統製程為薄,因 此經氧化成長製程後形成之氧化物側壁層可以濕蝕刻去 除。 本發明中所應用之物質材料,並不限於實施例所引述
C:\Program Files\Patent\0548-3826-E_ptd第 11 頁 五、發明說明(9)
&其能由各種具恰當特性之物質和形成方 本發明之結構空間亦不限於實施例引 ::置換’且 本發明’任何熟習此技藝者,在不:離== 圍内:t可做些許之更動與潤飾,因此本::之精 瘦範圍當視後附之申請專利範圍所界定者為準。 之保
C:\ProgramFiles\Patent\0548-3826-E.ptd第 12 頁
Claims (1)
- 六、申請專利範圍 1 · 一種以雙側壁層形成場氧化層之方法,包括下列步 驟: 提供一半導體基底; 形成一罩幕層於一半導體基底上; 選擇性除去該罩幕層以定義出主動區,並形成一露出 該半導體基底表面之開口以作為隔離區; 除去該隔離區之半導體基底至一既定深度以形成凹 槽; 於該半導體基底和罩幕層表面順應性形成一導電層和 一絕緣層; 回蝕刻該絕緣層和導電層以於該罩幕層側邊形成一導 電側壁層和絕緣側壁層; 實施一熱氧化成長製程,以在該隔離區之半導體基底 形成場氧化層,以及使該導電側壁層生長成氧化物側壁 層; 除去該罩幕層及絕緣側壁層;及 除去該氧化物側壁層。 2. 如申請專利範圍第1項所述之方法,其中,該罩幕 層包括一塾氧化層和一第一氮化物層。 3. 如申請專利範圍第1項所述之方法’其中,該導電 層為·一複晶梦層。 4. 如申請專利範圍第1項所述之方法’其中’該絕緣 層為一氣化物層。 5. 如申請專利範圍第2項所述之方法’其中’該氧化C:\Program Files\Patent\0548-3826-E.ptd第 13 頁物側壁層係以濕蝕刻去除。 6.如申請專利範圍第5項所述之方法,其 刻去除該氧化物側壁層時,該墊氧化層—併去除。濕蝕 驟:7. -種以雙側壁層形成場氧化層之方法,包括下列步 提供一半導體基底; f成-罩幕層於該半導體基底上,依序,該罩幕層包 括一墊氧化層和一第一氮化物層; 選擇性蝕刻該罩幕層以定義其下方之主動區並形成 一露出該半導體基底表面之開口以作為隔離區; 蝕刻該隔離區之半導體基底至一既定深度以形成凹 槽; 於該半導體基底和罩幕層表面順應性形成一複晶石夕層 和一第二氮化物層; 回姓刻該第二氮化物層和複晶矽層以於該罩幕層側邊 形成一複晶矽側壁層和一氮化物側壁層; 實施一熱氧化成長製程,以在該隔離區之半導體基底 形成場氧化層,以及使該複晶矽側壁層生長成氧化物側壁 層; 蝕刻除去該罩幕層之第一氮化物層及氮化物側壁層; 及 蝕刻除去該墊氧化層和氧化物側壁層。 8.如申請專利範圍第7項所述之方法,其中,於蝕刻 該隔離區之半導體基底至一既定深度以形成凹槽後,更包C:\Program Files\Patent\0548-3826-E.ptd第 14 頁 六、申請專利範圍 括於該凹槽表面形成一第二墊氧化層 法,其令,該凹槽 9.如申請專利範圍第7項所述之方 深度約為300至8〇〇埃。 10. 如申請專利範圍第7項所述之方法,其中,該複晶 石夕侧壁層厚度約為10〇至3〇〇埃。 11. 如申請專利範圍第7項所述之方法,其中,該氣化 物側壁層厚度約為丨〇〇至8〇〇埃。 1 2. —種以雙側壁層形成場氧化層之方法,包括下列 步驟: 提供一半導體基底; 形成一罩幕層於該半導想基底上’依序,該罩幕層包 括一第一墊氧化層和一第一氮化物層; 選擇性蝕刻該罩幕,以定義出其下方之主動區,並形 成一露出該半導體基底之開口以作為隔離區; 蝕刻該隔離區之半導艘基底炱一既定深度以形成凹 槽; 形成一第二塾氧化層於該半導體基底之凹槽表面’ 於該第二墊氧化層和罩幕層表面順應性形成一複晶矽 層和一第二氮化物層; 以該複晶矽層為蝕刻停止層,回蝕刻該第二氮化物 層,形成一氮化物側壁層; 以該第二墊氧化層為蝕刻停止層,回蝕刻該複晶矽 層,形成一複晶矽侧壁層; 實施一熱氧化成長製程,以在該隔離區之半導體基底C:\PrograinFiles\Pateiit\0548-3826-E.ptd第 15 頁 六'申請專利範圍 形成場氧化層,以及使該複晶矽側壁層生長成氧化物側壁 層; 濕触刻除去該罩幕層之第一氮化物層及氮化物側壁 層;及 濕蚀刻除去該第一墊氧化層和氧化物側壁層。 13. 如申請專利範圍第12項所述之方法,其中,該罩 幕層之第一氮化物層及氮化物側壁層係以熱磷酸溶液蝕刻 去除。 14. 如申請專利範圍第丨2項所述之方法,其中,該氧 化物側壁層係以氫氟酸溶液去除。 15. 如申請專利範圍第12項所述之方法’其中,該氧 化物側壁層厚度約為2 〇 〇至6 〇 〇埃。C:\Program Files\Patent\0548-3826-E.ptd第 16 頁
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87116463A TW388103B (en) | 1998-10-02 | 1998-10-02 | Method of forming field oxide layer with double sidewall layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87116463A TW388103B (en) | 1998-10-02 | 1998-10-02 | Method of forming field oxide layer with double sidewall layer |
Publications (1)
Publication Number | Publication Date |
---|---|
TW388103B true TW388103B (en) | 2000-04-21 |
Family
ID=21631551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW87116463A TW388103B (en) | 1998-10-02 | 1998-10-02 | Method of forming field oxide layer with double sidewall layer |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW388103B (zh) |
-
1998
- 1998-10-02 TW TW87116463A patent/TW388103B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI255012B (en) | Method of manufacturing a flash memory cell | |
KR970011134B1 (ko) | 반도체 소자 제조 공정 | |
EP0098374A2 (en) | Isolated dielectric structure for integrated circuits and method for fabricating such structure | |
JP2005159266A (ja) | Ono構造上に酸化物を形成するための方法 | |
WO2018064984A1 (zh) | 去除晶片上的二氧化硅的方法及集成电路制造工艺 | |
JP4394846B2 (ja) | 半導体素子の素子分離膜形成方法 | |
JPH0237745A (ja) | 半導体装置の製造方法 | |
JP3953563B2 (ja) | 絶縁物上シリコン技術のための分離酸化物形成方法 | |
US20050260816A1 (en) | Method for removing a semiconductor layer | |
TW388103B (en) | Method of forming field oxide layer with double sidewall layer | |
JP4182177B2 (ja) | 半導体装置の製造方法 | |
KR100475025B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
JPH05102297A (ja) | 半導体装置の製造方法 | |
US5747357A (en) | Modified poly-buffered isolation | |
JP2004152965A (ja) | 半導体装置の製造方法と半導体装置 | |
KR100325605B1 (ko) | 반도체 소자의 얕은 트렌치 소자 분리 제조 방법 | |
JPH11145274A (ja) | 半導体装置およびその製造方法 | |
KR20010003417A (ko) | 반도체 소자의 소자분리막 형성방법 | |
JPH09205137A (ja) | 素子分離領域形成法 | |
KR100278997B1 (ko) | 반도체장치의 제조방법 | |
KR101097981B1 (ko) | 반도체 소자 제조 방법 | |
JP3270912B2 (ja) | 半導体装置の製造方法 | |
JPH07254594A (ja) | 半導体装置の製造方法 | |
KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
CN114335155A (zh) | Ldmos器件场板隔离介质层的制作方法及ldmos器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |