TW388012B - High speed digital data transmission by separately clocking and recombining interleaved data subgroups - Google Patents

High speed digital data transmission by separately clocking and recombining interleaved data subgroups Download PDF

Info

Publication number
TW388012B
TW388012B TW087105834A TW87105834A TW388012B TW 388012 B TW388012 B TW 388012B TW 087105834 A TW087105834 A TW 087105834A TW 87105834 A TW87105834 A TW 87105834A TW 388012 B TW388012 B TW 388012B
Authority
TW
Taiwan
Prior art keywords
data
buffer
string
digital data
patent application
Prior art date
Application number
TW087105834A
Other languages
English (en)
Inventor
Enrique GARCIA
Greg Steven Lucas
Juan Antonio Yanes
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW388012B publication Critical patent/TW388012B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/02Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/04Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

五、發明説明U ) A7 B7 修正本浐 一 3 .^- 上ο 經濟部中央標準局員工消费合作社印裝 的硬體元件與互連。 煩 圖3是根據本發明具體實例而製造的立體圖。 崎 七 圖4的流程圖顯示一典型操作順序以執在板旅_本發明的通 訊交換 符號對照說明 100 位元組 221 合格子鏈 101 位元組 224 數位資料輸入串 102 位元組 225 位元組 103 位元組 226 位元組 104 位元組 227 位元組 105 位元組 228 位元組 110 時脈信號 229 位元組 200 通訊交換子系統 230 位元组 202 發射器 231 位元組 204 接收器 234 第一時脈信號 206 通訊鏈 236 第二時脈信號 208 資料發射器 238 合格信號 209 多重時脈信號發射器 240 緩衝器 210 第一時脈信號發射器 242 緩衝器 212 第二時脈信號發射器 244 資料組合器 214 合格信號發射器 245 系統時脈 216 處理器 246 資料輸出線 218 資料子鏈 248 合格輸出線 219 時脈子鏈 250 空的指示線 220 時脈子鏈 252 資料輸出線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X297公釐} 發明背景 -- 本發明有關於數位資料的傳送與接收發 :數位資料輸入串的交換,其中發射器傳送 串至接收器’接收器循序地料分成不同 於稍後組合子“重建原始數位資料輸4錯子串並· 2 ·前案説明 :多’電子機器如電腦是由多個不同元件組成,這 時常用電線連接如匯流排等而互連,但是在許多情 件間相m離,而防止任射便的永遠電的連接,互 連…以相隔數吸或甚至數十碼,在此常用電線,電 纜,或另一種信號傳送媒介將遠地連接的子系統、互連,這 些連接在此應用中稱爲電纜連接,元件之間的電纜互連對 於這些元件的操作以及總系統都極爲重要。 屯纜互連上的資料傳送時常配合時脈信號如方波信號, 如圖1所示’時常將資料傳送分成多個部分100-105如位元 组’由時脈信號協調個別位元組的傳送與/或接收,在圖 1的例子中’各位元组100-105的時序和時脈信號110的升 緣有二對一的時序關返。 通常期望儘可能快的傳送資料以避免子元件或最後應用 程式的操作延遲,接著設計工程師定時的找尋更快的資料 速率’而且更快的資料速率需要更快的時脈信號俾使資料 的傳送同步,因爲各資料位元組需要時脈信號的不同升 緣0
修 明 五、發明説明(如) 254 合格輸出線 264 選擇性啟動閘 256 空的指示線 266 選擇線 258 指令線 268. 資料輸出 260 指令線 270 有效資料輸出 262 10. 控制器 300 資料儲存磁碟 較佳具體實例之詳細說明 硬體元件與互連 本發明之一特徵是關於通訊交換子系統,其可以用多個 硬體元件與互連來實施如圖2所示,予系統200包括發射器 202,接收器204 ,與連接二者的通訊鏈206 ^ 鍵 可由许多個不同的硬體元件來提供通訊鏈2〇6,例如鏈 206包含:多重導線電纜,光纖纜線集,電磁廣播鏈,或任 何其他適於資料交換的鏈。 鏈206包括多個子鏈,包括:資料子鏈218,多重時脈子 鏈’與合格子鏈221,在圖中的例子有2個時脈子鏈219, 220,因為使用2個時脈信號,因為時脈子鏈的數目對應時 脈仏號的數目,因此在一些應用中可以有2個以上的時脈子 鏈》 經濟部中央標隼局員工消費合作社印褽 在較佳具體實例中,鏈206最好包含一電纜,其由多重包 覆雙绞導線如銅線組成》 發射器 廣義而言發射器2〇2的功能為經由通訊鏈2〇6而傳送原始 數位資料輸入串(資料串)與其他各種相關信號至接收器 204 ’在圖中的具體實例,發射器2〇2包含一通訊介面卡, -7a- 尽舐张尺度迷用中國國家橾率{ CMS ) A4規格(210X297公釐) 五、發明説明(2 A7 B7 經濟部中喪樣隼局男工消費合作社印製 但是當時脈信號變的太快時會發生一些問題,如夠高速 度的時脈信號時常具有模糊的邊緣,這是因爲僞哼脈周期· 暫態之故,時脈信號中的僞暫態最後會損壞資料,其傳送 是依時脈信號的正確性而定,因此資料傳送速度的極大値 時常受限於極大時脈信號頻率。 發明之概述 廣義而言,本發明有關於數位資料輸入串的交換,其中 發射器.傳送數位資料輸入串至接收器,而接收器循序地將 串分成不同的交錯子_並且於稍後组合子_以重建原始數 位資料輸入串。 : 更特別地,先由通訊模組接收原始數位資料輸入串,原 始數位資料輸入串包括多個資料子組如位元组,各子组儲 存在通訊模組的選取緩衝器中,依一預設輪流次序而選擇 緩衝器以循序儲存收到之子组,因此各緩衝器依一定義次 序而接收子組,稍後各緩衝器依照與接收時相同之次序^ 出其儲存之子組,一資料組合器藉由不同緩衝器而组合^ 組輸出以重建原始數位輸入_。 根據本發明之實例,多個時脈信號可以與原始數位資料 輸入串一〜餐傳送,有對應數目的時脈信號與緩衝器(或緩衝 器區域),此外各時脈信號穿一資料至少其等於原始數位資 料輸入串除以時脈信號數位得到的資料速率。 各時脈賤包㈣制彡㈣脈事件,發生於特定資料 速率,時脈信號的時脈事件是•輪流發生,以連續的次序— 個接一個,各時脈信號的喹脈事件識別—不同的資料子 私紙張尺度適用中國國家標準(CNS ) A4規格(2丨〇X29^f (請先閲讀背面之注意事項再填寫本頁) 裝.
-訂I
AU A7 ----------51 五、發明説明(3 ) 土 ’與其他時脈信號識別出的子串交 ^ ^ 厂节x為,各時脈信號識別 的資枓子_儲存在不同的緩衝器或緩衝器區域中,資料组 合器協調許多緩衝器的子串輸出,並且正確的組合子串以 重建原始數位輸入串。 因此在一具體實例,可實施本發明以提供一種方法來傳 送與/或接收-數位資料輸入争,在另—具體實例,可實 施本發明以提供-種裝置如發射器、接收器,或通訊交換 子系統.,在又一具體實例,可實施本發明以提供—種程式 產品,包括含信號媒介實在地實施一機器可讀取指令的程 式,其可由數位資料處理裝置.執行去執行一種傳送與/或 接收一數位資料輸入串之方法。 本發明提供數個極佳優點给使用者,.主要地,本發明能 使通訊子元件在無困難之下交換數位資料,該困雖會伴隨 著高速時脈信號。次要地,藉由使用多個交錯時脈信號, 各具有小於資料頻率之頻率,即可完成此目標以協調資料 的傳送與接收,本發明也提供數個其他優點與利益,由以 下本發明的説明應可明白它。 附圖之簡單説明 熟於此技術者於考慮以下詳細説明並配合附圖後,即可 更明了本發明之本質、目標,與優點,其中相同參考數目 表示相同的元件,,其中; 圖1的時序圖顯示資料串與業.界_已..知的_.對.號之間 \的關係。 圖2的方塊圖説明根據本發明具體實例的通訊交換子系統 -6 - ^紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐〉 c碕先聞讀背面之注意事項再填寫本頁) .裝 訂. 經濟部中央梯準局負工消費合作社印聚 五、發明説明U ) A7 B7 修正本浐 一 3 .^- 上ο 經濟部中央標準局員工消费合作社印裝 的硬體元件與互連。 煩 圖3是根據本發明具體實例而製造的立體圖。 崎 七 圖4的流程圖顯示一典型操作順序以執在板旅_本發明的通 訊交換 符號對照說明 100 位元組 221 合格子鏈 101 位元組 224 數位資料輸入串 102 位元組 225 位元組 103 位元組 226 位元組 104 位元組 227 位元組 105 位元組 228 位元組 110 時脈信號 229 位元組 200 通訊交換子系統 230 位元组 202 發射器 231 位元組 204 接收器 234 第一時脈信號 206 通訊鏈 236 第二時脈信號 208 資料發射器 238 合格信號 209 多重時脈信號發射器 240 緩衝器 210 第一時脈信號發射器 242 緩衝器 212 第二時脈信號發射器 244 資料組合器 214 合格信號發射器 245 系統時脈 216 處理器 246 資料輸出線 218 資料子鏈 248 合格輸出線 219 時脈子鏈 250 空的指示線 220 時脈子鏈 252 資料輸出線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X297公釐}
修 明 五、發明説明(如) 254 合格輸出線 264 選擇性啟動閘 256 空的指示線 266 選擇線 258 指令線 268. 資料輸出 260 指令線 270 有效資料輸出 262 10. 控制器 300 資料儲存磁碟 較佳具體實例之詳細說明 硬體元件與互連 本發明之一特徵是關於通訊交換子系統,其可以用多個 硬體元件與互連來實施如圖2所示,予系統200包括發射器 202,接收器204 ,與連接二者的通訊鏈206 ^ 鍵 可由许多個不同的硬體元件來提供通訊鏈2〇6,例如鏈 206包含:多重導線電纜,光纖纜線集,電磁廣播鏈,或任 何其他適於資料交換的鏈。 鏈206包括多個子鏈,包括:資料子鏈218,多重時脈子 鏈’與合格子鏈221,在圖中的例子有2個時脈子鏈219, 220,因為使用2個時脈信號,因為時脈子鏈的數目對應時 脈仏號的數目,因此在一些應用中可以有2個以上的時脈子 鏈》 經濟部中央標隼局員工消費合作社印褽 在較佳具體實例中,鏈206最好包含一電纜,其由多重包 覆雙绞導線如銅線組成》 發射器 廣義而言發射器2〇2的功能為經由通訊鏈2〇6而傳送原始 數位資料輸入串(資料串)與其他各種相關信號至接收器 204 ’在圖中的具體實例,發射器2〇2包含一通訊介面卡, -7a- 尽舐张尺度迷用中國國家橾率{ CMS ) A4規格(210X297公釐) 五、發明説明(5 ) 其接到處理處理器216。例如處理器216可以是微處理器或 個人電腦,大型電腦’工作站,裝置控制器的中央處理 器,或另一種適合的數位資料處理裝置。 發射器202包括多個子元件,包括:資料發射器2〇8,多 重時脈信號發射器209,與合格信號發射器214。在圖的例 子中,時脈信號發射器209產生2個時脈信號,因此包含第 一時脈信號發射器2丨〇與第二時脈信號發射器212,若須 要,本‘發明也可使用許多時酿信號。 資料發射器 Ϊ1料發射器208將原始數位資料輸入串224置於資料 子鏈218上,資料串224包括多個子部分225_231如位元 組’在實例中,資料發射器208組成由資料串2^4表示的 資料啓始源,惟圖中的資料發射器2〇2從處理器/16接收該 表示資料,在此實例中,資料發射器2〇8將處理器216的資 料再格式化以資料_ 224的形式在資料子鏈218上傳送。例 如此再格式化提供具適當電壓的傳送資料與具相關時脈信 號的資料同步傳送》 在圖中的具體實例中,其中資料發射器2〇8將資料串再格 式化而非產生它,可以用場可程式閘陣列("FPGA )如 LUCENT牌ORCA 2C26來實施資料發射器2〇8。 時脈信號發射.器 時脈信號發射器209提供時脉:信號以幫助接收數位資料輸 入串224,圖中的時脈發射器]1〇/2丨2分別提供時脈信號 224/236,各時脈信號發射器21〇/2u提供具預設時脈事 -8 - 五、發明説明(6 ) 件的時脈信號’其發生與資料串224有一些關係。這些時 脈事件的資料速率或頻率是資料串224除以時脈信號數目 的資料速率。因此在圖中的具體實例有2倜時脈信號,各 時脈信號的聲率是資料串22乏的;^半,例如在3個時脈信號 下,各時脈信號的頻率是資料串224的1 / 3。 時脈信號依特殊應用而可以有數種不同形式.,圖中的時 脈信號包含方波信號,而預設的時脈事件包含升緣,時脈 信號的.時脈事件是有間隔的,因此時脈信號以其連續時脈 事件(·如升緣)輪流定義資料串224的連續子部分。因此圖中 的第一時脈信號234定義一位元組串224,第二時脈信號 236定義次一位元组等。因此時脈信號的時脈事件是—ϋ 發生,以連續次序一個接一個。
例如時脈信號各以12.5MHz來指示,雖然可改變此頻率 以付合特殊應用的需求’ 以用一或多個FPGA如LUCENT 牌ORCA 2C26來實施時脈信號發射器210/212,時脈信號 發射器210/2 12可以依應用的需求而以相同於資料發射器 208的同一 FPGA中實施。 合格信號發射器 合格信號發射器2 14是發射器202的額外子元件,以提供 合格彳§號238來指示資料串.224是否包含資料或者是暫時不 身。在數個可預測情況中,資料串包含雜訊或其他無效資 料,例如處理器216可以在資#組之間暫停,或者處理器 2 16可以產生比資料傳送速率低的資料,因而提供脈衝式 k號。此外若鏈224以菊花環方式接到多個接收器(未示), A7 —_B7_ 五、發明说明(7 ) 則在傳送到不同接收器的資料之間會發生延遲。 因此合格信號238指示資料串224是否包含資料或者是暫 時不動作,較佳地,合格信號的預設狀態携_示資好出現在 資料子鏈2 18上’而不同的預設狀態指示沒有資料。圖中 的邏輯高信號指示,而邏輯低信號指示沒資料,例如高與 低信號根據TTL,RS-232或另一邏輯標準而表示合格子鏈 221上的不同電壓。例如合格信號發射器214可以用一或多 個FPGAs如LUCENT牌ORCA 2C26來實施,此外元件可以 依應用的需求而以相同於資料發射器208與/或時脈信號 發射器209的同一 FPGA中實施1 其他元件 雖然未示各元件208/210/212/214較佳地包斧線驅動 器,以確保是以適當電壓置於鏈2〇6上以便可靠的傳送。 接收器 經濟部中央標準扃負工消費合作社印裝 (請先聞讀背面之注意事項再填弈本頁} 廣義而言’接收器204的功能爲從鏈206接收資料串224 並提供此資料的輸出至資料輸出268上,此輸出可根據特 殊應用的需求而導向各個其他電子元件,接收器2 〇 4使用 時脈信號234/236以擷取資料争224並且接著再組合成子 串。因此不使用高速時脈來同步傳送資料串224,子系統 200使用2個較慢的時脈信辑234/236,以避免可能因單一 高速時脈導致的雜訊問題。 雖然圖2僅説明一接收器204,本發明也適用於多重接收 器,例如多重接收器可以經由菊花環連接而與發射器2〇2 作介面,也稱爲多點配置。此外可以用許多不同配置來實 ---------10- _ 本紙張尺度咖tϋϋ家;^ ( CNS ) Α4規格(210X297公'— --- 五、發明説明(8 A7 B7 ----- 經濟部中央榡準局員工消资合作社印製 施接收器204,惟爲了説明目的,圖2所示接收器204的特 定具體實例是以包含多個緩衝器240/242與一資料組合器 244的元件來顯示。 緩衝器 接收器204包括至少2個緩衝器,圖中顯示2個緩衝器240 /242 ’各緩衝器可以是分開的裝置,或者一或多個共同裝 置的子區域,較佳地緩衝器240/242包含快速存取缓衝器 如先Λ先出隨機存取記憶體緩衝器,例如緩衝器240/242 包含 INTEGRATED DEVICE TECHNOLOGY 型號 72801 記憶 體電路。 _ 各緩衝器包括數條輸入線以接收鏈206的信號,緩衝器於 各輸入線上接收合格信號238與資料串224,各緩衝器也包 括一輸入線以獨自接收一時脈信號,在圖中的例子,第一 緩衝器240接收第一時脈信號234,而第二緩衝器242接收 第二時脈信號。緩衝器240/242也接收系統時脈245的時 脈信號,緩衝器240/242也包括各指令線258/260以接收 資料组合器244的指令,詳情如以下所述。 各緩衝器也包括數個輸出線,其功能詳如以下所述。各 緩衝器包括:一資料輸出線,一合格輸出線,與一空的指 不線。特別地,緩衝器240包括:一資‘料輸出線246,一合 格輸出線248,與一空的指示線250。緩衝器242包括:一 資料輸出線252,一合格輸出線254,與一空的指示線256。 i料組合器 ' , 輸出線246-256與指令線258/260都接到資料组合器 請 先 閲 讀 背 面· 之 注
I i 裝 訂 11 - 本.氏張尺度通财關家縣(CNS ) A4麟(210X297公t 經濟部中央梯準局貝工消费合作社印製 A7 —___B7 五、發明説明(9 ) 244 , f料组合器244管理從緩衝器240/242擷取的資料以 再產生原始數位資料輸入_ 224 ^ 資料組合器244包括控制器262與選擇性啓動閘264,控 制器262管理緩衝器240/242的輸出,此輸出饋入閘264, 因此控制器262也管理閘264,所以其從正確緩衝器24〇/ 242提供信號到資料輸出268上,經由選擇線266而完成閘 262的管理。 控制.器262較佳地包含一狀態機器,其由硬體邏輯電路如 FPGA實施,或者由數位資料處理器如微處理器或其他適當 的數位資料計算單元實施。阶264較佳地包含多工器如圖 中例子的2 : 1多工器,選擇線266上的信號決定資料輸出 26δ是否從資料線246或者從資料線252接收信號。 控制器包括一有效資料輸出27〇,其提供信號以稍示資料 輸出268上的信號是否有效,詳情如以下所述。 典型實例 在一實施例中,子系統2〇〇可以用直接存取儲存裝置 (DASD)子系統如IBM RAMAC-3產品來實施,其用磁碟機 來儲存與取用資料,此子系統的例子是IBM型號939 1裝置 架。 在此具體實例中,處理器216用儲存控制器如IBM型號 .9390來實;’儲存控制器接到DASD控制器,其以菊花環 方式接到一或多個DASD儲存g,DASD控制器與DASD儲 存E各包括發射器202與接·收器204用以作控制器-匣通 訊,在此具體f例中,鏈2〇6也包括一位址線(未示),以便 ______ -12- 本紙張尺度適用中國國家梂隼(CNS } A4规格(210X297公疫) --\-------裳-----Μ — 訂.------ (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明(1〇 ) 於選擇各次傳送時的目標裝置。 其他用途包括區域網路,料處理環境,與愛 快與正確資料傳送的應用。 、7需要極 操作 除了上述各硬體具體實例外,本發明的—不同特 於-種接收數位資料輪入麥之方法,其藉由循序地將收到 的_分成不同之交錯子串,並且於稍後將子串組合以重建 原始數位資料輸入申。一不同但相關的方法是將資料条與 伴隨信號如多重時脈信號及合格者一起傳送。 、 含信號媒介 〜 例如藉由操作一數位資料處理機器以執行機器可讀取指 令的程式料實施這些方法’在一例子中,發射器2〇2的 H執d切將資料與伴隨㈣如多重時脈信號 及&格者一起傳送。類似地,接收器204的元件可循序地 將收到的數位資料輸入串分成不同之交錯子串,並且於稍 後將子串組合以重建原純位資料輸人串。 ' 這些程式指令可位於各種含料料t,以存取發射器 202與接收.器204的適當者。關於此,本發明的—特徵是關 於-程式產品,包含含信號媒介實在地實施一機器可讀取 扣令的U,其可由數位f料處理器執行以執行傳送也/ 或接收數位資料之方法步棵。 ' 这些含色號媒介例如包括包含在發射器搬或接收器綱 中的副模組’或者指令包含在另—含信號媒介如資料傲 子磁茱300(圖小程式指令也可儲存在各種其他資料錯存 本紙張細用中·國國家標準 請 先 聞 2 訂 五、發明説明(11 A7 B7 經濟部中央標準局負工消費合作社印衆 媒介如DASD儲存區(如習知硬碟或rAID陣列),嵫帶,電 子唯讀記憶體(如CD_ROM或WORM),光學儲存裝置(如 WORM),打孔卡片,或其他含信號媒介包括傳送媒介如數 位與類比與通訊鏈與無線。在本發明的説明具體實例中, 機器可讀取指令包含許多編譯微處理器組合語言碼的線。 操作之總順庠 圖4顯示方法步驟400順序以説明本發明方法特徵的例 子,爲·了便於説明,惟並無意限制,圖4例子是以上述通 訊交換子系統200爲敘述主題,當子系統2〇〇請求在鏈2〇6 上交換資料時,總步驟400即從~步驟402開始。 傳送 在步驟|404,發射器202傳送具伴隨時脈信號與合格信號 位資料輸入串224,這藉由資料發射器2〇8,時脈 器210/212 ’與合格信號發射器214同時傳..送資 第一時脈信號234 ’第二時脈信號236,與合格 信號238而完成。 在圖中的具體實例,第一時脈信號234的升緣識別資料串 224的每一個其他位元組,由第二時脈信號236識別出干擾 位元組’其與第一時脈信號234有18〇度相差,各時脈信號 234/236藉由其時序而識別—不同但完全交錯的資料子 串。 接收與儲存 - ' .一 *is號224/234/236/238通過鏈206並接著由接收器204 在發號406中接收,在發號4〇8中,接收器204如下所述的 的原始數 信號發射 料串224 14- 本紙張又度適用中國國家標準(CNS > A4说格(210X29·?公笼) (請先閲讀背面之注意事項再填窍本頁) 裝· •1T, ό 五、發明説明(12 ) Α7 Β7 經濟部中决揉準局負工消費合作社印32 儲存收到的信號。即第一時脈信號234的升緣以時脈方式 儲存第一緩衝器240中對應子串(位元組225 227 229,23^第-時脈信號234的各升緣也觸發_器⑽以 便於該時儲存合格信號2 3 8的値。 類似的,第二時脈信號236的升緣以時脈方式儲存第二緩 衝器242中對應子串(位元組226 228 23G),第二時脈信號 236的各升緣也於各升緣觸發儲存緩衝器242中合格^號 238的値。 ° 重建原始數位資料輪入普 步驟408後,步驟41〇中的接收器2〇4輸出緩衝器24〇/ 242的各子串並將該子串組合以再產生原始數位資料輸入 串224,如以下所述,控制器262或者從各緩衝器24〇/242 揭取一資料位元组。 … 首先,控制器262傳送讀取指令至指令線258上的緩衝器 240,這使得緩衝器24〇輸出:一位元組的儲存資料(線246 上),一儲存的合格信號(線248上),與—空的信號(線25〇 上,若緩衝器是空的)。控制器262也將適當信號置於選擇 泉266上,以便資料輸出268時閘264能從資料線246 (不是 線252 )置入資料。 接著,若來自線246的資料是有效,控制器262即在有效 資料輸出270上提供一預詨信號(如邏輯値〗),在圖中的例 子,若1 )空指示線250顯示緩街器240不是空的,以及若2 ) 合格線248顯示線246包含資料而非在-時段如227争發生 雜訊或另一非信號,則此資料爲有效。與資料串一起輸出 (請先聞讀背面之注意事項再填寫本頁) -裝· 訂. --'-------- _ I m -15- 本紙張尺度述用中國國家標準(CNS ) A4g ( 2丨〇χ297公着) 五、發明説明(13 ) Α7 Β7 經濟部中央橾隼局員工消費合作社印製 的合格信號可保留這2個信號之間的關係,所以合格信號 仍指示線246上的資料是否表示資料。 控制器262接著傳送讀取指令至指令線260上的鍰衝器 242 ’這使得緩衝器242輸出:一位元組的儲存資料(線252 上),一儲存的合格信號(線254上),與一空的信號(線256 上’若緩衝器是空的)。控制器262也將適當信號置於選擇 線266上,以便資料輸出268時閘264能從資料線252置入資 料。. 接著,若來自線252的資料是有效,控制器262即在有效 資料輸出2 7 0上提供一預設信號(如邏輯値丨),在圖中的例 子’若1)空指示線256顯示緩衝器242不是空的,以及若2) a格線2 5 4顯示線2 5 2包含資料而非在一時段如2 2 7中發生 雜訊或另一非信號,則此資料爲有效。與資料串一起輸出 的合格信號可保留這2個信號之間的關係,所以合格信號 仍指示線252上的資料是否表示資料。 重覆上述流程’或者在緩衝器240,242之間選擇以提供 線246/252的連續資料夢,適當時,控制器262在有效資 料輸出270上提供一信號以警示目前在268輸出收到的資料 不是有效的。 根據系統時脈245而傳導來自緩衝器24〇/242的資料時 脈,與時脈234/236不同的是此時脈具有對應原始數位資 料輸入串224的資料速率,或者若必要可以更快,這是因 爲0 沉’號234 万在 時脈245出現,因爲它是接收器2〇4之中的事。
(請先閲讀背面之注意事項再填寫本頁) -裝. ,1Τ>— d_
五、發明説明(14 ) 經濟部中央標準局貝工消費合作社印聚 在步驟410後’常式(routine)於步驟412結束。 逸用合格信號 若必要可以將合格信號238從子系統200中省去,在此具 體實例中,資料串224中的無效周期或無資料可以不加上 時脈,即不提供時脈信號234/236,這可避免時脈可能的 錯誤資料’惟當有效資料再度跨越子鏈218時,時脈信號 234/236的重新開始可能會產生問題,因爲時脈信號尚未 在穩定.狀態’可能先有意外的切換雜訊而使得時脈邊緣不 齊。 因此使用合格信號可以使時脈信號234/236連續執行, 而與子鏈218上的有效資料(或者沒有)無關,在許多應用 中,具有自由執行時脈是一特殊優點。 也可以數種不同方式使用合格信號,例如當合疹信號提 供無資料指示時控制器262可以使閘264失效,例如這可使 用任何適合的邏輯閘而完成,在另_ 一實例中,可以使用合 格信號來防止儲存資料串2?4的信號以不表示任何資料。 例如若邏輯値】表示資料,則合格信號可以在各緩衝器240 /242中與各時脈信號234/236作邏輯和(AND)運算,因 此在無資料周期中,資料子鏈2 18的内容不會爲了儲存在 其中而時脈進入緩衝器240/242中。 較佳地,無資料的子部分如子部分227是以偶數如2, 4,6等來實施,依此,在交聲序列中有效資料一定會從緩 衝器240/242中傳送出。 . 其他具體實例 -17- 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
A7 B7 五、發明説明(15 ) - 雖然已藉由考慮本發明的較佳具體實例來説明,熟於此 技術者將可了解的是在不偏離後附申請專利範圍所定義的 本發明之範圍下,可對本發明作許多修正及變化。 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂, 經濟部中央標隼局員工消費合作社印裝 -18- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. 第87105834號專利申請案 中文申請專利範圍修正本(88年10月)
    申請專利範圍 1. -種用以純包含多個資料子組之 、方法,該方法包含: ,I’料輸入串之 _气t:=r组接收一原备數位資料輪入串一該輸入車 …匕多個子組’該通訊模組包括多個緩衡器 在-選定的緩衝器中儲存各子組,其中辱—預設輪法 次序而選择缓衝器用以儲存循序收到之子组各畨= 依一次序接收子组; 、在各緩衝器中,依照與接收時相同之次序輸出像存之 予組;以及 、組合緩衡器輪出之子組以提供包含數位資料輸入串之 一輸出串》 2.如申請專利ϋ圍第i項之方法,其巾該緩衝器數目係兩 肩0 3.如申請專利範圍第丨項之方法,其中每一子組具有一單一 固定大小》 如申請專利範圍第3項之方法,其中各手組包含—位元組 資料 5·如申請專利範圍第I項之方法,其中原始數位資料輸入串 具有一第一頻率,該等緩衝器包括第_典第二锾衝器二 原始數位資料輸入串與第一及第二時脈信號在通訊模組 —起被收到,第一與第二時脈信號各包括許多第一與第 ,時脈事体,各子组儲存在選定的緩衝器中,包含: 利甩第一時脈信號之第一時脈事件以識別輸入串之克 替資料子组’並在第一緩衝器中儲存該識別資料子纽, 第87105834號專利申請案 中文申請專利範圍修正本(88年10月)
    申請專利範圍 1. -種用以純包含多個資料子組之 、方法,該方法包含: ,I’料輸入串之 _气t:=r组接收一原备數位資料輪入串一該輸入車 …匕多個子組’該通訊模組包括多個緩衡器 在-選定的緩衝器中儲存各子組,其中辱—預設輪法 次序而選择缓衝器用以儲存循序收到之子组各畨= 依一次序接收子组; 、在各緩衝器中,依照與接收時相同之次序輸出像存之 予組;以及 、組合緩衡器輪出之子組以提供包含數位資料輸入串之 一輸出串》 2.如申請專利ϋ圍第i項之方法,其巾該緩衝器數目係兩 肩0 3.如申請專利範圍第丨項之方法,其中每一子組具有一單一 固定大小》 如申請專利範圍第3項之方法,其中各手組包含—位元組 資料 5·如申請專利範圍第I項之方法,其中原始數位資料輸入串 具有一第一頻率,該等緩衝器包括第_典第二锾衝器二 原始數位資料輸入串與第一及第二時脈信號在通訊模組 —起被收到,第一與第二時脈信號各包括許多第一與第 ,時脈事体,各子组儲存在選定的緩衝器中,包含: 利甩第一時脈信號之第一時脈事件以識別輸入串之克 替資料子组’並在第一緩衝器中儲存該識別資料子纽, 申請專利範圍 '第-時脈事件發生在第_頻率—半之 利用第二時脈信號 "羊時,以及 有未識別資料子组’並在〜第二緩衝器;串: :r組,第二時脈事件發生在第-頻率; 6. π:::Π5項之方法,其中第-與第二時脈信號 18〇t…時脈信號相對於第—時脈信號相移 7. =申請專利範圍第5項之方法,其中第一與第二時脈信號 0万波第-.與第二時脈事件包含方波 預設緣》 入串 8. 如申請專利範圍第!項之方法,其中原始數位資料輸 輸出之提供包含: 重覆地從各緩衝器選擇-資料子组並組合該選定的資 料子組。 9·_知申請專利範圍第丨項之方法,更包含: '在通訊模.組接收一合格信號以及原始數位資料輸入 '串;以及 避免在通訊模組收到之子組與收到之具有一預設條件 之合格信號同時儲存。 10.如申請專利範圍第1項之方法,更包含: 在通訊模组接收一合格信號以及原始數位資料輸入 串;以及 每當輸出串包含信號,其在通訊模組與收到之具有— -----~2~ 本紙張用中國國家標準(CNS )八4胁(2Ϊ0^29?ϋπ 3
    申請專利範圍 預設條件之合格信號同時收到時’即同時提供一預設有 效資料像號與提供輸出串。 l如申請專利範園第1項之方法,更包含: V在入通訊模組接收一合格信號以及原故數位資料輸入 串;以及—. 其中組金緩衝器輸出子組以提供原始數位資 之一翰出會組合緩衝器輸出之選定的子組,該選定的子 版包-含多個子組,其在通訊模組與收到之具有一預詨條 件之合格信號,同時收到。 12·如申請專利範園第⑴頁之方法,Λ中货預設條件包含具 有一預設電壓之合格信璐。 13,如申請專利範園第1項之方法,更包含: 在通訊模畆接收一合格信號,同時接收原始數位資料 輸入串; 〜 儲存合格信號在緩衝器中,同時儲存其中儲存之 組; 广在每一個緩衝器處,輸出收到之合格偉號並與該等既 , 存的子組輸出同時發生;_ ζ 其中組合缓衝器輸出子組以提供原始數位資料輸入串 '之一輸出會組合缓衝器輸出之選定的子組,該選定的予 組包含子組’其輿具有一預設條件之緩衝器輸出之合格 信號同時由緩衝器輸出。 14广如申請專利範圍第丨3項之方法,其中該預設條件包含具 有一預設電壓之合格信號。 ° 請 先 閱 讀 背 面 之 注 項I 再d 填Π 寫哲 本衣 賓I τ 經濟部中央標率局負工消費合作社印裝
    4 4 經濟.部中央標準局肩工消費合作社印褽 7'申請專利範圍 ·15.Πϊ-專=r之方法,其中 Μ1料速奉<輪典串太致真有相具資料速率。 16.如申請專利範圍第 甘+〜 、緩衝器。 項〈万法,其中緩衝器包含先入先出 17· 了種用以接收包含多個資料子蚊>數位資料輸入串之 方法’該方法包含: 在一通訊模組接收數位資料輸入串,該輪入串包括多 個子組,該通孰模組包括,預設數目N個緩衝器該預設 緩衝數目係至少兩個: s各緩衝器儲存输入辛之每第>^個資料子組,各子組係獨 占地儲存在一缓衝器中; 在各緩衝器中’輸出儲存其中之子组;以及 藉由4a合所有緩衝器輸出之子組來提供包含數位資料 輸入串之一輸.出。 18, 一種用以傳送包含多個資料子组之一數位資料輸入串之 方法,該方法包含: 傳送數位資料輸入申至一通訊模組,該輸入串包括多 個子組並具有一資料速率;以及 傳送一莖設複數數目N個時脈信號至通訊模組,並與輸 入串的傳送同時發生,.各時脈信號包括預設時g事件, 發生在1 /N乘上第一資科速率之一資料速率時,其中時 脈信號循序顯示輪流之時廉事件。 19. 如申請專利範圍第1 8項之方法,其—中該預設數目n係2。 20_如申請專利範圍第1 8項之方法,其中每一子組具有—單 -4- 本紙張尺度逋用中國國家梂準(CNS ) Α4说格(210X297公釐)
    „ 「袭-- (請先Μ讀背面之注項再填寫本頁) 、?τ .I- 1 li . 5 5 A8 B8 C8 D8 申請專利範圍 一固定大小。 4- ] n Lr n I n n I —H^Jy n — (請先聞讀背面之注^|^項再填寫本頁) 21. 如申請專利範園第2 〇項之方法’其'本各子组包含一位元 组資料。 22. 如申請專利範固第1 8項之方法,其㈣時脈信號包含方 波信諱.i 一陵麗事件包含方波信號之一預設緣。 23·如申請專利範圍第1 8項之方法,時脈信號之預設數目N 係2 ,時脈信號包括第一典第二時脈信號,第二時脈信號 相舞於第一時脈信號相移1 8 0度。 i4·如?請專利範固第18項之方法,更包含: 傳送一合格信號至通訊模组’並風時_秦送輸入串與時 一…脈彳°戒’當輸入.串.表示無..放.資.料時’合格信號具有_預 設條件。 V 訂 25. 如申請專利範圍第24項之方法,其中該預設條件包含一 預設電壓。 26. 一種交換資料之方法,包含: 從一第一通訊元件傳送一原始數位資料-輸入串至一第 一通訊元件,原始數位資料輸入串具有多個子部分其 發生定義一第一資料速率; 經濟部中央棣牟局貞工消費合作社印製 與輸入串一起,第一通訊元件傳送複數”個時脈信號至 箄二通訊元件,各具有許多時脈事件,發生在乘上 |L二f料速車_之一資料速率時’其中不同時脈信號之時 决..事件輪流發生在時脈信號中; 第二通訊元件接收原始數位資料輸入串與時脈信號_; •第二通訊元件利用時脈信號來指定原始數位資料輸入 -5- 、申請專利範圍
    經濟部t央蒙I合作社印装 串义一對應數目子串’並儲存各指示子串在一不同緩 器中; 各緩衝器輸出其各子串;以及 第二通訊元件整合該等子串以提供包含尿始數位輪入〜 串之一輸出》 . 27.-種用以從一發射器接收一數位資料屬入串之裝置,該 裝置包含: 一輸入線’》iL接装包括多個子組之一原始數位資料輸 入串; 接至輸入線之多個資料緩衝器,其中: 該等緩衡器儲存各子组在一選定屬缓衝器中,其中缓 衝器係依一預設輪流次象選取用以儲存循序收到之子 组,各緩衝器依一次序接收子組; ς各锾衝器依照與接收時相同之次序餘也凝存其中之子 組;以及 一資料組合器 >接至資料緩衝器以組合該等缓衝器輸_ 出之子組以提供包含原始數位資料輸入串之一輸出。 28. 如申請專利範圍第27項之裝置/其中該等緩衝器數目係 ,2 〇 . 29. 如申請專利範圍第27項之裝置,其中每一子組具有―單 -一固定大小。 3〇.如申請專利範圍第2 9項之裝置,其中各子組包含一位元 組資料。 ' 31.如上請專利範圍第27項之裝置,其中該原始數位資料輸
    (請先聞讀背面之注^^#*項再填寫本頁) -「裝 -訂 1Λ I _ J---------- -
    申請專利範圍 經濟部中央標準局βς工消费合作社印装 Μ:也資料輸入串與第)絲崎 中^餘Γ包時含脈事件’各子組错存在一選定的缓衝器 替資料子组’並在第m中儲存該識職料予組, 第-時狄事件發生在第一頻率—半之—頻率時;^及〜 利用第二時脈信號之第二時脈事件以指忠輪入串之所 客未識別資料子组,並在第二緩衝器切存該指定的資 $子組一,第二時脈事件發生在第一頻專一半之—頻率-時β 31如申專專利範圍第31項之裝《,其中-第-與第二時脈信 號包含方波信號,該—第二時脈信號相對於第一時脈信^ 机移Φ8 0度。 》’ 33. 如申請專利範圍第31項之裝置,其中該第一與第二時脈 信號包含方波信號,諸第一與第二時脈事件包含 號之一預皇|。 ' S ' 34. 如申請專利範圍第27項之裝置,'其中該原始數位資料輸 〆-入車輸出之提供包含: i 養覆地從各缓衝器選擇一資料子組童组合該等選定的 資料子組' ' 35. 如中請卑利範圍第27項之裝置,其中: 該等資料缓衝器皂在通訊裤组接收一合格信號以及該 本紙張尺度適用中國國家樣準(CNS ) A4洗格(210X297公釐)
    ABCD 經濟部中央棣準局貝工消費合作社印裂 、申請專利範圍 原ji數位資料輸入串;以及 .資料緩衝器避免.在通..訊.模息收...到mr奏收到之具有 一預設條件之合格信號同時儲存i 36·如申請專利範圍第27項之裝置,其中: <該等資科緩衝器在通訊模組接收一合格信號以及原始 數位資料輸入串;以及 每當輸出丰包含信號,其在通訊模组與收到之具有一 預設條件之合格信—號同诗收到時,該资料組合器即同晚 與供二黑設有效資料信號與提供輸出串。 玎如申請專利範圍第27項之裝置,其中該輸入線更接收一 P合格信:號以及該原始數位資料輸入_,該資料組合器被 規刻以老合緩衝器輸出之子组以藉由組合緩-衝器輸出之 選定的予組而提供原始數位資唞輸入_之一輸出’該等 ,選定的子包含多個子組,其在該等通訊模組與收到之 <具有預-設條件之·合格信U號同時收到β 38.如申請專利範圍第37項之裝置,其中該預設條件包含一 預設電壓》 39·如申請專利範圍第27項之裝置,其中該輸入線更包含接 收—合格信號以及該原姑數位資料輸入串,該裝置i4 含: t p多孚器,接至該等緩衝器與該資料組合器; 其中該資料組合器藉由使該多工器僅榆出在該通訊模 組處收到之與具有一預.設條件之合格信號同時之子組, 而年合缓衝器所輸出之子組以提供該原始數位資料輸入 1紙張尺度逋用中國國家揉率(CNS ) A4洗格(210X297公着) —-L-------'0裝------訂------ (請先閲讀背面之注意事項再填寫本頁)
    中請專利範圍 經濟部中央標準局貝工消費合作社印製 串之一輪出。 4〇·如申請專利第39項之裝置,其中該預設條件一 預設電壓》 41. 如申請專利範圍第27項之裝置,更包含: (^在該通訊模組接收一合格信號以及該原始數位資料输 入串; 儲存該合格信號在該缓衝器中,同時儲存其中儲存之 子組; — 在每-緩衝器處,輸出收到之合格信號並同時輸出該 等儲存的子組; Λ 其中該组合緩衝器輸出子組以提供該原始數位資料輸 入串之一輸出會組合緩衝器輸出之選定的子組,該等選 定的子組包-含子紐,其與顯示一預設條件之緩衡器輪出— 之合格信號同時由緩衝器輸出。 42. 如申請專利範圍第41項之裝置,其屯該預設條件包含— 預設電壓。 43. 如申請專利範園第27項之裝置’其中隸原始數位資料輪 .入串具有一資料速率—輸出串大-致具有相同資料速率。 44·如申請牟利範圍第2 7項之裝置’其夺母等緩衝器包含多 個先入先出缓衝器W 45. —種資料發射器,包含: 一通訊介面,包括一附件一,其妹修整成用敌接至—通 訊線;以及 一處理器,接至該通訊介面,讓處理器被规劃I執故 -9- 本紙張尺度逋用中國Β家棣準(CNS ) Α4洗格(210Χ297公釐) (請先《讀背面之注意事項再填寫本頁) . -I —u· L- it |*1| - m - In —I. -i -I- ! - 1____ _、π Λ 8 8 88 ABCD t, 4 f. 388012 ~~ ~—--- 、申請專利範圍 —種㈣傳送包含㈣資科子組之—數 ―方法,該方法包含·_ 貧料輸入串之 經由通訊介面而傳送該輸入串,該 組並具有一資料速率;以及 。多個子 …經由通訊介面而傳送-預設複触_脈信號 ,运該輸入串,'各時脈信號Γ包括預設時脈事件, 傳 二資料速率之一資料速率’其中該等砵咐^ 不輪流之時脈事件β 46'如申請專利範圍第4 5項之資料發射器,其 含一微處理器。一 -- 47·—種用以從一發射器接收一數位資料輸入串之裝置, 裝置包含: ^ 一輸入線’甩以接收包括多個子組之一原始數位資料 讀入串; 辞至該輸入線之多個資料緩衝器裝置,用以: Γ儲存各子組在一選定的緩衝器中,其中多個緩衝器係 依一預設輪流次序選取用以儲存循序收到之子組,各缓 ,器依一次库接收子組;以及 旅照率接收時相周之次..序輸出.儲參在备缓衝.器.裝置中 之子組;以及… 一資料組合裝置,接至該資料緩衝器裝置用以組合該 緩衝器裝置輸出之多個子組以提供包括原始數位資料輸 • _入車-之一輸出_ » 48. —種資料發射器,包含: -10- 本紙張尺度逋用中國國家標率《CNS ) Α4洗格《210Χ297公釐) ------------「装-- (請先W讀背面之注ί項再壤寫本頁} 、17. 經濟部中央標率局貝工消費合作社印裝 8 8 8 8 ABCD 1 388012 --- Λ申請專利範圍 一通訊介面裝置,包括一附件裝置以接至—通訊線; 以灰' ’ * -處理裝置,接至通訊介最裝置,用.以~聲赛戈含多, 資料子組之一數位-資普輪入—串,藉著: 經由通訊介面裝置而傳送輸入串,讓餐入争包括多個 子組並具亦一資料速率;以及 經由通訊命面裝置而傳送一預設複個時脈信號,同 時傳送輸入串,各時脈信號包括預設睁脈事件發生在/ /χ篆二資.'料速率之一資料速率,其中該時脈信號循序顯 示輪流之時脈事件》 —-L-------(裝— (請先閲讀背面之注意事項再填寫本頁) 订 經濟部中央標準局®:工消费合作社印装 -11 - 本紙張尺度逋用中國國家橾率(CNS ) A4規格(210X297公嫠)
TW087105834A 1997-04-25 1998-04-16 High speed digital data transmission by separately clocking and recombining interleaved data subgroups TW388012B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/846,517 US6091783A (en) 1997-04-25 1997-04-25 High speed digital data transmission by separately clocking and recombining interleaved data subgroups

Publications (1)

Publication Number Publication Date
TW388012B true TW388012B (en) 2000-04-21

Family

ID=25298154

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087105834A TW388012B (en) 1997-04-25 1998-04-16 High speed digital data transmission by separately clocking and recombining interleaved data subgroups

Country Status (4)

Country Link
US (2) US6091783A (zh)
JP (1) JP3429189B2 (zh)
KR (1) KR100274272B1 (zh)
TW (1) TW388012B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091783A (en) * 1997-04-25 2000-07-18 International Business Machines Corporation High speed digital data transmission by separately clocking and recombining interleaved data subgroups
US20020174434A1 (en) * 2001-05-18 2002-11-21 Tsu-Chang Lee Virtual broadband communication through bundling of a group of circuit switching and packet switching channels
US7327816B2 (en) * 2003-12-23 2008-02-05 Teradyne Inc. High resolution synthesizer with improved signal purity

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3602647A (en) * 1962-02-06 1971-08-31 Fujitsu Ltd Control signal transmission in time division multiplex system communications
US5172396A (en) * 1988-10-20 1992-12-15 General Electric Company Public service trunking simulcast system
US5146567A (en) * 1989-08-22 1992-09-08 Acer Incorporated Keyboard interface
US5105444A (en) * 1989-09-13 1992-04-14 Atlantic Richfield Company System for high speed data tranmission
JP3199372B2 (ja) * 1990-09-10 2001-08-20 株式会社日立製作所 論理回路
DE69114825T2 (de) * 1990-12-21 1996-08-08 Sun Microsystems Inc Verfahren und Einrichtung zur Erhöhung der Verarbeitungsgeschwindigkeit eines Anzeigesystems mit Doppel-Pufferspeicher.
US5297276A (en) * 1991-12-26 1994-03-22 Amdahl Corporation Method and apparatus for maintaining deterministic behavior in a first synchronous system which responds to inputs from nonsynchronous second system
US5495596A (en) * 1992-07-31 1996-02-27 Silicon Graphics, Inc. Method for clocking functional units in one cycle by using a single clock for routing clock inputs to initiate receive operations prior to transmit operations
JP3138173B2 (ja) * 1995-04-10 2001-02-26 シャープ株式会社 グラフィックス用フレームメモリ装置
KR970049406A (ko) * 1995-12-15 1997-07-29 김광호 그래픽 오버레이속도 향상기능을 갖는 화상처리장치
US5822553A (en) * 1996-03-13 1998-10-13 Diamond Multimedia Systems, Inc. Multiple parallel digital data stream channel controller architecture
JPH1078770A (ja) * 1996-09-05 1998-03-24 Fujitsu Ltd 表示制御装置
US6091783A (en) * 1997-04-25 2000-07-18 International Business Machines Corporation High speed digital data transmission by separately clocking and recombining interleaved data subgroups

Also Published As

Publication number Publication date
JPH11149364A (ja) 1999-06-02
JP3429189B2 (ja) 2003-07-22
US6246726B1 (en) 2001-06-12
KR19980079612A (ko) 1998-11-25
KR100274272B1 (ko) 2000-12-15
US6091783A (en) 2000-07-18

Similar Documents

Publication Publication Date Title
US4908823A (en) Hybrid communications link adapter incorporating input/output and data communications technology
JP3241045B2 (ja) マルチポート共有メモリインタフェースおよび関連の方法
EP0349371B1 (fr) Système informatique à interconnexion centrale
US4396995A (en) Adapter for interfacing between two buses
EP1134668B1 (en) Data communication link between two ASICs
GB1581836A (en) Cpu-i/o bus interface for a data processing system
TW388012B (en) High speed digital data transmission by separately clocking and recombining interleaved data subgroups
EP1139242A2 (en) Non-synchronized multiplex data transport across synchronous systems
Franklin et al. Asynchronous and clocked control structures for VLSI based interconnection networks
GB1581839A (en) I/o bus transceiver for a data processing system
JPS582922A (ja) 装置とコンピユ−タの間でデ−タを交換するためのバツフアおよび方法
JPH11184555A (ja) ベース周波数を有するベースクロック信号から電子装置のための基準周波数を有する基準クロック信号を発生するクロック信号発生器およびその方法
JPH0317264B2 (zh)
JPS6386630A (ja) 並列伝送路におけるフレ−ム同期方式
JPS60196036A (ja) 遠隔制御出力分岐装置
JPH0618373B2 (ja) データ伝送方法及び装置
Collinson The Cambridge Ring and UNIX
KR100208227B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치
JPH0614649B2 (ja) 多重hdlc通信チヤネル受信装置を有する端末アダプタ
JP3006008B2 (ja) 擬似パターン発生・確認回路
JPS6155686B2 (zh)
EP0417918B1 (en) Data receiver interface circuit
US6075785A (en) Apparatus and method for providing memory address interchanging for high speed memory accesses
SU1580338A1 (ru) Устройство сопр жени ЭВМ с линией св зи
JPH11355238A (ja) アラームマスク処理装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees