JPH11149364A

JPH11149364A - デジタル・データ伝送方法及び装置

Info

Publication number: JPH11149364A
Application number: JP10088544A
Authority: JP
Inventors: Enrique GARCIA; エンリケ・ガルシア; Steven Lucas Greg; グレグ・スティーブン・ルーカス; Antonio Jans Juan; ジュアン・アントニオ・ヤーンス
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1997-04-25
Filing date: 1998-04-01
Publication date: 1999-06-02
Anticipated expiration: 2018-04-01
Also published as: US6246726B1; KR100274272B1; KR19980079612A; JP3429189B2; US6091783A; TW388012B

Abstract

(57)【要約】【課題】高速でデータ伝送するための方法を提供す
る。【解決手段】デジタル・データ入力ストリーム２２４
を交換するために送信機２０２はデジタル・データ入力
ストリームを受信機２０４へ送り、受信機は順次そのス
トリームをインタリーブされたサブストリームへ分割
し、そして後にそれらのサブストリームを結合して元の
デジタル・データ入力ストリームを含む出力を与える。
元のデジタル・データ入力ストリームはバイト等の複数
のデータ・サブグループを含む。各サブグループは受信
機の選択されたバッファ２４０、２４２に記憶される。
バッファは受信したサブグループを順次記憶するために
所定のローテーション順に選択される。従って各バッフ
ァは規定された順でサブグループを受信する。後に、各
バッファはその記憶されたサブグループを受信したとき
と同じ順で出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル・データ
の送信及び受信に関する。特に、本発明は、送信機が受
信機へデジタル・データ入力ストリームを送り、引き続
き受信機がそのストリームを別々のインタリーブされた
サブストリームへと分割し、その後、元のデジタル・デ
ータ入力ストリームを再生するべくそれらのサブストリ
ームを組み合わせる場合におけるデジタル・データ入力
ストリームの交換に関する。

【０００２】

【従来の技術】コンピュータ等の多くの電子機器は、多
数の異なるサブ構成要素から作られている。これらのサ
ブ構成要素は、しばしば、バス等の有線の電気接続によ
り互いに接続される。しかしながら、多くの場合、幾つ
かのサブ構成要素が隔てられているために簡便な永久的
電気接続ができないことがある。相互接続されたサブ構
成要素が、数フィート若しくは数十ヤードも離される場
合がある。この場合、遠隔的に結合されるサブシステム
を、配線、ケーブル若しくは他の信号伝送媒体を用いて
相互接続することは、普通のことである。本願では、こ
れらの結合を「ケーブル接続」と称する。サブ構成要素
同士のケーブル接続は、これらのサブ構成要素のオペレ
ーションにとって重要であると共にシステム全体にとっ
ても重要である。

【０００３】ケーブル接続を介したデータの伝送は、し
ばしば、方形波信号等のクロック信号により調整され
る。図１に示すように、伝送データは、バイト等の複数
の部分１００〜１０５へ分割されることが多い。個々の
バイトの送信及び／又は受信は、クロック信号により調
整される。図１の例では、各バイト１００〜１０５のタ
イミングが、クロック信号１１０の立ち上がりエッジと
１対１のタイミング関係をもっている。

【０００４】一般に、サブ構成要素のオペレーションや
最終的なアプリケーション・プログラムの遅延を避ける
ために、できるだけ速くデータを伝送することが望まし
い。その結果、設計者は常にデータ速度をより速くする
ことを追求する。そして、データ速度が速くなるほど、
データ伝送に同期するクロック信号も速くすることが要
求される。なぜなら、データの各バイトが、クロック信
号の別々の立ち上がりエッジを必要とするからである。

【０００５】しかしながら、クロック信号があまりに高
速になると多くの問題が発生し得る。例えば、十分に高
速のクロック信号ではしばしばエッジの明確さが欠けて
おり、そのため誤ったクロック・サイクル変移が生じる
ことになる。クロック信号中の誤った遷移は、最終的に
は、クロック信号の正確さに依存するデータ伝送を損な
う可能性がある。従って、最大データ伝送速度は、最大
クロック信号周波数により制限されることが多々ある。

【０００６】

【発明が解決しようとする課題】本発明の目的は、高速
でデータ伝送するための方法及び装置を提供することに
ある。

【０００７】

【課題を解決するための手段】本発明は、広く云えば、
デジタル・データ入力ストリームの交換を含み、送信機
が受信機へデジタル・データ入力ストリームを送信し、
引き続き受信機がそのストリームを別々のインタリーブ
されたサブストリームへと分割し、後にそれらのサブス
トリームを組み合わせることにより元のデジタル・デー
タ入力ストリームを再生する。

【０００８】さらに特定すると、元のデジタル・データ
入力ストリームは、先ず、通信モジュールにより受信さ
れる。元のデジタル・データ入力ストリームは、複数の
サブグループのデータ、例えばバイト等を含む。各サブ
グループは、通信モジュールの選択されたバッファに記
憶される。バッファは、受信したサブグループを順次記
憶するために、所定の順序でローテーション的に選択さ
れる。よって、各バッファは、定められた順序でサブグ
ループを受信する。後に各バッファは、その記憶したサ
ブグループを、受信したときと同じ順序で出力する。デ
ータ・アセンブラは、それぞれのバッファにより出力さ
れたサブグループをアセンブルし、元のデジタル・デー
タ入力ストリームを再生する。

【０００９】本発明の一実施例によれば、複数のクロッ
ク信号が、元のデジタル・データ入力ストリームと共に
伝送される。対応する数のクロック信号とバッファ（又
はバッファ領域）があり、さらに、各クロック信号は、
元のデジタル・データ入力ストリームのデータ速度をク
ロック信号の数で分割したものと等しいデータ速度を有
する。

【００１０】各クロック信号は、複数のクロック・イベ
ントのそれぞれを含み、指定されたデータ速度で発生す
る。それらのクロック信号の複数のクロック・イベント
は、連続した順序で次々にローテーション的に発生す
る。各クロック信号のクロック・イベントは、他のクロ
ック信号により識別されたサブストリームとインタリー
ブされたデータの別々のサブストリームを識別する。各
クロック信号により識別されたデータのサブストリーム
は、別個のバッファ若しくはバッファ領域に記憶され
る。データ・アセンブラは、様々なバッファのサブスト
リームの出力と、サブストリームの適切なアセンブル処
理を調整することにより、元のデジタル入力ストリーム
を再生する。

【００１１】従って、一実施例において本発明は、デジ
タル・データ入力ストリームを送信し及び／又は受信す
るための方法を提供するべく実施される。別の実施例に
おいて本発明は、送信機、受信機、又は通信交換サブシ
ステム等の装置を提供するべく実施される。さらに別の
実施例において本発明は、デジタル・データ入力ストリ
ームを送信し及び／又は受信するための方法を実行する
ために、デジタル・データ処理装置により実行可能なマ
シン読取り可能な命令のプログラムを具現化した有形の
信号保持媒体を有するプログラム製品を提供するべく実
施される。

【００１２】本発明は、そのユーザに対して多くの顕著
な利点をもたらす。主に、本発明は、サブ構成要素の通
信において、高速クロック信号に伴わせるという困難な
くしてデジタル・データを交換できるようにする。概略
すれば、このことは、データの送信及び受信を調整する
べく、各クロック信号がデータの周波数よりも低い周波
数を有するような複数のインタリーブされたクロック信
号を用いることにより実現される。本発明はまた、他の
多くの利益及び利点をもたらすが、以下の説明により明
らかとされるであろう。

【００１３】

【発明の実施の形態】本発明の一態様は、通信交換サブ
システムに関するもので、図２に示すような種々のハー
ドウェア要素及び接続部により実施することができる。
サブシステム２００は、送信機２０２、受信機２０４、
及び双方に接続された通信リンク２０６を有する。

【００１４】・リンク通信リンク２０６は、多数の種々のハードウェア要素に
より設けられる。例えば、通信リンク２０６は、マルチ
導電ケーブル、光ファイバー束、電磁波放送リンク、若
しくは他の適宜のデータ交換用のリンクを含む。リンク
２０６は、多数のサブリンクを含み、データ・サブリン
ク２１８、マルチプル・クロック・サブリンク、及び修
飾子サブリンク２２１がある。図示の例では、２つのク
ロック信号が用いられるので、２つのクロック・サブリ
ンク２１９及び２２０がある。クロック・サブリンクの
数は、クロック信号の数に対応するので、所与の適用に
おいては２より多くのクロック・サブリンクを用いるこ
とがある。好適例では、リンク２０６が、マルチプル・
シールド型ツイストペア導体から形成された銅線等のケ
ーブルを有することが好ましい。

【００１５】・送信機広義では、送信機２０２は、元のデジタル・データ入力
ストリーム（以下、「データ・ストリーム」と称する場
合がある）及び他の様々な関連信号を、通信リンク２０
６を介して受信機へ送るために機能する。図示の例で
は、送信機２０２が通信アダプタを有し、通信アダプタ
は処理ユニット２１６へ接続されている。処理ユニット
２１６は、例えば、パーソナル・コンピュータ、メイン
フレーム・コンピュータ、ワークステーション、デバイ
ス・コントロー若しくは別の適宜のデジタル・データ処
理装置のマイクロプロセッサすなわち中央演算処理装置
である。送信機２０２は、多数のサブ構成要素を含み、
データ送信機２０８、マルチプル・クロック信号送信機
２０９、及び修飾子信号送信機２１４がある。図示の例
では、クロック信号送信機２０９は２つのクロック信号
を発生するので、第１のクロック信号送信機２１０と第
２のクロック信号送信機２１２を有する。本発明はま
た、必要であれば、多数のクロック信号を使用すること
も考慮している。

【００１６】・データ送信機データ送信機２０８は、元のデジタル・データ入力スト
リーム２２４を、データ・サブリンク２１８上に出力す
る。データ・ストリーム２２４は、例えばバイトのよう
な多数のサブパート２２５〜２３１を含む。一実施例で
は、データ送信機２０８が、データ・ストリーム２２４
により表現されたデータの発信元を構成する場合もあ
る。しかしながら、図示の通りデータ送信機２０８は、
表現されたデータを処理ユニット２１６から受信する。
この例では、データ送信機２０８は、処理ユニット２１
６からのデータをサブリンク２１８上へデータ・ストリ
ーム２２４の形で送るために、そのデータを再フォーマ
ットする。この再フォーマットは、例えば、適切な電圧
をもつ送信データを与えたり、データの送信を関連する
クロック信号と同期させたりすることを含むことがあ
る。図示の例では、データ送信機２０８がデータ・スト
リームを作成するのではなく再フォーマットする場合、
データ送信機２０８は、LUCENT brand ORCA 2C26等のフ
ィールド・プログラマブル・ゲート・アレイ（ＦＰＧ
Ａ）を用いて実施できる。

【００１７】・クロック信号送信機クロック信号送信機２０９は、デジタル・データ入力ス
トリーム２２４の受信を支援するためのクロック信号を
与える。図示の通り、クロック信号送信機２１０、２１
２は、それぞれクロック信号２３４、２３６を与える。
クロック信号送信機２１０、２１２の各々は、所定のク
ロック・イベントを有するクロック信号を与える。それ
らのクロック・イベントは、データ・ストリーム２２４
との所与の関係に基づいて発生する。これらのクロック
・イベントのデータ速度すなわち周波数は、クロック信
号の数で分割されたデータ・ストリーム２２４のデータ
速度と等しい。よって、図示の例では２つのクロック信
号があるので、各クロック信号の周波数は、データ・ス
トリーム２２４の周波数の半分である。例えば、３つの
クロック信号がある場合は、各クロック信号の周波数は
データ・ストリーム２２４の３分の１となる。

【００１８】クロック信号は、特定の適用に依存して多
数の異なる形態をとり得る。図示の場合、クロック信号
が方形波信号を有し、所定のクロック・イベントは立ち
上がりエッジを有する。これらのクロック信号のクロッ
ク・イベントが互い違いに配置されることにより、これ
らのクロック信号はそれらの連続するクロック・イベン
ト（すなわち、立ち上がりエッジ）で、代わる代わるデ
ータ・ストリーム２２４の連続するサブパートを規定す
る。よって図示のように、第１のクロック信号２３４が
データ・ストリーム２２４の１つのバイトを規定し、第
２のクロック信号２３６が次のバイトを規定し、という
ように続く。このように、クロック信号のクロック・イ
ベントは、連続した順序で次々と交替で発生する。

【００１９】例として、クロック信号を各々１２．５MH
zで発生させられるが、この周波数は、特定の適用要請
により適宜変更可能である。クロック信号送信機２１
０、２１２は、LUCENT brand ORCA 2C26等の１又は複数
のＦＰＧＡを用いて実施可能である。クロック信号送信
機２１０、２１２は、適用要請に依存して、データ送信
機２０８と同じＦＰＧＡ内で実施可能である。

【００２０】・修飾子信号送信機修飾子信号送信機２１４は、送信機２０２の任意のサブ
構成要素であり、データ・ストリーム２２４がデータを
含むか一時的休止状態にあるかを示す修飾子信号２３８
を与える。多くの予測可能な出来事に対し、データ・ス
トリームは、雑音やさもなければ無効なデータを含むこ
とがある。例えば、処理ユニット２１６がデータのセッ
トとセットの間に休止することがあり、又は、処理ユニ
ット２１６がデータ伝送速度よりも遅い速度でデータを
発生することがあり、その結果バースト信号を与えるこ
とになる。さらに、通信リンク２２４が、デイジー・チ
ェーン形態で多数の受信機（図示せず）へ接続されてい
る場合、別々の受信機へのデータの送信と送信の間に遅
延が発生することがある。

【００２１】このように、修飾子信号２３８は、データ
・ストリーム２２４がデータを含むか一時的に非活動状
態であるかを示す。好適には、修飾子信号の所定の状態
によりデータ・サブリンク２１８上にデータが存在する
ことを示し、そして別の所定の状態によりデータが存在
しないことを示す。図では、論理「Ｈ(ハイ)」の信号が
データを示し、論理「Ｌ(ロー)」の信号が無データを示
す。Ｈ論理信号及びＬ論理信号は、例えば、ＴＴＬ、Ｒ
Ｓ−２３２若しくは別の論理標準に従って異なる電圧が
修飾子サブリンク２２１上に現れるようにできる。例と
して、修飾子信号送信機２１４は、LUCENT brand ORCA
2C26等の１又は複数のＦＰＧＡを用いて実施できる。さ
らにこの構成要素は、適用要請に依存して、データ送信
機２０８及び／又はクロック信号送信機２０９と同じＦ
ＰＧＡ内に実施可能である。

【００２２】・送信機内の他の構成要素図示しないが、構成要素２０８、２１０、２１２、２１
４の各々がライン・ドライバを含むことが好ましく、そ
れにより、信頼性ある送信のために適切な電圧で通信リ
ンク２０６上へ信号を出力することを確保する。

【００２３】・受信機広義では、受信機２０４は、通信リンク２０６からデー
タ・ストリーム２２４を受け入れ、このデータの出力を
データ出力部２６８へ与えるために機能する。このデー
タ出力は、特定の適用要請に従って様々な他の構成要素
へ送ることができる。受信機２０４は、クロック信号２
３４、２３６を用いてデータ・ストリーム２２４のサブ
ストリームを抽出し、そしてそれらのサブストリームを
再組立てする。従って、データ・ストリーム２２４の送
信に同期するために単一の高速クロックを用いる替わり
に、サブシステム２００は、２つの相対的に低速のクロ
ック信号２３４、２４６を用いることにより、単一の高
速クロックにより生じるおそれのある雑音問題を回避す
る。

【００２４】図２は１つの受信機２０４のみを示してい
るが、本発明はさらに多数の受信機も考慮している。多
数の受信機は、例えば、「マルチ・ドロップ構成」とも
称されるデイジー・チェーン接続を介して送信機２０２
へインタフェースさせられる。さらに受信機４は、多く
の異なる構成で実施可能である。しかしながら、説明の
ために、図２に示した受信機２０４の特定の実施例は、
複数のバッファ２４０、２４２、及びデータ・アセンブ
ラ２４４を含む構成要素と共に示されている。

【００２５】・バッファ受信機２０４は、少なくとも２つのバッファを含む。図
示の通り、２つのバッファ２４０、２４２が示されてい
る。各バッファは、別個の装置でもよく、１又は複数の
共通装置のサブ領域でもよい。好適には、バッファ２４
０、２４２は、先入れ先出しランダム・アクセス・メモ
リ・バッファ等の高速アクセス・バッファを有する。例
として、バッファ２４０、２４２は、INTEGRATED DEVIC
E TECHNOLOGY model 72801メモリ回路で構成できる。

【００２６】各バッファは、通信リンク２０６から信号
を受信するために多数の入力ラインを有する。双方のバ
ッファは、それぞれの入力ライン上の修飾子信号２３８
及びデータ・ストリーム２２４を受信する。各バッファ
は、２つのクロック信号うちの１つを排他的に受信する
ために１つの入力ラインを有する。図示の例では、第１
のバッファ２４０が第１のクロック信号２３４を受信
し、そして第２のバッファ２４２が第２のクロック信号
２３６を受信する。バッファ２４０、２４２はさらに、
データ・アセンブラ２４４からのコマンド命令を受信す
るためにコマンド・ライン２５８、２６０をそれぞれ有
する。データ・アセンブラ２４４については後述する。

【００２７】さらに各バッファは、多数の出力ラインも
有する。それらの機能については後述する。各バッファ
は、データ出力ライン、修飾子出力ライン、及び、空標
示ラインを有する。具体的に云えば、バッファ２４０
は、データ出力ライン２４６、修飾子出力ライン２４
８、及び空標示ライン２５０を有する。バッファ２４２
は、データ出力ライン２５２、修飾子出力ライン２５
４、及び空標示ライン２５６を有する。

【００２８】・データ・アセンブラ出力ライン２４６〜２５６及びコマンド・ライン２５
８、２６０は、全てデータ・アセンブラ２４４へ接続さ
れる。データ・アセンブラ２４４は、元のデジタル・デ
ータ入力ストリーム２２４を再生するためにバッファ２
４０、２４２からのデータの取り出しを管理する。デー
タ・アセンブラ２４４は、コントローラ２６２と、選択
的にアクティブとされるゲート２６４とを有する。コン
トローラ２６２は、バッファ２４０、２４２の出力を管
理し、この出力はゲート２６４へ与えられる。従って、
コントローラ２６２はゲート２６４も管理する。それに
よりゲート２６４は、適切なバッファ２４０、２４２か
らの信号をデータ出力部２６８上へ与える。ゲート２６
２の管理は、選択ライン２６６を介して実行される。

【００２９】コントローラ２６２は、状態マシンを有す
ることが好ましく、ＦＰＧＡ等のハードウェア論理回路
として実施され、あるいは、マイクロプロセッサ若しく
は他の適宜のデジタル・データ演算ユニットとして実施
される。ゲート２６４は、例えば図示の２対１マルチプ
レクサ等のマルチプレクサを有することが好適である。
選択ライン２６６上の信号は、データ出力部２６８がデ
ータ・ライン２４６又はデータ・ライン２５２のいずれ
から信号を受け取るかを決定する。コントローラ２６２
は有効データ出力２７０を有し、これは、データ出力部
２６８上の信号が有効か否かを示す信号を与える。これ
については後述する。

【００３０】・実施例一実施例として、サブシステム２００は、直接アクセス
記憶装置（ＤＡＳＤ）サブシステム内で実施でき、これ
には例えばIBM RAMAC-3製品等がある。この場合、デー
タは磁気ディスク・ドライブを用いて記憶されかつ取り
出される。このようなサブシステムの一例は、IBM mode
l 9391デバイスラックがある。

【００３１】本実施例では、処理ユニット２１６が、IB
M model 9390等の記憶コントローラ内で実施される。記
憶コントローラは、ＤＡＳＤコントローラへ接続され、
これは、デイジーチェーン形態で１又は複数のＤＡＳＤ
記憶ドロワーへ接続される。ＤＡＳＤコントローラ及び
ＤＡＳＤ記憶ドロワーは、各々、コントローラ・ドロワ
ー間通信用の送信機２０２及び受信機２０４を有する。
この実施例においては、リンク２０６がアドレス・ライ
ン（図示せず）も含むことにより、送信毎の宛先装置の
選択を容易に行える。他の使用としては、ローカル・エ
リア・ネットワーク、データ処理環境、及び、極度に高
速でかつ正確な送信を必要とするいずれの適用も含まれ
る。

【００３２】・オペレーション前述の様々なハードウェア例に加えて、本発明の別の態
様は、受信ストリームを別のインタリーブされたサブス
トリームへと順次分割し、そしてその後に元のデジタル
・データ入力ストリームを再生するべくそれらのサブス
トリームを結合することによりデジタル・データ入力ス
トリームを受信する方法に関する。別の方法であるが関
連する方法としては、複数のクロック信号や修飾子等の
付帯信号を伴うデータ・ストリームを送信することを含
むものがある。

【００３３】・信号保持媒体これらの方法は、例えば、マシン読取り可能な命令のプ
ログラムを実行するためにデジタル・データ処理マシン
を操作することにより実施される。１つの例では、送信
機２０２の構成要素が、複数のクロック信号や修飾子等
の付帯信号を伴うデータ・ストリームを送信するための
プログラムを実行できる。同様に、受信機２０４の構成
要素が、受信したデジタル・データ入力ストリームを別
のインタリーブされたサブストリームへと順次分割し、
そしてその後に元のデジタル・データ入力ストリームを
再生するべくそれらのサブストリームを結合できる。

【００３４】これらのプログラミング命令は、送信機２
０２及び受信機２０４のうち適切ないずれかへアクセス
可能な様々なタイプの信号保持媒体内に常駐させること
ができる。これに関して、本発明の一態様はプログラム
製品に関し、デジタル・データを送信し及び／又は受信
するための方法ステップを実行するためにデジタル・デ
ータ・プロセッサにより実行可能なマシン読取り可能な
命令のプログラムを具現化した有形の信号保持媒体を有
する。

【００３５】これらの信号保持媒体は、例えば、送信機
２０２又は受信機２０４内に格納されたＲＡＭモジュー
ルを有する場合がある。別の例として、命令が、磁気デ
ータ記憶ディスケット３００（図３）等の別の信号保持
媒体に格納されていてもよい。さらに別の場合に、プロ
グラミング命令は、ＤＡＳＤ記憶装置(例えば、汎用的
ハード・ドライブ若しくはＲＡＩＤアレイ)、磁気テー
プ、電子的読取り専用メモリ(例えば、ＣＤ−ＲＯＭ若
しくはＷＯＲＭ)、光記憶素子(例えば、ＷＯＲＭ)、紙
のパンチ・カード、又はデジタル及びアナログの有線及
び無線の通信リンク等の伝送媒体を含む他の信号保持媒
体等の他の型式の種々のデータ記憶媒体上に記憶するこ
ともできる。本発明の図示の例においては、マシン読取
り可能な命令は、コンパイルされたマイクロプロセッサ
・アセンブリ言語コードのラインを含むことができる。

【００３６】・オペレーションの全体的シーケンス図４は、本発明の方法の態様の一例を示す方法ステップ
４００のシーケンスを示している。説明を容易とするた
めに、図４の例は上述の通信交換サブシステム２００に
基づいて記述されるが、これに限定はされない。方法ス
テップ４００は、ステップ４０２で開始され、サブシス
テム２００はリンク２０６を通してデータを交換する要
求を受ける。

【００３７】・送信ステップ４０４においては、送信機２０２が元のデジタ
ル・データ入力ストリーム２２４を付帯するクロック信
号及び修飾子信号と共に送信する。これは、データ送信
機２０８、クロック信号送信機２１０／２１２、及び修
飾子信号送信機２１４により実行され、同時にデータ・
ストリーム２２４、第１のクロック信号２３４、第２の
クロック信号２３６、及び修飾子信号２３８を送信す
る。

【００３８】図示の例では、第１のクロック信号２３４
の立ち上がりエッジが、データ・ストリーム２２４を１
バイトおきに識別する。その間に介在するバイトは第２
のクロック信号２３６により識別され、第２のクロック
信号は、第１のクロック信号と位相が１８０°ずれてい
る。各クロック信号２３４、２３６は、このようにして
そのタイミングにより別々のデータ・ストリームを識別
するが、それらのデータ・ストリームは完全にインタリ
ーブされる。

【００３９】・受信及び記憶信号２２４、２３４、２３６、２３８はリンク２０６を
介して渡され、引き続きステップ４０６において受信機
２０４で受信される。ステップ４０８において受信機２
０４は、受信した信号を次のように記憶する。すなわ
ち、第１のクロック信号２３４の立ち上がりエッジは、
第１のバッファ２４０に対応するサブストリーム（バイ
ト２２５、２２７、２２９、及び２３１）を記憶するク
ロックとなる。さらに、第１のクロック信号２３４の各
立ち上がりエッジは、それと同時に修飾子信号２３８の
値を記憶するためにバッファ２４０にトリガーを与え
る。

【００４０】同様に、第２のクロック信号２３６の立ち
上がりエッジは、第２のバッファ２４２に対応するサブ
ストリーム（バイト２２６、２２８、及び２３０）を記
憶するクロックとなる。さらに、第２のクロック信号２
３６は、各立ち上がりエッジでバッファ２４２に修飾子
信号２３８の値を記憶するトリガーを与える。

【００４１】・元のデジタル・データ入力ストリームの
再生ステップ４０８の後、ステップ４１０において受信機２
０４はバッファ２４０、２４２から個々のサブストリー
ムを出力し、元のデジタル・データ入力ストリーム２２
４を再生するためにそれらのサブストリームを次のよう
に統合する。別の場合に、コントローラ２６２がバッフ
ァ２４０、２４２の各々からデータのバイトを取り出
す。

【００４２】先ず、コントローラ２６２は、コマンド・
ライン２５８上へバッファ２４０に対する読取りコマン
ドを送る。これによりバッファ２４０は、１バイトの記
憶されたデータ（ライン２４６上）、１バイトの記憶さ
れた修飾子信号（ライン２４８上）、及びバッファが空
であるときは空信号（ライン２５０上）を出力する。さ
らにコントローラ２６２が適宜の信号を選択ライン２６
６上に出すことにより、ゲート２６４は、（データ・ラ
イン２５２からではなく）データ・ライン２４６からの
データをデータ出力部２６８に対して出す。

【００４３】同時に、コントローラ２６２は、ライン２
４６からのデータが有効である場合に所定の信号（例え
ば論理値「１」等）を有効データ出力２７０へ与える。
図示の例では、(1）バッファ２４０が空でないことを空
標示ライン２５０が示し、かつ、(2)修飾子ライン２４
８がライン２４６が期間２２７等の間に発生する雑音や
別の非信号ではないデータを含むことを修飾子ライン２
４８が示す場合に、このデータは有効である。データ・
ストリームと共に修飾子信号を出力することは、これら
２つの信号間の関係を保存することであり、それにより
修飾子信号は、ライン２４６上のデータがデータを表す
か否かも示す。

【００４４】次に、コントローラ２６２は、バッファ２
４２への読取りコマンドをコマンド・ライン２６０上に
送る。これによりバッファ２４２は、１バイトの記憶さ
れたデータ（ライン２５２上）、１バイトの記憶された
修飾子信号（ライン２５４上）、及び、バッファが空の
場合は空信号（ライン２５６上）を出力する。さらにコ
ントローラ２６２が適宜の信号を選択ライン２６６上へ
出すことにより、ゲート２６４はデータ・ライン２５２
からのデータをデータ出力部２６８に対して出す。

【００４５】同時に、コントローラ２６２は、ライン２
５２からのデータが有効である場合に所定の信号（例え
ば論理値「１」等）を有効データ出力２７０へ与える。
図示の例では、(1）バッファ２４０が空でないことを空
標示ライン２５６が示し、かつ、(2)修飾子ライン２５
４がライン２５２が期間２２７等の間に発生する雑音や
別の非信号ではないデータを含むことを修飾子ライン２
５４が示す場合に、このデータは有効である。データ・
ストリームと共に修飾子信号を出力することは、これら
２つの信号間の関係を保存することであり、それにより
修飾子信号は、ライン２５２上のデータがデータを表す
か否かも示す。

【００４６】ライン２４６、２５２からのデータの連続
的ストリームを与えるためにバッファ２４０とバッファ
２４２を交互に選択しながら、上記のシーケンスが繰り
返される。コントローラ２６２は、適宜、現在２６８に
出力されているデータが有効でないことを受信者へ警告
するために有効データ出力２７０上に信号を出す。

【００４７】バッファ２４０、２４２からのデータのク
ロックは、システム・クロック２４５に従って実行され
る。クロック２３４、２３６と異なり、このクロック
は、元のデジタル・データ入力ストリーム２２４に対応
するデータ速度を有するか、あるいは、必要であればさ
らに速くしてもよい。これは、クロック信号２３４、２
３６が直面する送信に関連するエッジの問題が、受信機
２０４にとって自局側であるシステム・クロック２４５
には当てはまらないからである。ステップ４１０に続い
て、ルーチン４００はステップ４１２で終了する。

【００４８】・修飾子信号の使用修飾子信号２３８は、望ましければサブシステム２００
から省くことができる。この実施例では、データ・スト
リーム２２４中の無効の期間又は非データの期間は、単
にクロックされないだけである。すなわち、クロック信
号２３４、２３６が与えられないだけである。これによ
り、クロックが誤ったデータを生じることを避けられ
る。しかしながら、有効データが再びサブリンク２１８
を通るときは、クロック信号２３４、２３６を再スター
トすることにより所与の問題が避けられる。このような
クロック信号は定常状態ではないので、最初にありがち
なスイッチング雑音が崩れたクロック・エッジを生じさ
せることもある。

【００４９】従って、修飾子信号を使用することによ
り、サブリンク２１８上の有効（又は無効）データに関
係なくクロック信号２３４、２３６を連続的に発生させ
ることができる。多くの適用において、「フリー発生」
のクロックを有することは特に有益である。

【００５０】さらに修飾子信号は、多くの異なる方法で
用いることもできる。例えば、コントローラ２６２は、
修飾信号が非データ標示を与えたときにゲート２６４を
ディスエーブルとしてもよい。これは、例えば、いずれ
かの適切な論理ゲートを用いて実現できる。別の例とし
て、何らデータを表していないデータ・ストリーム２２
４からの信号を記憶させないように修飾子信号を用いる
ことができる。例えば、論理値「１」がデータを標示す
る場合に、各バッファ２４０、２４２で修飾子信号と各
クロック信号２３４、２４６とのＡＮＤ論理演算を行っ
てもよい。従って、非データの期間には、データ・サブ
リンク２１８の内容がバッファ２４０、２４２内にクロ
ックにより記憶されないことになる。

【００５１】サブストリーム２２７等の非データの部分
の数が、２、４、６等の偶数で実施されることが好適で
ある。このようにすると、有効データは常に交互にバッ
ファ２４０、２４２から出ることになる。

【００５２】・他の実施例本発明の好適な実施例と考えられる例を示したが、特許
請求の範囲により規定される本発明の範囲から逸脱する
ことなく様々な変形や修飾が可能であることは当業者で
あれば自明であろう。

【００５３】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００５４】（１）複数のデータ・サブグループを有す
るデジタル・データ入力ストリームを受信する方法にお
いて、複数のサブグループを含む元のデジタル・データ
入力ストリームを複数のバッファを含む通信モジュール
にて受信するステップと、順次受信されたサブグループ
を記憶するべく所定のローテーション的順序で選択され
た各バッファに各サブグループを順番に記憶するステッ
プと、各バッファに記憶された各サブグループ受信され
たときと同じ順序で出力し、前記元のデジタル・データ
入力ストリームを有する出力ストリームを与えるために
前記バッファにより出力されたサブグループをアセンブ
ルするステップとを有するデジタル・データ入力ストリ
ームを受信する方法。（２）前記バッファが２個である上記（１）の方法。（３）前記各サブグループが１つの固定サイズを有する
上記（１）の方法。（４）前記各サブグループが１バイトのデータを含む上
記（３）の方法。（５）前記元のデジタル・データ入力ストリームが第１
の周波数を有し、前記バッファが第１及び第２のバッフ
ァを有し、前記元のデジタル・データ入力ストリームが
第１及び第２のクロック信号と共に前記通信モジュール
にて受信され、前記第１及び第２のクロック信号がそれ
ぞれ複数の第１及び第２のクロック・イベントを含み、
前記各サブグループを選択されたバッファに記憶するス
テップが、前記デジタル・データ入力ストリームの１つ
おきのデータ・サブグループを識別するために前記第１
のクロック信号の前記第１のクロック・イベントを使用
し、識別された前記データ・サブグループを前記第１の
バッファに記憶し、そして前記第１のクロック・イベン
トは前記第１のクロック周波数の半分の周波数で発生す
るステップと、前記デジタル・データ入力ストリームの
全ての識別されなかったデータ・サブグループを指定す
るために前記第２のクロック信号の前記第２のクロック
・イベントを使用し、前記指定されたデータ・サブグル
ープを前記第２のバッファに記憶し、そして前記第２の
クロック・イベントは前記第１のクロック周波数の半分
の周波数で発生するステップとを有する上記（１）の方
法。（６）前記第１及び第２のクロック信号が方形波信号を
含み、前記第２のクロック信号は前記第１のクロック信
号に対して位相が１８０°ずれている上記（５）の方
法。（７）前記第１及び第２のクロック信号が方形波信号を
含み、前記第１及び第２のクロック・イベントが前記方
形波信号の所定のエッジを含む上記（５）の方法。（８）前記元のデジタル・データ入力ストリームの出力
を与えるステップが、各バッファから１のデータ・サブ
グループを繰り返し選択し、前記選択されたデータ・サ
ブグループをアセンブルするステップを有する上記
（１）の方法。（９）前記通信モジュールにて前記元のデジタル・デー
タ入力ストリームと共に修飾子信号を受信するステップ
と、所定の条件を有する前記修飾子信号と同時に前記通
信モジュールにて受信された前記サブグループの記憶を
行わないステップとを含む上記（１）の方法。（１０）前記通信モジュールにて前記元のデジタル・デ
ータ入力ストリームと共に修飾子信号を受信するステッ
プと、所定の条件を有する前記修飾信号と同時に前記通
信モジュールにて受信された信号を含む前記出力ストリ
ームについては必ず、前記出力ストリームと同時に所定
の有効データ信号を与えるステップとを有する上記
（１）の方法。（１１）前記通信モジュールにて前記元のデジタル・デ
ータ入力ストリームと共に修飾子信号を受信するステッ
プを有し、前記元のデジタル・データ入力ストリームの
出力を与えるために前記バッファにより出力されるサブ
グループのアセンブルにおいて、前記バッファにより出
力された選択されたサブグループをアセンブルし、前記
選択されたサブグループが所定の条件を有する前記修飾
子信号と同時に通信モジュールにて受信されたサブグル
ープを含む上記（１）の方法。（１２）前記所定の条件が、所定の電圧を有する修飾子
信号である上記（１１）の方法。（１３）前記元のデジ
タル・データ入力ストリームと同時に前記通信モジュー
ルにて修飾子信号を受信するステップと、前記サブグル
ープを記憶した前記バッファ内に同時に前記修飾子信号
を記憶するステップと、各バッファにて、前記記憶され
たサブグループを出力すると同時に前記受信された修飾
子信号を出力するステップとを有し、前記元のデジタル
・データ入力ストリームの出力を与えるために前記バッ
ファにより出力されるサブグループのアセンブルにおい
て、前記バッファにより出力された選択されたサブグル
ープをアセンブルし、前記選択されたサブグループが所
定の条件を有する前記修飾子信号と同時に通信モジュー
ルにて受信されたサブグループを含む上記（１）の方
法。（１４）前記所定の条件が、所定の電圧を有する修飾子
信号である上記（１３）の方法。（１５）前記元のデジタル・データ入力ストリームが、
前記出力ストリームと実質的に同じデータ速度を有する
上記（１）の方法。（１６）前記バッファが、先入れ先出しバッファを有す
る上記（１）の方法。（１７）複数のデータ・サブグループを有するデジタル
・データ入力ストリームを受信する方法において、少な
くとも２個の所定のＮ個のバッファを含む通信モジュー
ルにて複数のサブグループを含む前記デジタル・データ
入力ストリームを受信するステップと、各バッファが前
記デジタル・データ入力ストリームのＮ番目毎のデータ
・サブグループを記憶し、各サブグループは前記バッフ
ァの１つに排他的に記憶されるステップと、各バッファ
にてその中に記憶された前記サブグループを出力するス
テップと、前記バッファ全てにより出力されたサブグル
ープを結合させることにより前記デジタル・データ入力
ストリームを含む出力を与えるステップとを有するデジ
タル・データ入力ストリームを受信する方法。（１８）複数のデータ・サブグループを有するデジタル
・データ入力ストリームを送信する方法において、複数
のサブグループを含みデータ速度をもつ前記デジタル・
データ入力ストリームを通信モジュールへ送信するステ
ップと、前記デジタル・データ入力ストリームと共に同
時に所定の複数のＮ個のクロック信号を前記通信モジュ
ールへ送信するステップとを有し、前記各クロック信号
は、前記データ速度に１／Ｎを乗算したデータ速度にて
発生する所定のクロック・イベントを含み、前記複数の
クロック信号はローテーション的に順次クロック・イベ
ントを生じるデジタル・データ入力ストリームを送信す
る方法。（１９）前記所定の複数のＮが２である上記（１８）の
方法。（２０）各サブグループが単一の固定サイズを有する上
記（１８）の方法。（２１）各サブグループが１バイトのデータを有する上
記（２０）の方法。（２２）前記クロック信号が方形波信号を有し、前記ク
ロック・イベントが前記方形波信号の所定のエッジを有
する上記（１８）の方法。（２３）前記クロック信号の所定の複数のＮが２であ
り、前記クロック信号が第１と第２のクロック信号を含
み、前記第２のクロック信号が前記第１のクロック信号
に対して位相が１８０°ずれている上記（１８）の方
法。（２４）前記デジタル・データ入力ストリーム及び前記
クロック信号と共に同時に修飾子信号を前記通信モジュ
ールへ送信するステップを有し、前記デジタル・データ
入力ストリームが有効データを表すときに前記修飾子信
号が所定の条件を有す上記（１８）の方法。（２５）前記所定の条件が所定の電圧を有する上記（２
４）の方法。（２６）データを交換する方法において、複数のサブパ
ートをもち第１のデータ速度を規定するべく発生される
元のデジタル・データ入力ストリームを第１の通信要素
から第２の通信要素へ送信するステップと、複数のＮ個
のクロック信号であって各クロック信号が前記第１のデ
ータ速度の１／Ｎのデータ速度で発生する複数のクロッ
ク・イベントを含み、別々のクロック信号のクロック・
イベントが複数のクロック信号間でローテーション的に
発生するようなＮ個のクロック信号を、前記デジタル・
データ入力ストリームと共に前記第１の通信要素が前記
第２の通信要素へ送信するステップと、第２の通信要素
が前記元のデジタル・データ入力ストリーム及び前記ク
ロック信号を受信するステップと、前記第２の通信要素
が前記元のデジタル・データ入力ストリームの対応する
数のサブストリームを指定し、指定された各サブストリ
ームを異なるバッファに記憶するべく前記クロック信号
を用いるステップと、各バッファがその個々のサブスト
リームを出力するステップと、前記第２の通信要素がそ
れらのサブストリームを統合して前記元のデジタル・デ
ータ入力ストリームを含む出力を与えるステップとを有
するデータを交換する方法。（２７）送信機からデジタル・データ入力ストリームを
受信する装置において、複数のサブグループを含む元の
デジタル・データ入力ストリームを受信するための入力
ラインと、前記入力ラインへ接続された複数のデータ・
バッファであって各サブグループを１の選択されたバッ
ファに記憶し、その場合、前記複数のバッファは受信さ
れたサブグループを順次記憶するため所定のローテーシ
ョン順で選択され、各バッファはサブグループを順に受
信し、そして、各バッファはその中に記憶されたサブグ
ループを受信したときと同じ順序で出力するような複数
のデータ・バッファと、前記データ・バッファへ接続さ
れ、前記元のデジタル・データ入力ストリームを有する
出力を与えるべく前記バッファにより出力されたサブグ
ループをアセンブルするデータ・アセンブラとを有する
受信装置。（２８）前記データ・バッファの数が２である上記（２
７）の装置。（２９）各サブグループが単一の固定サイズを有する上
記（２７）の装置。（３０）各サブグループが１バイトのデータを有する上
記（２９）の装置。（３１）前記元のデジタル・データ入力ストリームが第
１の周波数を有し、前記複数のバッファが第１及び第２
のバッファを含み、前記元のデジタル・データ入力スト
リームが第１及び第２のクロック信号と共に通信モジュ
ールにて受信され、前記第１及び第２のクロック信号が
それぞれ複数の第１及び第２のクロック・イベントを含
み、選択されたバッファへの各サブグループの記憶が、
前記第１のクロック信号の第１のクロック・イベントを
用いて前記デジタル・データ入力ストリームの交互のデ
ータ・サブグループを識別し、そして識別されたサブグ
ループを前記第１のバッファに記憶し、前記第１のクロ
ック・イベントは前記第１の周波数の半分の周波数で発
生することと、前記第２のクロック信号の第２のクロッ
ク・イベントを用いて前記デジタル・データ入力ストリ
ームの全ての識別されなかったデータを指定し、そして
指定されたデータ・サブグループを第２のバッファに記
憶し、前記第２のクロック・イベントは前記第１の周波
数の半分の周波数で発生することとを含む上記（２７）
の装置。（３２）前記第１及び第２のクロック信号が方形波信号
を有し、前記第２のクロック信号が前記第１のクロック
信号に対して位相が１８０°ずれている上記（３１）の
装置。（３３）前記第１及び第２のクロック信号が方形波信号
を有し、前記第１及び第２のクロック・イベントが前記
方形波信号の所定のエッジを含む上記（３１）の装置。（３４）前記元のデジタル・データ入力ストリームの出
力を与えることが、各バッファから１のデータ・サブグ
ループを繰り返し選択し、前記選択されたサブグループ
をアセンブルすることを含む上記（２７）の装置。（３５）前記データ・バッファが、前記通信モジュール
にて前記元のデジタル・データ入力ストリームと共に修
飾子信号を受信し、前記データ・バッファが、所定の条
件をもつ修飾子信号と共に同時に受信されたサブグルー
プの記憶を行わない上記（２７）の装置。（３６）前記データ・バッファが、前記通信モジュール
にて前記元のデジタル・データ入力ストリームと共に修
飾子信号を受信し、前記データ・アセンブラが、所定の
条件をもつ修飾子信号と共に同時に受信された信号を前
記出力ストリームが含む場合は必ず、前記出力ストリー
ムを与えると同時に所定の有効データ信号を与える上記
（２７）の装置。（３７）前記入力ラインが前記元のデジタル・データ入
力ストリームと共に修飾信号を受信し、前記データ・ア
センブラが、前記複数のバッファにより出力された選択
されたサブグループをアセンブルすることにより前記元
のデジタル・データ入力ストリームの出力を与えるべく
前記バッファにより出力されたサブグループをアセンブ
ルするようにプログラミングされており、前記選択され
たサブグループが、所定の条件をもつ修飾子信号と共に
同時に前記通信モジュールにて受信されたサブグループ
を有する上記（２７）の装置。（３８）前記所定の条件が所定の電圧を有する上記（３
７）の装置。（３９）前記入力ラインが前記元のデジタル・データ入
力ストリームと共に修飾子信号を受信し、前記装置が、
前記バッファ及び前記データ・アセンブラへ接続された
マルチプレクサを有し、前記データ・アセンブラが、所
定の条件をもつ修飾子信号と共に同時に前記通信モジュ
ールにて受信されたサブグループのみを前記マルチプレ
クサに出力させることにより前記元のデジタル・データ
入力ストリームの出力を与えるべく、前記バッファによ
り出力されたサブグループをアセンブルする上記（２
７）の装置。（４０）前記所定の条件が所定の電圧を有する上記（３
９）の装置。（４１）前記元のデジタル・データ入力ストリームと共
に前記通信モジュールにて修飾子信号を受信すること
と、前記バッファに記憶されるサブグループと共に同時
にその中に前記修飾子信号も記憶することと、各バッフ
ァにて、前記記憶されたサブグループを出力すると共に
同時に前記修飾子信号を出力することとを含み、前記元
のデジタル・データ入力ストリームの出力を与えるため
の前記バッファにより出力されたサブグループのアセン
ブラが、前記バッファにより出力された選択されたサブ
グループをアセンブルし、前記選択されたサブグループ
が、所定の条件を示す修飾子信号と共に同時に前記バッ
ファにより出力されたサブグループを有する上記（２
７）の装置。（４２）前記所定の条件が所定の電圧を有する上記（４
１）の装置。（４３）前記元のデジタル・データ入力ストリームがデ
ータ速度を有し、前記出力ストリームが実質的に同じデ
ータ速度を有する上記（２７）の装置。（４４）前記バッファが先入れ先出しバッファを有する
上記（２７）の装置。（４５）通信ラインへ接続された形態のアタッチメント
を含む通信インタフェースと、前記通信インタフェース
へ接続された処理ユニットとを有するデータ送信機にお
いて、前記処理ユニットが前記通信インタフェースへ接
続され、前記処理ユニットが複数のデータ・サブグルー
プを有するデジタル・データ入力ストリームを送信する
方法を実行するべくプログラミングされており、前記方
法が、複数のサブグループを含みデータ速度をもつ前記
デジタル・データ入力ストリームを前記通信インタフェ
ースを介して送信するステップと、前記デジタル・デー
タ入力ストリームの送信と同時に所定の複数のＮ個のク
ロック信号を前記通信インタフェースを介して送信する
ステップとを含み、各クロック信号は前記データ速度の
１／Ｎのデータ速度で発生する所定のクロック・イベン
トを含み、前記複数のクロック信号はローテーション順
にクロック・イベントを示すデータ送信機。（４６）前記処理ユニットがマイクロプロセッサを有す
る上記（４５）の装置。（４７）送信機からデジタル・データ入力ストリームを
受信する装置において、複数のサブグループを含む元の
デジタル・データ入力ストリームを受信する入力ライン
と、前記入力ラインへ接続された複数のデータ・バッフ
ァ手段であって、１の選択されたバッファ手段に各サブ
グループを記憶し、その場合、前記複数のバッファ手段
は順次受信されたサブグループを記憶するために所定の
ローテーション順で選択され、各バッファ手段は順番に
サブグループを受信し、そして各バッファ手段に記憶さ
れたサブグループを受信されたときと同じ順序で出力す
る複数のデータ・バッファ手段と、前記データ・バッフ
ァ手段へ接続され、前記元のデジタル・データ入力スト
リームを含む出力を与えるべく前記バッファ手段により
出力されたサブグループをアセンブルするデータ・アセ
ンブラ手段とを有する受信装置。（４８）通信ラインへ接続された形態のアタッチメント
を含む通信インタフェース手段と、前記通信インタフェ
ース手段へ接続された処理手段とを有するデータ送信機
において、前記処理手段が複数のデータ・サブグループ
を含むデジタル・データ入力ストリームを送信するべ
く、複数のサブグループを含みかつデータ速度をもつ前
記デジタル・データ入力ストリームを前記通信インタフ
ェース手段を介して送信し、前記デジタル・データ入力
ストリームの送信と共に同時に所定の複数のＮ個のクロ
ック信号を前記通信インタフェース手段を介して送信
し、各クロック信号が前記データ速度の１／Ｎのデータ
速度で発生する所定のクロック・イベントを含み、前記
複数のクロック信号はローテーション順にクロック・イ
ベントを示すデータ送信機。

【図面の簡単な説明】

【図１】従来の技術によるデータ・ストリームと対応す
るクロック信号の間の関係を示すタイミング図である。

【図２】本発明の一実施例による通信交換サブシステム
のハードウェア構成要素及び相互接続を示した構成図で
ある。

【図３】本発明の一実施例による製品の斜視図である。

【図４】本発明による通信交換を実行するためのオペレ
ーションのシーケンスの一例をを示す流れ図である。

【符号の説明】

２００サブシステム２０２送信機２０４受信機２０６通信リンク２０８データ送信機２１０第１のクロック信号送信機２１２第２のクロック信号送信機２１４修飾子信号送信機２１６処理ユニット２１８データ・サブリンク２１９、２２０クロック・サブリンク２２１修飾子サブリンク２２４デジタル・データ入力ストリーム２３４第１のクロック信号２３６第２のクロック信号１２８修飾子信号２４０、２４２バッファ２４４データ・アセンブラ２４５システム・クロック２４６、２５２データ出力ライン２４８、２５４修飾子出力ライン２５０、２５６空標示ライン２５０２５８、２６０コマンド・ライン２６２コントローラ２６４ゲート２６８データ出力部２７０有効データ出力

フロントページの続き (72)発明者グレグ・スティーブン・ルーカスアメリカ合衆国85748、アリゾナ州、トゥーソン、ノース・サークル・ディ・ウェイ 675 (72)発明者ジュアン・アントニオ・ヤーンスアメリカ合衆国85711、アリゾナ州、トゥーソン、イースト・ウィッティア・ストリート 4041

Claims

【特許請求の範囲】

【請求項１】複数のデータ・サブグループを有するデジ
タル・データ入力ストリームを受信する方法において、複数のサブグループを含む元のデジタル・データ入力ス
トリームを複数のバッファを含む通信モジュールにて受
信するステップと、順次受信されたサブグループを記憶するべく所定のロー
テーション的順序で選択された各バッファに各サブグル
ープを順番に記憶するステップと、各バッファに記憶された各サブグループ受信されたとき
と同じ順序で出力し、前記元のデジタル・データ入力ス
トリームを有する出力ストリームを与えるために前記バ
ッファにより出力されたサブグループをアセンブルする
ステップとを有するデジタル・データ入力ストリームを
受信する方法。
【請求項２】前記バッファが２個である請求項１の方
法。
【請求項３】前記各サブグループが１つの固定サイズを
有する請求項１の方法。
【請求項４】前記各サブグループが１バイトのデータを
含む請求項３の方法。
【請求項５】前記元のデジタル・データ入力ストリーム
が第１の周波数を有し、前記バッファが第１及び第２の
バッファを有し、前記元のデジタル・データ入力ストリ
ームが第１及び第２のクロック信号と共に前記通信モジ
ュールにて受信され、前記第１及び第２のクロック信号
がそれぞれ複数の第１及び第２のクロック・イベントを
含み、前記各サブグループを選択されたバッファに記憶
するステップが、前記デジタル・データ入力ストリームの１つおきのデー
タ・サブグループを識別するために前記第１のクロック
信号の前記第１のクロック・イベントを使用し、識別さ
れた前記データ・サブグループを前記第１のバッファに
記憶し、そして前記第１のクロック・イベントは前記第
１のクロック周波数の半分の周波数で発生するステップ
と、前記デジタル・データ入力ストリームの全ての識別され
なかったデータ・サブグループを指定するために前記第
２のクロック信号の前記第２のクロック・イベントを使
用し、前記指定されたデータ・サブグループを前記第２
のバッファに記憶し、そして前記第２のクロック・イベ
ントは前記第１のクロック周波数の半分の周波数で発生
するステップとを有する請求項１の方法。
【請求項６】前記第１及び第２のクロック信号が方形波
信号を含み、前記第２のクロック信号は前記第１のクロ
ック信号に対して位相が１８０°ずれている請求項５の
方法。
【請求項７】前記第１及び第２のクロック信号が方形波
信号を含み、前記第１及び第２のクロック・イベントが
前記方形波信号の所定のエッジを含む請求項５の方法。
【請求項８】前記元のデジタル・データ入力ストリーム
の出力を与えるステップが、各バッファから１のデータ・サブグループを繰り返し選
択し、前記選択されたデータ・サブグループをアセンブ
ルするステップを有する請求項１の方法。
【請求項９】前記通信モジュールにて前記元のデジタル
・データ入力ストリームと共に修飾子信号を受信するス
テップと、所定の条件を有する前記修飾子信号と同時に前記通信モ
ジュールにて受信された前記サブグループの記憶を行わ
ないステップとを含む請求項１の方法。
【請求項１０】前記通信モジュールにて前記元のデジタ
ル・データ入力ストリームと共に修飾子信号を受信する
ステップと、所定の条件を有する前記修飾信号と同時に前記通信モジ
ュールにて受信された信号を含む前記出力ストリームに
ついては必ず、前記出力ストリームと同時に所定の有効
データ信号を与えるステップとを有する請求項１の方
法。
【請求項１１】前記通信モジュールにて前記元のデジタ
ル・データ入力ストリームと共に修飾子信号を受信する
ステップを有し、前記元のデジタル・データ入力ストリームの出力を与え
るために前記バッファにより出力されるサブグループの
アセンブルにおいて、前記バッファにより出力された選
択されたサブグループをアセンブルし、前記選択された
サブグループが所定の条件を有する前記修飾子信号と同
時に通信モジュールにて受信されたサブグループを含む
請求項１の方法。
【請求項１２】前記所定の条件が、所定の電圧を有する
修飾子信号である請求項１１の方法。
【請求項１３】前記元のデジタル・データ入力ストリー
ムと同時に前記通信モジュールにて修飾子信号を受信す
るステップと、前記サブグループを記憶した前記バッファ内に同時に前
記修飾子信号を記憶するステップと、各バッファにて、前記記憶されたサブグループを出力す
ると同時に前記受信された修飾子信号を出力するステッ
プとを有し、前記元のデジタル・データ入力ストリームの出力を与え
るために前記バッファにより出力されるサブグループの
アセンブルにおいて、前記バッファにより出力された選
択されたサブグループをアセンブルし、前記選択された
サブグループが所定の条件を有する前記修飾子信号と同
時に通信モジュールにて受信されたサブグループを含む
請求項１の方法。
【請求項１４】前記所定の条件が、所定の電圧を有する
修飾子信号である請求項１３の方法。
【請求項１５】前記元のデジタル・データ入力ストリー
ムが、前記出力ストリームと実質的に同じデータ速度を
有する請求項１の方法。
【請求項１６】前記バッファが、先入れ先出しバッファ
を有する請求項１の方法。
【請求項１７】複数のデータ・サブグループを有するデ
ジタル・データ入力ストリームを受信する方法におい
て、少なくとも２個の所定のＮ個のバッファを含む通信モジ
ュールにて複数のサブグループを含む前記デジタル・デ
ータ入力ストリームを受信するステップと、各バッファが前記デジタル・データ入力ストリームのＮ
番目毎のデータ・サブグループを記憶し、各サブグルー
プは前記バッファの１つに排他的に記憶されるステップ
と、各バッファにてその中に記憶された前記サブグループを
出力するステップと、前記バッファ全てにより出力されたサブグループを結合
させることにより前記デジタル・データ入力ストリーム
を含む出力を与えるステップとを有するデジタル・デー
タ入力ストリームを受信する方法。
【請求項１８】複数のデータ・サブグループを有するデ
ジタル・データ入力ストリームを送信する方法におい
て、複数のサブグループを含みデータ速度をもつ前記デジタ
ル・データ入力ストリームを通信モジュールへ送信する
ステップと、前記デジタル・データ入力ストリームと共に同時に所定
の複数のＮ個のクロック信号を前記通信モジュールへ送
信するステップとを有し、前記各クロック信号は、前記データ速度に１／Ｎを乗算
したデータ速度にて発生する所定のクロック・イベント
を含み、前記複数のクロック信号はローテーション的に
順次クロック・イベントを生じるデジタル・データ入力
ストリームを送信する方法。
【請求項１９】前記所定の複数のＮが２である請求項１
８の方法。
【請求項２０】各サブグループが単一の固定サイズを有
する請求項１８の方法。
【請求項２１】各サブグループが１バイトのデータを有
する請求項２０の方法。
【請求項２２】前記クロック信号が方形波信号を有し、
前記クロック・イベントが前記方形波信号の所定のエッ
ジを有する請求項１８の方法。
【請求項２３】前記クロック信号の所定の複数のＮが２
であり、前記クロック信号が第１と第２のクロック信号
を含み、前記第２のクロック信号が前記第１のクロック
信号に対して位相が１８０°ずれている請求項１８の方
法。
【請求項２４】前記デジタル・データ入力ストリーム及
び前記クロック信号と共に同時に修飾子信号を前記通信
モジュールへ送信するステップを有し、前記デジタル・
データ入力ストリームが有効データを表すときに前記修
飾子信号が所定の条件を有する請求項１８の方法。
【請求項２５】前記所定の条件が所定の電圧を有する請
求項２４の方法。
【請求項２６】データを交換する方法において、複数のサブパートをもち第１のデータ速度を規定するべ
く発生される元のデジタル・データ入力ストリームを第
１の通信要素から第２の通信要素へ送信するステップ
と、複数のＮ個のクロック信号であって各クロック信号が前
記第１のデータ速度の１／Ｎのデータ速度で発生する複
数のクロック・イベントを含み、別々のクロック信号の
クロック・イベントが複数のクロック信号間でローテー
ション的に発生するようなＮ個のクロック信号を、前記
デジタル・データ入力ストリームと共に前記第１の通信
要素が前記第２の通信要素へ送信するステップと、第２の通信要素が前記元のデジタル・データ入力ストリ
ーム及び前記クロック信号を受信するステップと、前記第２の通信要素が前記元のデジタル・データ入力ス
トリームの対応する数のサブストリームを指定し、指定
された各サブストリームを異なるバッファに記憶するべ
く前記クロック信号を用いるステップと、各バッファがその個々のサブストリームを出力するステ
ップと、前記第２の通信要素がそれらのサブストリームを統合し
て前記元のデジタル・データ入力ストリームを含む出力
を与えるステップとを有するデータを交換する方法。
【請求項２７】送信機からデジタル・データ入力ストリ
ームを受信する装置において、複数のサブグループを含む元のデジタル・データ入力ス
トリームを受信するための入力ラインと、前記入力ラインへ接続された複数のデータ・バッファで
あって各サブグループを１の選択されたバッファに記憶
し、その場合、前記複数のバッファは受信されたサブグ
ループを順次記憶するため所定のローテーション順で選
択され、各バッファはサブグループを順に受信し、そし
て、各バッファはその中に記憶されたサブグループを受
信したときと同じ順序で出力するような複数のデータ・
バッファと、前記データ・バッファへ接続され、前記元のデジタル・
データ入力ストリームを有する出力を与えるべく前記バ
ッファにより出力されたサブグループをアセンブルする
データ・アセンブラとを有する受信装置。
【請求項２８】前記データ・バッファの数が２である請
求項２７の装置。
【請求項２９】各サブグループが単一の固定サイズを有
する請求項２７の装置。
【請求項３０】各サブグループが１バイトのデータを有
する請求項２９の装置。
【請求項３１】前記元のデジタル・データ入力ストリー
ムが第１の周波数を有し、前記複数のバッファが第１及
び第２のバッファを含み、前記元のデジタル・データ入
力ストリームが第１及び第２のクロック信号と共に通信
モジュールにて受信され、前記第１及び第２のクロック
信号がそれぞれ複数の第１及び第２のクロック・イベン
トを含み、選択されたバッファへの各サブグループの記
憶が、前記第１のクロック信号の第１のクロック・イベントを
用いて前記デジタル・データ入力ストリームの交互のデ
ータ・サブグループを識別し、そして識別されたサブグ
ループを前記第１のバッファに記憶し、前記第１のクロ
ック・イベントは前記第１の周波数の半分の周波数で発
生することと、前記第２のクロック信号の第２のクロック・イベントを
用いて前記デジタル・データ入力ストリームの全ての識
別されなかったデータを指定し、そして指定されたデー
タ・サブグループを第２のバッファに記憶し、前記第２
のクロック・イベントは前記第１の周波数の半分の周波
数で発生することとを含む請求項２７の装置。
【請求項３２】前記第１及び第２のクロック信号が方形
波信号を有し、前記第２のクロック信号が前記第１のク
ロック信号に対して位相が１８０°ずれている請求項３
１の装置。
【請求項３３】前記第１及び第２のクロック信号が方形
波信号を有し、前記第１及び第２のクロック・イベント
が前記方形波信号の所定のエッジを含む請求項３１の装
置。
【請求項３４】前記元のデジタル・データ入力ストリー
ムの出力を与えることが、各バッファから１のデータ・サブグループを繰り返し選
択し、前記選択されたサブグループをアセンブルするこ
とを含む請求項２７の装置。
【請求項３５】前記データ・バッファが、前記通信モジ
ュールにて前記元のデジタル・データ入力ストリームと
共に修飾子信号を受信し、前記データ・バッファが、所定の条件をもつ修飾子信号
と共に同時に受信されたサブグループの記憶を行わない
請求項２７の装置。
【請求項３６】前記データ・バッファが、前記通信モジ
ュールにて前記元のデジタル・データ入力ストリームと
共に修飾子信号を受信し、前記データ・アセンブラが、所定の条件をもつ修飾子信
号と共に同時に受信された信号を前記出力ストリームが
含む場合は必ず、前記出力ストリームを与えると同時に
所定の有効データ信号を与える請求項２７の装置。
【請求項３７】前記入力ラインが前記元のデジタル・デ
ータ入力ストリームと共に修飾信号を受信し、前記デー
タ・アセンブラが、前記複数のバッファにより出力され
た選択されたサブグループをアセンブルすることにより
前記元のデジタル・データ入力ストリームの出力を与え
るべく前記バッファにより出力されたサブグループをア
センブルするようにプログラミングされており、前記選
択されたサブグループが、所定の条件をもつ修飾子信号
と共に同時に前記通信モジュールにて受信されたサブグ
ループを有する請求項２７の装置。
【請求項３８】前記所定の条件が所定の電圧を有する請
求項３７の装置。
【請求項３９】前記入力ラインが前記元のデジタル・デ
ータ入力ストリームと共に修飾子信号を受信し、前記装
置が、前記バッファ及び前記データ・アセンブラへ接続された
マルチプレクサを有し、前記データ・アセンブラが、所定の条件をもつ修飾子信
号と共に同時に前記通信モジュールにて受信されたサブ
グループのみを前記マルチプレクサに出力させることに
より前記元のデジタル・データ入力ストリームの出力を
与えるべく、前記バッファにより出力されたサブグルー
プをアセンブルする請求項２７の装置。
【請求項４０】前記所定の条件が所定の電圧を有する請
求項３９の装置。
【請求項４１】前記元のデジタル・データ入力ストリー
ムと共に前記通信モジュールにて修飾子信号を受信する
ことと、前記バッファに記憶されるサブグループと共に同時にそ
の中に前記修飾子信号も記憶することと、各バッファにて、前記記憶されたサブグループを出力す
ると共に同時に前記修飾子信号を出力することとを含
み、前記元のデジタル・データ入力ストリームの出力を与え
るための前記バッファにより出力されたサブグループの
アセンブラが、前記バッファにより出力された選択され
たサブグループをアセンブルし、前記選択されたサブグ
ループが、所定の条件を示す修飾子信号と共に同時に前
記バッファにより出力されたサブグループを有する請求
項２７の装置。
【請求項４２】前記所定の条件が所定の電圧を有する請
求項４１の装置。
【請求項４３】前記元のデジタル・データ入力ストリー
ムがデータ速度を有し、前記出力ストリームが実質的に
同じデータ速度を有する請求項２７の装置。
【請求項４４】前記バッファが先入れ先出しバッファを
有する請求項２７の装置。
【請求項４５】通信ラインへ接続された形態のアタッチ
メントを含む通信インタフェースと、前記通信インタフ
ェースへ接続された処理ユニットとを有するデータ送信
機において、前記処理ユニットが前記通信インタフェースへ接続さ
れ、前記処理ユニットが複数のデータ・サブグループを
有するデジタル・データ入力ストリームを送信する方法
を実行するべくプログラミングされており、前記方法
が、複数のサブグループを含みデータ速度をもつ前記デジタ
ル・データ入力ストリームを前記通信インタフェースを
介して送信するステップと、前記デジタル・データ入力ストリームの送信と同時に所
定の複数のＮ個のクロック信号を前記通信インタフェー
スを介して送信するステップとを含み、各クロック信号
は前記データ速度の１／Ｎのデータ速度で発生する所定
のクロック・イベントを含み、前記複数のクロック信号
はローテーション順にクロック・イベントを示すデータ
送信機。
【請求項４６】前記処理ユニットがマイクロプロセッサ
を有する請求項４５の装置。
【請求項４７】送信機からデジタル・データ入力ストリ
ームを受信する装置において、複数のサブグループを含む元のデジタル・データ入力ス
トリームを受信する入力ラインと、前記入力ラインへ接続された複数のデータ・バッファ手
段であって、１の選択されたバッファ手段に各サブグル
ープを記憶し、その場合、前記複数のバッファ手段は順
次受信されたサブグループを記憶するために所定のロー
テーション順で選択され、各バッファ手段は順番にサブ
グループを受信し、そして各バッファ手段に記憶された
サブグループを受信されたときと同じ順序で出力する複
数のデータ・バッファ手段と、前記データ・バッファ手段へ接続され、前記元のデジタ
ル・データ入力ストリームを含む出力を与えるべく前記
バッファ手段により出力されたサブグループをアセンブ
ルするデータ・アセンブラ手段とを有する受信装置。
【請求項４８】通信ラインへ接続された形態のアタッチ
メントを含む通信インタフェース手段と、前記通信イン
タフェース手段へ接続された処理手段とを有するデータ
送信機において、前記処理手段が複数のデータ・サブグ
ループを含むデジタル・データ入力ストリームを送信す
るべく、複数のサブグループを含みかつデータ速度をもつ前記デ
ジタル・データ入力ストリームを前記通信インタフェー
ス手段を介して送信し、前記デジタル・データ入力ストリームの送信と共に同時
に所定の複数のＮ個のクロック信号を前記通信インタフ
ェース手段を介して送信し、各クロック信号が前記デー
タ速度の１／Ｎのデータ速度で発生する所定のクロック
・イベントを含み、前記複数のクロック信号はローテー
ション順にクロック・イベントを示すデータ送信機。