JPS582922A - 装置とコンピユ−タの間でデ−タを交換するためのバツフアおよび方法 - Google Patents

装置とコンピユ−タの間でデ−タを交換するためのバツフアおよび方法

Info

Publication number
JPS582922A
JPS582922A JP57099416A JP9941682A JPS582922A JP S582922 A JPS582922 A JP S582922A JP 57099416 A JP57099416 A JP 57099416A JP 9941682 A JP9941682 A JP 9941682A JP S582922 A JPS582922 A JP S582922A
Authority
JP
Japan
Prior art keywords
lines
stop
buffer
line
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57099416A
Other languages
English (en)
Inventor
ジヨン・ジヨセフ・コスタンテイニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bendix Corp
Original Assignee
Bendix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bendix Corp filed Critical Bendix Corp
Publication of JPS582922A publication Critical patent/JPS582922A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/4226Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Selective Calling Equipment (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータバッファに関するもので6す、とくに、
コンビエータが停止させられた時にコンピュータと情報
を交換するための装置に関するものである。
受信amと伝送囲路とに終端するパスによってデジタル
情報を@送することが知られている0それらの受信器と
@過器は、通常は、比較的長いケーブルを伝えられる間
に減衰させられ九り、′ノイズが多くなつ九多すること
がある信号レベルを回復するよう−に構成され大集積回
路である。これらの受信・器と伝送SFXデジタルデー
タを交換でき、それに゛関連するパスから制御信号によ
p効果的に分離で亀る。ある種の重要な機能を実行でI
ゐようにするためにコンピュータを停止できることも知
られて−る・ 従来の装置の欠点は、適切な時刻、たとえばコンピュー
タが停止させられ九時にデータが受けられるようデータ
をゲート制御できるようなバッファを装置に組込む設計
ができなかり九ことである。
従来の装置は、単方向通信を通常のやp方で行うことが
できるようなバッファ装置を考えゐこともして一亀10 L7’tがって、コンピュータとの間でデータを順次交
換できるようにしながら、デジタル信号のレベルを回復
する九めの簡単で効果的なバッファが求められている。
本実@によれば、装置とコンビエータの間でデータを交
換する丸めのバッファが得られる。コ/ビューjla停
止線を會む複数の線を有する。この停止線はコンビエー
タが停止し九時に停止信号を送ることができる。バッフ
ァは複数の伝送要素(停止伝送lを含む)と複数の制御
貴信要素を會む。各伝送要素は複数の線のうちのそれぞ
れ所定の1承に別々に°接−され、i数の−に比答して
、それぞれの信号をamへ送る。停止信播を装置へ送為
九込に停止伝送−は停止線に接続される0鏑置からの信
号を複数の−へ開会す、iIために、制御受信器が装置
と複数の線の与えられた1本に接続iれ為、複数の受信
器からの所定の各セットは受信端子を有する。停止信号
に応答して所定のセットを動作可能とする丸めに、受信
端子は停止線に共通に接続される。
を九、本発明によれば、装置とコンピュータの間でデー
タを交換する方法が得られる。このコンビエータは停止
線を含む複数の線を有する。停止線はコンビエータが停
止し九時に停止信号を伝える・この方法は、複数の線の
うちの所定の線から信号を伝える遥機を含む。この方法
は、コンピュータからの停止線が停止線に与えられた時
に、複数O纏のうちの与えられた1本の−へ装置からの
信号を結合する過程も含む。    ゛このような種類
の装置と方法を得ることによりコンビエータとめ間での
データO交換を通常のやp方でバッファするにめの効果
的な技術が得られる。本発明の一実施例では、コシン五
−タのアドレス線のうちの群の各部材は受信量と伝送器
の並列(対)組合わせに接続される。各対はコンピュー
タからの停i纏により制御される。直接信号と反転され
た信号との2種類の信号を発生する九めに停止線は反転
させられゐ。直接信号は、コンビエータの1ドレス線か
ら情報を順方向に送るように伝送器を動作させる九めに
直線信号が用いられる。
情$1tコンピューメのアドレス線に結合する受信Sを
動作させる丸めに、反転され九停止信号が用いられる。
また、−実施儒においては、伝送器と並列になっていな
い受信器へある1本のアドレス線が接続される。
また、−夷i例にお6ては、受信器と伝送器はコンビエ
〒りと制御信号を交換する。それらの受信器と伝送器は
コンビ二−タ内で発生された信号によp動作させられえ
り、動作を停止させられたりする。
試験エニットを診断する試験をコンピュータが動作させ
た時に、データをコンピュータと交換させるためにバッ
ファを使用できる。バッファを介して受けた情報にコン
ピュータは応答して試験器を動作させることがで自る。
を九、試験により集められ九情報をコンビエータはバッ
ファを介して中−でき為。したがって、求められて集め
られたデータは試験エエットの故障発見のために検査員
に工す使用される。
tた、一実施例においては停止信号を外部装置へ送り出
すために伝送器は停止lsに接続される〇この夷111
HFCお−ては外S*置は停止信号を伝送するコンピュ
ータを制御するために用いられる別のコンビエータであ
る。
以下、図面を参照して本発明の詳細な説明する。
まず第1gを参照して、りンク10が複数の線26によ
〕装置、ここでは主コンピユータMOとして示されてい
る、K接続されゐ。コンビ二−メMOハ汎用コンピュー
タであって、メ篭りと、中央部m装置(0Pu)と、入
力/出力ボート(Ilo)を會む。主コンピユータMO
は表示器、この実施ガでは陰極線管(ORT)12、へ
接続される。
リンク10は主コンピユータMOと!コンピュータSL
の間でデータを交換するように構成されてiる。従;ン
ビエー/8Lはす/りlOから比較的長い距離の7%に
設けられるから、複数の線を有する比較的長いケーブル
40がり/りlOとバッファ140間に接続される。バ
ッファ14は伝送器と、ケーブル40を伝わる関に減衰
させられた信号レベルを回復させる受信器を用いる。バ
ッファ14は従コンピユータ8Lに複数の線を介して接
続される。それらの線を伝わる信号はケーブル40上の
情報に一致する。従コンピユータ8Lは、複数のメモリ
セルを有するメモリと、中央部m装置(OPu )と、
入力/出力(Ilo)ボーFを有する。従コンビニ−/
8Lはその!10ボートと線2)を介して複数の周辺装
置Kl!絖される。
周辺装置は4台接続される。それらはラインプリンタ1
6と、テレタイプライメ18と、磁気テープメモリl!
sと、コンピュータ表示器17とである。を九、手動ブ
ーグラマと4して複数の手動スイッチ20も従コンビニ
−78LKIill″Sれる。スイッチ20は関連する
各ビットごとに1側設けられる。スイッチ20は従コン
ピユータ8Lのプログラミング、再プ■グ9電ング資九
はプログラムのデパツギングの制御を行うために従コン
ピユータ8Lヘデータ曙を送るためKf!用できる・従
コンピユータ8LKは試験器および励損器のラック22
4線23によeast″Sれる。それらの試験−には電
圧針2周液数カクンメ、電流針などが含まれる。それら
の試験器は従コンビエータから線23を介して与えられ
九償号によp作動させられて、測定したパラメータを纏
23を介して送9返えす〇試験器22は試験される試験
エニット24の試験端子に線25を介して接続される。
ブ四ツク22内の励損器には、纏25内のプローブを通
じて励損信号を試験エニット24へ送る各種の電流源と
電圧源が含まれる。
次に第28を参照する。主コンピュータMO内の纏26
の評がインターフェイス28に接続される。このインタ
ーフェイス28も主コンピユータの内部に含まれゐ。線
26は通常の制御@24!人と、データ線26Bと、ア
、ドレス線260とより成る・インターフェイス28は
アドレス線λDKmI続されゐ。このアドレス繍ムDは
マイクロプロセッサ30とメモリサブシステム32にも
接続される。
メモリサブシステム32は読取)専用メ篭り(ROM)
とランダム・アクセス争メ篭り(RAM)の群で構成さ
れる。マイクロプロセッサ30とメ壁り32はテープを
データ線しムIBと交換する。このデータ線はインター
フェイス28に接続される。iイクロプ四セツナ30か
らの線340群がインターフェイス28に1i1絖され
る。iイク讐プロセッサ30は別の制御線36の評を介
してインターフェイス38に別々に接続される。インタ
ーフェイス38は16本のデータ線LIitXO−15
の群を有する。それらのデータ線はデータ纏り人IBと
ともに複数の情報線群を形成する。インターフェイス3
8からの他の940は従コンピユータ81に接続される
。940は別の複数の情報線0XI−21(この実施的
では21本の線を有する)と、制御線42と、15本の
アドレス線0AI−15とを含む。インターフェイス3
8はデータを纏IFtXO−15と0ム1−15へ与え
る。インターフェイス38はデーIIILAIB、0X
I−21t2)間でデータの交換も行う。この実施例で
はデータ線はコンバチプルでないことに注意された一部 次に第3図を参照する。この図にはバッファ14の一部
が示されて−る。複数の伝送要素が制御伝送944,4
6として示されている。それらの伝送器は複数の伝送要
素からの第3の予め選択されたセットとも呼ばれる。伝
送@44,46の出力線は平衡された相補データ線OL
81m 、 0L8Naであって、第1図の制御線42
の一部である。伝送器44.48はアンドゲートであっ
て、それらのアンドゲートの入力端子対は纏LSI5 
、 L8Nmへ共通に接続される。それらの線L81a
 、 18Nmはコンピュータ81.Kl絖される複数
の制御線と呼ばレル。線L8Nmは停止線であって、イ
ンバータ48゜500Å力端子へも接続される。インバ
ータ4B。
50゛の出力端子には記号H2,H1がそれぞれつけら
れて−る。出力端子H1はインバータ52の入力端子へ
も接続される。インバータ52の出力端子は記号BHで
示されている。
伝送器44.46は市販されているラインド2イパであ
って、増幅@54,56から動作可能信号を受けた時に
入力デジタル信号を出力端子に再現できる。増幅@54
.56の入力端子は制御線VPaK共通に接続されてコ
ンピュータi9Lから信号を受ける。他の伝送器も同様
な増幅器含有する。
次に第4図を参照する。前記第3の予め選択された第3
のセットがこの図には伝送器58.60として示されて
いる。伝送器58.60は平衡出力線0L81b 、 
0L8Nbをそれぞれ有する。伝送器58.60は大き
な伝送器群の一部である。伝送器58.60は従コンピ
ユータ8Lの制御11Li91bL8Nbにそれぞれ接
続される。伝送器58 、60にも増幅器62.64が
それぞれ組合わされる。
増幅962,64の入力端子は制御線vPbに共通KI
[fiされる。制御線vPbを介して伝えられる動作可
能化信号により伝送器58.60は線L81b。
LgNb上のデータをそれぞれの出力線OL8 l b
 。
0L8Nbへ中llIさせられる。それらの出力線0L
81b。
0L8Nbは制御線群42(第2図)の一部で参る。
複数の制御受信要素が受信器66.68の第3の予め選
択され次群として示されている◎受信器66.611の
平置入力端子が記号OLMI b 、 OLMNbとし
てそれぞれ示されている。受信量86.68は大きな受
信器群の一部である。駆動信号が共通の動作可能化端子
vPbへ与えられると、受信器66゜68は入力データ
をそれぞれの出力線IMlb 、 LMNbへ中−で自
る。端子VPbはコンピユタ81.の制御線である。出
力線LM1b 、 LMNbは従コンピユータ8Lの制
御線である。受信@66.68は伝送器58.60とは
逆位相にされる・し九がって、纏vPbが高レベルの時
には受信@66.68が動作で亀、送信器58.60は
信号線VPbが低レベルの時に動作すゐ。
動作不能状態に堪れた時は受1器と伝送器は高い出力イ
ンピーダンスを呈することがわがゐであろう。
また、種々の制御線により、種々・の時間間隔でそれら
の受信器と伝送−を動作させることができることがわか
るであろう。
次に第5111を参照する。この図の回路は、異る線K
IItI4i1れることを除電、第4図とほぼ同じ回路
構成でTo、!1゜とくに、前記し丸線VPb、LM1
b。
LMNb 、 L8 l b 、 L8Nb 、 OL
MI b 、 OLMNb 、 0L81b 。
0L8Ni)はここでは1lVPc、HLX、BO,L
81c。
L8Ncl、HALT、MBO,0L1clOL8Nc
でそれぞれ置き換見られている0同様に、伝送器および
受信器6@、6g、58.60はこむでは番号70゜7
2.74.76でそれぞれ示されている。ti、インバ
ータ78の入力端子は線BOへ接続され、出力端子は端
子BOに接続される。
この実施例では、5HALTが従コンビs−−18Lを
停止させる指令を主コ/ビエータMOから伝え石。この
停止信号は受信器70により線HLXへ与えられ、それ
により従コンピユータ8Lへ、データ転送のために停止
させる要求が入れられたことを指示する。
次に第6図を参照する。この図には、複数の伝送量から
の第2の予め選択されたセットが伝送器80.82とし
て示されている。こ、れらの伝送器80.82は平衡出
力線OXI 、 OXNをそれぞれ有する・伝送980
.82はアンドゲートで構成され、それらのアンドゲー
トの入力端子対がデータ線Xi、XNへ接続される。複
数の受信要素からの第2の予め選択されている評が受信
1184.86として示されて−る。それらの受信器の
平衡入力端子は@、OX1,0XNKそれぞれ接続され
る。し九がって、図示の伝送−の出力端子はそれらに組
合わされて−る受信器の入力端子に並列に接続される。
受信1184.818の出力端子はバッファ増幅器88
,90の入力端子へそれぞれ別々Km続される・これら
の増幅988,90の出力端子は線Xi、XNにそれぞ
れ接続される。したがって、受信器と伝送器は逆並、列
に接稗されて双方向通信を行えるようにしている。線X
i、XN、は従=ンビューメ8LK接続畜れるデータ線
の一部であシ、纏OXI 、 OXNハ群OXI 〜0
X21 O一部テ6 ルコとに注意されたい。−送98
0.82の動作可能化端子が−BOに接続されて、それ
らの伝送器を動作させ丸部動作を停止させたりする。同
様に、受信@84.86の動作可能化端子が線BOK共
通−接続される。繍BOは線BOの逆で、hるから、受
信器が動作可能状態にされた時は伝送器は動作可能状態
にされず、この逆もt九真であることがわかるであろう
。このように接続することにより、この装置は単方向通
信を行うことができる。
を九、2つのほぼ同じ逆並列構成、群92.94が示さ
れていることがわかるであろう。また、それら2つの群
は、必要とする数のデータ線を処理で龜るよう、にする
ために、複製される。それらの付加受信器の動作可能化
端子は線BOK共通に接続され、付加伝送器の動作可能
化端子は線BOK共通接続される。
次に第7図を参照、する。複数の伝送要素からの第1の
予め選択され次群がこの図には伝送器96゜98として
示されている。所定の制御受信要素セツFからの第1の
予め選択された群は受信器100゜102として示され
てiる。第7図に示されている回路図は、回路点が異な
る線に接続されていることを除き、第611に示す回路
図と同じであることがわがゐであろう。とくに、前記し
九、1lBo、XIBO,XN、OXI、OXNの代り
に線BH,AI、H1゜AN 、 OAI 、 OAN
がそれぞれ用いられている。伝送器96.98の伝送可
能化端子が停止線BHに接続される。この停止線BHは
第3図の停止線H1と同じものである。この図の要素9
6,104,100゜98.106,102は第6図の
要素80,88,84゜82.90.86にそれぞれ一
致する。線BH,H1は互いに逆相であるから受信器ま
たは伝送器のいずれかが動作するが、両方は動作しない
・このためにコンビエータ8Lのアドレス線Al〜λN
に対する単方向通信を行うことができる0 次に第81EIを参照する。この図には、複数の制御受
信要素からの所定のセットの一部が受信器108.11
0として示されている。それらの受信器108.110
の平衡入力端子が纏OAN+1.0λN十Mにそれぞれ
接続される。受信器108,1100出力端子はアドレ
ス線入N+1.λN+Mにそれぞれ接続される。受信器
108.1・10の受信端子は停止線H2に共通接続さ
れる。
以上説明した装置の原理の履解を容易にするために、こ
こでその動作を簡単に説明する。fず、第3図乃至第8
図に示すバッファ回路にりいて説明する前に、第1II
!と第21EIK示す装置の動作を説明する。試験ユニ
ット24は線25を介して測定および励振装置22へ接
続される。希望によっては、スタート前に、早送p用の
テープ!!取9器18を動作させることによりプログ2
ム命令を従コンピユー!SLへ与え、を九は手動スイッ
チ20を操作して個々のプラグラ電ン語を偏々に送るこ
とができる。このモードでは、従コンピユー/8Lはラ
イyプリンタlet九はテレタイプライタ五8を通じて
確認信号、質問信号および誤差信号を送ることができる
。しかし、リンクlOとバッファ14を介してプロゲラ
電ング情報を送る方が主コンビエータにとりては通常′
よp簡単である。
この実施例では、主コンビエータMOは、ORT!2の
ような相互作用装置を数多く採用している大*0汎用コ
ンビニ−!であるかう、主フンピユータMOからのグロ
グラミング4令を手早く処理することによす、最初のプ
ロ′グラずングとデパツギングをより簡単かつ迅速に実
行できる。0RT12に関連する午−ボードを用いて、
0几T12の映儂スクリーン上にブーグラムとプロゲラ
電ング命令が表示されてiる関に命令を構成できる0主
コンピユ一タMOはこ□のブーグラムをインターフェイ
ス28を介して纏2−へ送るそれから亨イク冒コンビュ
ーメ30が対応する制御信号を線34に送9出し、アド
レス信号を線λDK送り出して、このプログツムを纏り
入IBによpメ場り32へ送る。
それから、プシグツムは纏り人IBからイン−−7エイ
□ス■を経て一部Xl−21へ与えられ、そこからプ■
グツム91:1ンピエーメ8L(第1図)A−送られる
を九、試験−−ット2−の故障原“因を探す九めに主コ
/ピューメMOf;@用できる。従コンピユー18Lは
試験1122を動作させることにより、ユニット24の
応答と動作パラメータについてのデータを編集できる。
その後で、検査員は診断を確認する次めに更に試験を行
おうとすることがある。したがりて、検査^はフック2
2内のある計器と励振装置を動作させるための命令を主
コンピユータMOから過多、次のようにして関連する調
定にSゐ・命令は最初に線26(第2図)と、インター
フェイス28と、マイク四フロセッサ3Gと、インター
フェイス38とを通って線4oへ送られる。このように
して送られた命令はバッファ14(第1図)を通って従
コンビ二一タ8Lへ与えられ、フック22内の適切な計
器とam装置を従コンピユータ5LfC動作させて、求
められている試験を行い、求められている測定値を線2
3へ具す、それから従コンピユータSLはその欄定値情
11をバッファ14と線4oを経てリンクioへ伝える
。、それからその情報は情@IgOX1−21からイン
ターフェイス38を経て“データ線LBXO−15へ与
えられる。その後で、その情報はインターフェイス28
 ト線26を経て主コンピユーpMOへ与えられ、0R
712で表示される〇第1図およびgg図に示す装置に
よプ与えられゐ別の望ましい轡徽は、従コンピユータ8
Lのメ毫り内の情報の表示と書換えである@また、リア
ルタイム−デパッギングを主コンピユータMOにより行
うことができる・この2つの場合にお−でも、命令とデ
ータの流れと戻)は先に説明した−のに類似する。
*leシ九諸機能を実行する九めに1バツフア14は適
切な時刻にデータの交換を行って、従コンピユータSL
のデータ線とアドレス線を伝わって内部で循環している
情報との干渉を避けねばならない。この実施例では、従
コンピユータ8Lは5種類の制御信号を送受できる◎ 初めの3種類の制御信号は第3図乃至第5図に示されて
いる装置により峨p扱われるコンピュータ制御信号で娶
る。従コンビエータ8Lから線VPiiC与えられる動
作可能化信号によって、線L8Nm (第3図)の停止
信号を含め九制御信号を従コンビエータ8Lから送るこ
とができるようにされる・その状態に応じて、従コンピ
ユータSLから@VPbK与見られた動作可能信号によ
p1主コンビエーメMOは:I/ピエータ制御信号を従
コンピユータ8Lとの間でヤりと9できるようにされる
・第3に、その状態に応じて、従コンピユータSLから
繍VPc(第5図)K与えられた動作可能化信号によp
1線BOとBO上のストローブ信号を含めたコンピュー
タ制御信号を主コンピユータMOi[コンピエ−メ8L
の間でやpとpできるようにされる。
纏BO、BO上のそれらのストローブ信号の状態に応じ
て別の種類の信号、すなわち第6@のデータ信号の交換
を行うことができる。し九がって、この実施例において
は主コンピユータMOは、主コンビエータト従コンピュ
ータ8Lのそれぞれのf−/410X1〜OXN 、 
XI 〜XN (jl16 図) K存在すゐデ、−メ
の交換を開始させ、データ交換の向きを指令する◇ 最後の種類の信号はアドレス線入1−ANとλN+1〜
人N+Mを伝わる信号である。これらの信号は影響を受
はヤすい′信号で6るから、内部処理アドレスの場合に
は従コンビ二一タ8Lが誤動作しないように注意せねば
ならない。したがって、このデータ交換は線L8Nm 
(第3図)に従コンピユータから停止信号が与えられる
のを待つ。この停止信号は自身で発生することもできれ
ば、主コンビ二一メMOからHALT線(第51El)
K与えられる。停止要ネに応じて発生することもで亀る
いずれにしても、@L8Nm(第3図)上の停止信号は
インバータ48,50.52を介して第7図と第S!!
ilのアドレス交換器へ与えられる。線BH上の信号の
状態(tたは#H1t&はH2の逆)に応じて、情報は
アドレスl@Al〜AN(第7図)を往来する。線H1
,H2は同じ位相であるから、情報が線入1〜λNへ送
られたのと同じ時に情報はアドレス線AN+1〜AN+
Mへ送られる。伝送器9698fi九は受信@100,
102,108,110のいずれかが動作可能状態にさ
れるから、第7図と第8図に示すアドレス線の間で一種
の単方向通信が行われることになる。この単方向通信は
従コンピユータ8Lが停止させられた時だけ行われるか
ら、この単方向通信が損われることはない。
以上説明し九実施例は種々変更できる。九とえば、伝送
器と受信器の数を種々のコンピュータが同時に堆〕扱う
ビットの数に応じて、増加できる。
また、コンビ二一メの間の情報交換の性質に応じて、そ
れらの受信器と伝送器を分離させ、別々に動作させるこ
とができる。更に、コンピュータが停止させられていな
い時に、外部信号の到達に対する関連する情報線の感度
に応じて、種々の受信器群と伝送器群を図示の停止信号
によシ制御できる。データの同時交換を求められた場合
には(二重通信)、受信lIまたは伝送器を分離させ(
非並列)、または多重化技術を用いる。また、ここでは
集積回路で作った過電の受信器と伝送湯管示唆したが、
個別部品を用いても曳い。あるいは、回路の大部分を1
儂のパッケージの中に含む大規模集積回路を用いること
もできる。別の実施例では、める受信atたは伝送器を
動作される指令は異なJ、 コy ヒz−夕から与えら
れる(従コンピユータを主コンピユータ0代IKその機
能を行わせることもで亀、この逆も可能である)。希望
の動作速度、容量、電力、ノイズ耐性などに応じて回路
構成や回路部品に多くの変更を行うことができる。
【図面の簡単な説明】
第1図は本発明のパックアを含むデータ装置のブロック
図、第2aElは第1図に示すバッファの第1の部分の
詳しいブロック図、第3図は第−iWAに示すバッファ
の第1の部分のブロック図、第4図は第1図に示すバッ
ファの第2の部分のブロック図、第5図は第1WAに示
すバッファの第3の部分のブロック図、jI61!!1
は第1図に示すバッファの第4の部分のブロック図、第
7図は第1図に示すバッファの第5G部分のブロック図
、第8図は第1図に示すバッファの第6の部分のブロッ
ク図である。 14・・・・バッファ、22・・・・試験器、28.8
8・−e・イノターフェイス、32−・・・メモリ、4
4.46.58.60,74,76゜80.82,96
.98・・・・伝送器、66゜68.70,72,84
,86,100,102゜108.110・鳴・・受信
器、BH,Hl、)(2・・Φ・停止線。

Claims (1)

  1. 【特許請求の範囲】 (1)コンビエータ(8L)が停止した時に停止信号を
    送るために動作できる停止線(BH,Hl、H2)を含
    む複数の線(41)を有する前記コンビエータと装置(
    MO)の間でデータを交換する喪めのバッファ(14)
    であって、 前記停止信号を前記装置(MO)へ送ゐために前記停止
    線(BH,Hl、H2)K接続される停止伝送器(46
    )を含む複数の伝送要素(44,46,58,60゜7
    4.76.80.82,9@、9g)と前記装置(MO
    )からの信号を前記複数の線に結合する丸めに、前記装
    置(MO)と前記複数の線のうちの与えられ九それぞれ
    1本の纏(LMlb。 LMNb、HLX、BO,XI 、XN、AI 、AN
    、AN+l。 AN+N)との間に接続された複数の制御受信要素(6
    6,68,7G、72,84,86,100,102,
    108゜110)と、 誓備見、前記壺伝送要素は前記複数の線のうちの所定め
    それでれ1本の線に別々Kil続され、前記複数の受信
    要素からの所定のセツ)(100,102)の各1つは
    、前記停止信号に応答して前記所定のセット(Zoo、
    102)を動作させることが+きるようにするために、
    前記停止線に共通に接続される受信端子(Hl )を有
    することを特徴とする装置とコンピュータの間でデータ
    を交換するためのバッファ。 (2、特許請求の範囲の第1項に記載のバッファであっ
    て、前記複数の伝送要素からの第1の予め一択されたセ
    ツ) (96,98)は、前記複数の制御受信要素から
    の第1の予め選択iれ次群(100,102)と逆並列
    に接続されゐことを特徴とするバッファ。 (3)%許晴求の範囲第2項にi載のバッファであって
    、前記第1の予め選択された群に接続する前記線のうち
    の前記与えられ九それぞれ1本(ム1.人2)ハ1lr
    ffiコンビエータの丸めのアドレス線(ム1.A2)
    を備えることを特徴とするパツツア。 (44許請求の範囲の第2項に記載のバッファであって
    、第1の予め選択され九各七ツ) (96,98)は、
    前記所定のセラ) (100,102)が、前記停止信
    号・Kエヤ動作可能状態にされた瞳とは異なる時刻に、
    yale停止信号に応答して伝送するために前記停止線
    に共通に接Hされる伝送端子(BH)を含むことを特徴
    とするバッファ。 (5)411許請求の範囲の第2項に記載のバッファで
    6って、前記複数の伝送要素からの第2の予め選択され
    たセラ)(80,82)は前記複数の制御受信要素から
    の第2の予め選択され次群(84,86)K逆並列接続
    されて単方向通信できるようにすることを特徴とするバ
    ッファ。 (6)特許請求の範囲の第5項に記載のバッファでめっ
    て、前le第20予め選択された群(84,86)K:
    IImする前記線のうちの前記与えられ九それぞれの1
    本(Xl、XN)は前記コンピュータのデータ線(Xl
    、XN)を構成することをellとするバッファ。 (7)41許晴求の範■第6項にlla載のバッファで
    あって、前記複数の纏は複数C制御線(L81m、L8
    Nm。 LMlb、LMNb、L81b、L8Nb、HLX、B
    O,L81c。 LSNc)を含み、前記複数の伝送要素からの第3の予
    め選択されたセット(44,46,5B、60,74゜
    76)は前記制御線の−II (Lsl a 、 L8
    Nm 、 L81b。 L 8 Nb * L S 1 c s L 8 Nc
     )K ’771続され、前記後lI41IIのfin
    (LMlb、LMNb、1(LX、BO)O1本は1l
    lla複数の制御受信要素からの第3の予め選択され次
    群(66,68,70,72)へ接続されることを特徴
    とするバッファ。 (6)ユニツ)(U)の動作パラメータを一定する丸め
    にそのユニットに接続されるように構成された試験端子
    (25)會有する試験器(22)と、複数の線(41,
    23)を有するコンビエータ(8L)と、 信号を遠方の装置(MO)へ送る丸めに前記複数の線の
    うちの所定のそれぞれ1本(LaI3.L8NJl。 L81b、−I−8Nb、L81c、LSNc 、Xi
     、XN、ムl、λN)に別々に後続される複数の伝送
    要素(44、t6 。 58.6G、)4,7q、8G、82,96.98)と
    、前記複数の線へ前記装置(MO)からの信号な結合さ
    せ1九めに、前記装置(MO)と、前記複数の線のうち
    の与えられたそれ1本(LMlb 、 LMNb 。 HLX、BO,XI 、XN、AI 、AN、AN+1
    .AN+M)とO関Kll続される複数の制御受信要素
    (66,68゜70.7!、84.8藝、100,10
    2,108,110)と、を備え、前記複数の1l(4
    1,23)のうちの少くとも1本(23)は、動作を開
    始させ為ための信号を前記試験器へ与えるため、および
    調定信号を受ける丸めKIII記試験−に接続されるこ
    とを特徴とするz=ツ) (24)を遣方の装置(MO
    )で試験するためのバッファされ九試験装置。 (9)Ill許請求の範囲の第8項に記載のバッファさ
    れ九試験装置であって、前記複数の線は、前記コンビエ
    ータが停止した時に停止信号を送り出すように動作でき
    る停止線(BH,Hl、H2)を含み、前記複数の伝送
    要素は停止伝送II(鋳)を含み、前記停止信号を前記
    停止装置(MO)K送るために前記停止伝送器(46)
    は前記停止線(BH,Hl、H2)に接続され、前記複
    数の受信要素からの所定のセラ)(100,102)は
    受信端子(Hl)を有し、この受信端子は前記所定のセ
    ットを動作させることができるようにす石丸めに、前記
    停止線に共通に接続されることt轡黴とするバッファさ
    れた試験装置。 鵠特許請求OK囮の$I11.2また唸3項に記載のバ
    ッファされ九試験装置でありて、前記装置(MO)はデ
    ジタルコンビエータ装置であることを特徴とするバッフ
    ァされた試験装置。    。 ■コンビエータが停止した時に停止信号を伝えるように
    動作する停止線(BH,Bl、B2)を含む複数の繍(
    41,23)を有する前記コンピュータ(SL)と装置
    (MO)の間でデータを交換するための方法であって、 前記複数の線の、うちの所定のそれぞれ1本(人l。 ム2)から前記装置(MO)へ信号を伝える過程と、停
    止信号が前記コンピュータにより前記停止線(BH,H
    l、H2)へ与えられ九時に、前記複数の線のりトの与
    えられ九それぞれ1本の!l(ム1.AN)へ前記装置
    (MO)からの信号を結合する過程と、を備えることを
    特徴とするコンビエータと装置の間でデータを交換する
    方法。 US杵請求の範囲の第11項に記載の方法であって、試
    験器(22)を買に備え、前記複数の線(41゜23)
    へ前記コンビエータにより所定の信号が与光られた時に
    前記試験@(22)饋作させる過程と、前記試験II(
    22)によシ得られた測定値を前記複数の纏(41,2
    3)を介して中継する過程とを備えることを特徴とする
    方法。
JP57099416A 1981-06-18 1982-06-11 装置とコンピユ−タの間でデ−タを交換するためのバツフアおよび方法 Pending JPS582922A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/275,005 US4429362A (en) 1981-06-18 1981-06-18 Data buffer operating in response to computer halt signal
US275005 1981-06-18

Publications (1)

Publication Number Publication Date
JPS582922A true JPS582922A (ja) 1983-01-08

Family

ID=23050512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57099416A Pending JPS582922A (ja) 1981-06-18 1982-06-11 装置とコンピユ−タの間でデ−タを交換するためのバツフアおよび方法

Country Status (4)

Country Link
US (1) US4429362A (ja)
EP (1) EP0068991A3 (ja)
JP (1) JPS582922A (ja)
IL (1) IL65830A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2187004B (en) * 1986-02-20 1989-11-15 Stc Plc Modular vision system
JPS6381554A (ja) * 1986-09-25 1988-04-12 Canon Inc 交換可能な周辺装置を取り扱う電子機器
DE3731018A1 (de) * 1987-09-11 1989-03-30 Licentia Gmbh Verfahren zur laufzeitanpassung von bus- oder ein-/ausgabeleitungen an digitalrechnern
US5123092A (en) * 1988-10-21 1992-06-16 Zenith Data Systems Corporation External expansion bus interface
GB2300540B (en) * 1995-03-31 1999-10-20 Int Mobile Satellite Org Communication method and apparatus
ITMO20030329A1 (it) * 2003-12-03 2005-06-04 Leophorm S R L Spazzola idropulitrice per il lavaggio di superfici.
US20060123586A1 (en) * 2004-12-10 2006-06-15 Wegelin Jackson W Extractor stretch hose
US7657964B2 (en) * 2004-12-10 2010-02-09 Techtronic Floor Care Technology Limited Lift off tank handle latch
US7870637B2 (en) * 2004-12-10 2011-01-18 Techtronic Floor Care Technology Limited Stacked tank arrangement for a cleaning apparatus
US7877836B2 (en) * 2004-12-10 2011-02-01 Techtronic Floor Care Technology Limited Extractor control apparatus
US7725983B2 (en) * 2004-12-10 2010-06-01 Techtronic Floor Care Technology Limited Recovery tank arrangement for a cleaning apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5178628A (ja) * 1975-03-31 1976-07-08 Nippon Signal Co Ltd
JPS55164922A (en) * 1979-06-08 1980-12-23 Toshiba Corp Multimicrocomputer
JPS5671129A (en) * 1979-11-15 1981-06-13 Fujitsu Ltd Data processing system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4069510A (en) * 1974-10-30 1978-01-17 Motorola, Inc. Interrupt status register for interface adaptor chip
DE2713304A1 (de) * 1977-03-25 1978-09-28 Siemens Ag Mehrrechnersystem

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5178628A (ja) * 1975-03-31 1976-07-08 Nippon Signal Co Ltd
JPS55164922A (en) * 1979-06-08 1980-12-23 Toshiba Corp Multimicrocomputer
JPS5671129A (en) * 1979-11-15 1981-06-13 Fujitsu Ltd Data processing system

Also Published As

Publication number Publication date
US4429362A (en) 1984-01-31
EP0068991A3 (en) 1985-11-27
EP0068991A2 (en) 1983-01-05
IL65830A (en) 1985-06-30
IL65830A0 (en) 1982-08-31

Similar Documents

Publication Publication Date Title
JPS582922A (ja) 装置とコンピユ−タの間でデ−タを交換するためのバツフアおよび方法
JPS63175913A (ja) クロツク供給方式
KR930006896B1 (ko) 데이타 입출력 분배장치
JP3095060B2 (ja) Atmスイッチ装置
JP4378799B2 (ja) ディジタルデータの入出力装置
JPS59151371A (ja) 半導体メモリ素子
JPS6190250A (ja) インタ−フエイス回路
JP2821176B2 (ja) 情報処理装置
JPS6010379A (ja) デ−タ処理システムのデ−タ転送方式
JPS58134358A (ja) プロセツサ制御方式
JPS59207763A (ja) デ−タ伝送回線のル−プ式全二重通信方式
JPS63182761A (ja) バス診断方式
JPS6113845A (ja) 通信制御装置
JPS6314553A (ja) 音声蓄積装置の障害検出方式
JPS5940796A (ja) 集中監視方式
JPS5858630A (ja) 集中制御システムにおけるdma機能診断方法
JPS61114350A (ja) 記憶装置
JPS6095674A (ja) デ−タ伝送方式
JPH04257957A (ja) バス切替制御におけるエラー処理方式
JPS639260B2 (ja)
JPS60245347A (ja) ポ−タブル装置の試験方式
JP2002009872A (ja) データ伝送システム
JPH0581149A (ja) バスアダプタ監視システム
JPH03278253A (ja) 記憶装置および方法
JPH0367348A (ja) 受信データメモリの面切換え制御方式