TW385446B - Flash memory devices - Google Patents

Description

經濟部中央標準局員工消f合作社印製 A7 B7 五、發明説明（/ ) 發明背景： 發明領摔： 本發明是關於一種可以多重位元編程(program multi bits)的快閃記憶體元件。 先前技藝敘述： 一般快閃記憶體具有電性編程(e 1 ectr i ca 1 program) 及電性抹除(electrical erasure)兩種操作。一般而言， 快問記憶體是由記憶胞陣列(memory cell array)與週邊電 路兩大部分所組成。其中作爲資料儲存的快閃記憶胞陣列 是由許多記憶胞排列整齊於陣列交錯的字元線(word 1 ine) 與位元線(bit line)中所構成。而週邊電路則是提供快閃 記憶體操作時所需的電源供應電路，及資料輸入、輸出相 關電路。 請參照圖一，其所繪示的是用來簡要說明習知之快閃 記憶體結構。 依據習知快閃記憶體，包含一快閃記憶胞陣列1，其 中作爲資料儲存的快閃記憶胞陣列是由許多記憶胞排列整 齊於陣列交錯的字元線與位元線中所構成;一列解碼器2， 透過字元線的選擇，對於進行編程(program)操作的字元 線’提供操作所需的電壓至記憶胞的閛極電極；一檷解碼 器3 ’透過位元線的選擇，對於進行編程操作的位元線， 提供操作所需的電壓至記憶胞的汲極電極。 依據閘極電極形狀分類，快閃記憶胞可區分爲兩大 類’一爲堆疊閘式快閃記憶胞，另一爲分離閘式快閃記憶 ----— __2___ 本紙張尺度適用中國國家標準（Cns ) A4規格（2ί〇Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標隼局員工消费合作社印製 A7 B7 五、發明説明（> ) 胞。 請參照圖二’其爲習知一種快閃記憶胞之剖面圖。首 先提供砍基底4 ’在其上依序堆疊穿隨氧化層5、浮動閘6、 介電層7與控制閘8，構成快閃記憶胞之堆疊閘極結構。 在矽基底.4上，閘極之一側形成一汲極區9。在矽基底4 與閘極上覆蓋形成一選擇閘11，其中藉由選擇閘氧化層1〇 之覆蓋，使得選擇閘11與矽基底4、閘極之間電性絕緣。 在矽基底4上，選擇閘11之一側形成一源極區12，其中 源極區12與汲極區9間隔固定距離。 記憶胞的編程操作’定義爲將電子電荷儲存於浮動閘6 之中’其編程操作如下所述:在控制閘8加上13伏特電壓； 選擇閘11加上1. 8伏特電壓；汲極區9加上5伏特電壓； 源極區12與矽基底4接地。因此，藉由在選擇閘11加上 電壓，使得在選擇閘11下方之矽基底4表面形成選擇通 道，另外，同時藉由在控制閘8加上高電壓，亦使得在控 制閘8下方之矽基底4表面形成通道，如此偏壓使得汲極 電流可以導通流經選擇通道，並且在浮動閘6下方之通道 區域形成高電場。當電子移動經過高電場區域時，會經由 高電場加速而得到能量，如此使得部分通道中的電子形成 所謂的熱電子。由於在控制閘8加上高電壓，使得電子運 行的通道中存有高垂直電場。當熱電子在通道中移動時， 部分熱電子受到垂直電場的影響，進而穿隧通過穿隧氧化 層5進入浮動閘6。由於浮動閘6中電子的存在，使得快 閃記憶胞的臨界電壓提高。 3 (請先閱讀背面之注意事項再填寫本頁)

本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 怒濟部中央標準局員工消費合作社印製 五、發明説明（j) 如前所述，快閃記憶體中的快閃記憶胞之編程操作是 先選擇所欲編程的記憶胞後，再將電壓加在所選擇之位元 線與字元線，源極區12接地。爲使快閃記憶體裝置能達到 多重位元編程功能，必須將資料暫存器先行連接至欄多工 器，使得電壓可以加至多重位元編程記憶胞之汲極區9。 在此操作中，由於操作電壓加至相同位元線之所有記憶胞 之汲極區9，除了所選擇編程之記憶胞外，其餘記憶胞將 承受額外之汲極電壓壓迫，影響記憶體裝置之可靠性。因 此，在此操作中，特別將相同位元線之所有記憶胞區隔成 許多記憶區塊，使得汲極電壓壓迫次數減低爲區塊數乘上 操作次數。 發明概要說明： 本發明的主要目的在於提供一種快閃記憶體用以解決 上述編程操作中所遭遇的問題，其方法是當編程電壓加至 位元線時，透過列解碼器循序地將儲存於資料暫存電路中 之資料提供至字元線。 本發明中，爲能達此上述目的，該快閃記憶體包含一 記憶胞陣列，其中內含許多記憶胞並且以陣列形式排列在 一字元線與一位元線之間；一列解碼器，透過字元線的選 擇，對於進行編程操作的字元線 記憶胞的閘極電極；一欄解碼器 於進行編程操作的位元線，提供-作所需的電壓至記憶胞 的汲極電極，其中欄解碼器用以接收資料所欲儲存的位址 信號；一資料暫存電路，可及時反應第一與第二時鐘信號， 提供操作所需的電壓至 透過位元線的選擇，對 木紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本買)

，1T 經濟部中央標準局員工消f合作社印製 A7 __B7_ . 五、發明説明（<) 循序地將編程資料閂鎖住，同時透過列解碼器的選擇，提 供閂鎖住之編程資料至所選擇之記憶胞的閘極電極。 本發明中之資料暫存電路包含一第一電晶體用以耦合 連結資料輸入端與第一節點，其中第一電晶體由第一時鐘 信號所操作控制；一第一閂鎖電路用以耦合連結該第一節 點與第二節點；一第二電晶體用以耦合連結第二節點與第 三節點，其中第二電晶體由第二時鐘信號所操作控制；一 第二閂鎖電路用以耦合連結資料輸出端與第三節點；一反 相器用以耦合連結編程啓動信號輸入端與第二閂鎖電路之 第一啓動端；一第三電晶體用以耦合連結接地線與第一節 點，其中第三電晶體由重置信號輸入端之重置信號所操作 控制；一第四電晶體用以耦合連結電源供應端與第三節 點，其中第四電晶體由重置信號輸入端之重置信號所操作 控制。 圖示簡要說明： 爲讓本發明之上述目的及其他目的、特徵和優點能更 明顯易懂，附上配合文字說明的圖示，其簡要說明如下： 第一圖，其所繪示的是習知一種快閃記憶體功能結構 之方塊圖； 第二圖，其所繪示的是習知一種快閃記憶胞結構之剖 面示意圖； 第三圖，其所繪示的是根據本發明之一較佳實施例， 一種快閃記憶體的功能結構之方塊圖； 第四圖，其所繪示的是第三圖之資料暫存電路方塊之 —- .......................5_ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局負工消費合作社印製 A7 B7 五、發明説明（f ) 詳細電路結構；以及 第五圖，其所繪示的是根據本發明之一較佳實施例’ 一種快閃記憶體之編程操作之時序圖。 圖號簡要說明： 1記憶胞陣列 2列解碼器 3櫊解碼器 4矽基底 5穿隧氧化層 6浮動閘 7介電層 8控制閘 9汲極區 10選擇閘氧化層 11選擇閘 12源極區 II反相器 12反相器 13反相器 14反相器 15反相器 21記憶胞陣列 22列解碼器 23檷解碼器 _6_；_ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐) (請先閱讀背面之注意事項再填寫本頁)

A7 A7 經濟部中央標準局員工消費合作社印製 五、發明説明（t ) 24資料暫存電路 25A閂鎖電路 25B閂鎖電路 發明之詳細說明： 本發明係提供一種分離閘式快閃記憶胞結構，其藉由 選擇閘極之電壓供應來從事選擇性之操作。因此快閃記憶 體藉由採用此分離閘式快閃記憶胞結構可以同時對相同欄 位之許多記憶胞進行編程操作。 以下特舉較佳實施例，並配合所附圖示，作詳細說明： 首先，請參照圖三，其所繪示的是根據本發明之一較 佳實施例，一種快閃記憶體的功能結構之方塊圖，以下將 配合第四圖之詳細電路說明。 本發明中所提出之快閃記憶體包含一記憶胞陣列21， 一列解碼器22，一攔解碼器23，一資料暫存電路24。在 記憶胞陣列21中，其中內含許多記憶胞並且以陣列形式排 列相連結在一字元線與一位元線之間。列解碼器22之目的 爲經由資料暫存電路之輸出資料的選擇，對於所選擇欲進 行編程操作之記憶胞，提供操作所需的電壓至記憶胞的閘 極電極。欄解碼器23之目的爲接收資料所欲儲存的位址信 號队，並透過位元線的選擇，對於進行編程操作的位元線， 提供操作所需的電壓至記憶胞的汲極電極。本發明之資料 暫存電路24，其詳細電路結構如第四圖所示。 請參照第四圖，以下將配合第四圖之詳細電路說明 之。第一電晶體Q1用以耦合連結資料輸入端Din與第一節 __7 ^張尺度適用中國國家標準（〇〜5)八4規格（210'/ 297公釐） (請先閣讀背面之注意事項再填寫本頁) 訂 經濟部中央標隼局負工消費合作社印製 五、發明説明（j ) 點Μ ’其中第一電晶體Q1由第一時鐘信號cu所操作控 制。第一P4鎖電路25A其作用在於閂鎖資料，在此電路中 並用以耦合連結該第一節點N1與第二節點N2，其電路結 構包含第一反相器II與第二反相器12 ’其中該兩反相器 彼此之輸出、輸入端相串接。第二電晶體Q2用以耦合連結 第二節點N2與第三節點N3，其中第二電晶體Q2由第二時 鐘信號CL2所操作控制。第二問鎖電路25B其作用在於閂 鎖資料’在此電路中並用以耦合連結第三節點N3與資料輸 出端Q ’其電路結構包含第三反相器13與第四反相器14， 其中該兩反相器彼此之輸出、輸入端相串接。第五反相器 15用以耦合連結編程啓動信號輸入端PE與第三反相器13 之第一啓動端，其中編程啓動信號輸入端PE並連結至第三 反相器13之第二啓動端。第三電晶體Q3用以耦合連結接 地線與第一節點N1，其中第三電晶體Q3由重置信號輸入 端RS之重置信號所操作控制。第四電晶體Q4用以耦合連 結電源供應端與第三節點N3，其中第四電晶體Q4由重置 信號輸入端RS之重置信號所操作控制。 請參照第三圖及第五圖，以下將配合第三圖之功能方 塊與第五圖之時序方塊，說明具有資料暫存電路之快閃記 憶體之編程操作。如第五圖所示，當位址信號队透過欄解 碼器23之解碼功能’輸出至記憶胞陣列21之位元線時’ 編程啓動信號亦加至編程啓動信號端PE，此時’第三反相 器13被啓動。接著，當第一時鐘信號CL1處於高電位狀態’ 並且編程資料亦加至資料輸入端Din ’此時，所欲編程之 _ 8____ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） I--------€)1'--^---1T------©I (請先閲讀背面之注意事項再填寫本頁) A7 A7 經漪部中央標隼局員工消費合作社印製 五、發明説明（J ) 資料會隨著第一電晶體Q1的導通，及時閂鎖在第一閂鎖電 路25A中。因爲第二時鐘信號CL2之相位與第一時鐘信號 CL1之相位是處於彼此反相之狀態，因此，此時第二電晶體 Q2是處於不導通的狀態。當第一時鐘信號CL1之相位轉爲 低電位狀態，原本閂鎖在第一閂鎖電路25A中之資料將因 第二電晶體Q2之導通，移轉並閂鎖在第二閂鎖電路25B 中。 基於上述之操作描述，編程資料將隨著第一時鐘信號 CL1與第二時鐘信號CL2電位狀態之改變，及時反應循序地 閂鎖在第一閂鎖電路25A與第二閂鎖電路25B中。然後， 經由列解碼器22之選擇，將資料加至記憶胞陣列21之字 元線。第五圖顯示了編程資料qO至q7循序被傳送的時序 過程。這些閂鎖在第一閂鎖電路25A與第二閂鎖電路25B 中之編程資料將透過列解碼器22之選擇，循序地傳送至記 憶胞陣列21的字元線中。如此一來，快閃記憶體將允許所 有處於相同襴位之記憶胞都能隨著編程資料之傳送而進行 編程操作。此外，當高電位狀態之重置信號傳送至重置信 號輸入端RS時，隨著第三電晶體Q3與第四電晶體Q4之導 通，第一閂鎖電路25A與第二閂鎖電路25B隨即被初始化。 依據上述操作方法，本發明在提供操作所需的電壓至 連結記憶胞的汲極電極之位元線後，可以使得資料輸入端 之編程資料循序地閂鎖在資料暫存電路中。透過列解碼器 之選擇，閂鎖住的編程資料將被提供至記憶胞陣列中之每 一字元線。如此之編程方法有別於傳統之編程操作，亦即 ..............9 張尺度適用中國國家標準（CNS ) A4規格（210X297公董） (請先閱讀背面之注意事項再填寫本頁)

五、發明説明（^ ) 利用將電壓加至汲極電極來決定編程操作之進行。依據本 發明所述之方法，可以對快閃記憶體執行多位元編程，並 有效地降低汲極電極所遭遇到之電壓壓迫。由於分離閘式 記憶胞之編程操作係採用源極熱電子注入，而堆疊閘式記 憶胞之編程操作係採用通道熱電子注入。所以在編程操作 中’分離閘式記憶胞較堆疊閘式記憶胞導通較低之電流， 具有較低之編程功率消耗。因此本發明能夠以較有效率地 方法執行多位元編程操作。 綜上所述’雖然本發明已以一較佳之實施例揭露如 上，然其並非用以限定本發明，任何熟習此技藝者，在不 脫離本發明之精神和範圍內，當可作各種之更動與潤飾， 因此本發明之保護範圍當視後附之申請專利範圍所界定爲 準。 (請先閲讀背面之注意事項再填寫本頁) 爿不.， 經濟部中央標隼局負工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4规格（210x297公釐）

Claims (1)

1. A8 B8 C8 D8 385446 申請專利範圍 1. 一種快閃記憶體元件，包含： 一記憶胞陣列，其中內含許多記憶胞並且以陣列形式 排列相連結在一字兀線與一位元線之間； 一列解碼器’對於所選擇欲進行編程操作之記憶胞， 提供操作所需的電壓至記憶胞的閘極電極； 一檷解碼器’用來接收資料所欲儲存的位址信號，並 透過位元線的選擇’對於進行編程操作的位元線，提供操 作所需的電壓至記憶胞的汲極電極；以及， 一資料暫存電路，可及時反應第一與第二時鐘信號， 循序地將編程資料閂鎖住’同時透過列解碼器的選擇，提 供閂鎖住之編程資料至所選擇之記憶胞的閘極電極。 2·如申請專利範圍第一項所述之一種快閃記憶體，其 中資料暫存電路，包含： 鐵 一第一電晶體，用以耦合連結資料輸入端與第一節 點’此第一電晶體由第一時鐘信號所操作控制； r一第一閂鎖電路’用以耦合連結該第一節點與第二節 點； 一第二電晶體，用以耦合連結該第二節點與第三節 點，此第二電晶體由第二時鐘信號所操作控制； 一第二閂鎖電路’用以耦合連結資料輸出端與第三節 點； 一反相器’用以耦合連結編程啓動信號輸入端與第二 閂鎖電路之第一啓動端·， 一第三電晶體，用以耦合連結接地線與第一節點，此 [紙張尺度適用中國國家標準（CNS)八4麟_ (210)<297公羡 (請先閱讀背面之注意事項再填寫本頁) 0 -装· 訂 經濟部t央標準局員工消費合作社印製 A8 B8 .335446_§_ 六、申請專利範圍 第三電晶體由重置信號輸入端之重置信號所操作控制； 一第四電晶體，用以耦合連結電源供應端與第三節 點，此第四電晶體由重置信號輸入端之重置信號所操作控 制。 3. 如申請專利範圍第二項所述之一種快閃記憶體元件，其 中該第一閂鎖電路，其電路結構包含第一反相器與第二反 相、器，其中該兩反相器彼此之輸出、輸入端相串接，用以 閂鎖輸入資料。 4. 如申請專利範圍第二項所述之一種快閃記憶體元件，其 中第二閂鎖電路，其電路結構包含第三反相器與第四反相 器，其中該兩反相器彼此之輸出、輸入端相串接，用以閂 鎖輸入資料。 5. 如申請專利範圍第二項所述之一種快閃記憶體元件，其 中第二閂鎖電路之第二啓動端連結至編程啓動信號輸入 端0 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部t央標準局員工消費合作社印裂 12_ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）