TW383463B - Manufacturing method for dual damascene structure - Google Patents

Manufacturing method for dual damascene structure Download PDF

Info

Publication number
TW383463B
TW383463B TW087108503A TW87108503A TW383463B TW 383463 B TW383463 B TW 383463B TW 087108503 A TW087108503 A TW 087108503A TW 87108503 A TW87108503 A TW 87108503A TW 383463 B TW383463 B TW 383463B
Authority
TW
Taiwan
Prior art keywords
layer
metal
opening
manufacturing
scope
Prior art date
Application number
TW087108503A
Other languages
English (en)
Inventor
Yi-Min Huang
Tsuei-Rung You
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW087108503A priority Critical patent/TW383463B/zh
Priority to US09/123,342 priority patent/US6060379A/en
Application granted granted Critical
Publication of TW383463B publication Critical patent/TW383463B/zh
Priority to US09/524,720 priority patent/US6593223B1/en
Priority to US09/991,131 priority patent/US6680248B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Description

2933twf.doc/006 -A7 B7 五、發明説明（/ ) 本發明是有關於一種半導體元件多重內連線 (Multilevel Interconnects)的製造方法，且特別是有關於 一種雙重金屬鑲嵌（Dual Damascene)結構的製造方法。 雙重金屬鑲嵌製程是一種將金屬內連線巧妙地嵌入於 絕緣層的技術。.其作法係在基底上先形成一層絕緣層，並 將其平坦化後，再依照所需之金屬導線的圖案以及介層窗 的位置，触刻絕緣層，以形成一水平溝渠以及一垂直窗口 (Hole)。然後，再於基底上沈積一層金屬層，使其塡滿 水平溝渠與垂直窗口，以同時形成金屬導線與介層窗。最 後，再以化學機械硏磨法（Chemical-Mechanical Polishing ’ CMP)將元件的表面平坦化，即完成雙重金屬 鑲嵌的製作。由於採用雙重金屬鑲嵌的方式，可以避免典 型先形成介層窗再形成金屬導線的方法在微影製程中所面 臨疊對誤差（Overlay Error)與製程偏差（Process Bias) 的問題，而使元件的可靠度增加，並且使製程能力提昇， 因此，在元件高度積集化之後，雙重金屬鑲嵌已逐漸成爲 半導體工業所採用的一種技術。 第1A圖至第1E圖爲習知一種雙重金屬鑲嵌結構的製 造流程剖面圖。首先，請參照第1A圖，在已形成有金屬 層102的基底1〇〇上形成一層金屬層間介電層（Inter-Metal Dielectric，IMD) 104，並將其平坦化。典型的金屬層間介 電層之材質包括氧化矽，形成的方法例如爲化學氣相沈積 法。而平坦化的方法例如爲化學機械硏磨法。爲避免金屬 層1〇2在後續微影製程中產生反射現象，而影響微影的解 3 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局貝工消費合作社印製 2933tw,doc/006 ^ of 五、發明説明（Λ) 析度，典型的製程中會在金屬層間介電層104上再形成一 層抗反射層（Anti-Reflection Layer) 105，以避免金屬層 102的反射而影響微影技術的解析度。 接著，請參照第1B圖，定義抗反射層105與金屬層 間介電層104，以形成開口 108，裸露出金屬層102。典型 的方法係在抗反射層105上形成一層具有開口圖案的光阻 層110 ’接著’再以光阻層110爲蝕刻罩幕，進行蝕刻， 以在金屬層間介電層104中形成開口 108，其後，再將光 阻層11 0剝除。 然後，請參照第1C圖與第1D圖，再一次定義抗反射 層105與金屬層間介電層1〇4，以形成溝渠114與116。其 中’溝渠114係對應於金屬層1〇2的上方，其與所留下的 開口 108a共同形成雙重金屬鑲嵌開口 118。典型的方法係 在金屬層間介電層104上形成一層具有開口圖案的光阻層 II2,請參照第1C圖。接著，再以光阻層112爲蝕刻罩幕， 進行蝕刻，以在抗反射層1〇1與金屬層間介電層1〇4中形 成溝渠II2與U6，請參照第1D圖。然後，再將光阻層 Π 2去除。 其後，請參照第1E圖，在基底100上覆蓋一層導體材 料’使其塡滿雙重金屬鑲嵌開口 118與溝渠U6，並進行 平坦化，以形成雙重金屬鑲嵌結構12〇與金屬線1S2。其 中，典型的導體材料例如爲具有鈦/氮化鈦作爲阻障層/黏 著層的金屬鋁或金屬鎢。 然而，在上述的製程中’形成溝渠114與116時，並 <請先閱讀背面之注意事項再填寫本頁) .裝· -訂 線 1 本紙張^度適中國國參標準（CNS ) A2規格（210X297公兹) —_ ----- 2 2933twf.doc/006 A7 B7_____ 五、發明説明（3 ) 無任何的材料可以作爲蝕刻介電層104的蝕刻終點，因 此’其溝渠116與118的深度不易控制，元件容易因爲深 度的控制不當，而造成電性不佳等問題。 而習知另一種雙重金屬鑲嵌結構的製造流程剖面圖繪 示於第2A圖至第2E圖。首先，請參照第2A圖，在已形 成有第一層金屬層202的基底200上形成一層介電層 2〇4a，並將其平坦化，以使介電層2〇4a的厚度與所需之介 層窗的厚度相當。接著，再於其之上覆蓋一層氮化矽蝕刻 終止層206。 然後，請參照第2B圖，在氮化矽鈾刻終止層206上 形成一層具有開口圖案的光阻層210，接著，再以光阻層 210爲蝕刻罩幕，進行蝕刻.，以在氮化矽蝕刻終止層206 中形成開口圖案208，而此開口 208即爲預定形成之介層 窗所在的位置，其對應於金屬層202的上方。 其後，請參照第2C圖，在基底200上依序形成第二 層介電層204b與抗反射層205。其中，介電層204b的厚 度與預定形成之雙重金屬鑲嵌結構中第二層金屬層（金屬 線）所需之厚度相同。 接著，請參照第2D圖，在抗反射層205上形成一層 具有開口圖案的光阻層212,並以光阻層212爲蝕刻罩幕， 蝕刻介電層2(Mb，以形成溝渠2Ma與216。其後，再以氮 化矽蝕刻終止層206爲鈾刻終點，蝕刻介電層204a，以形 成開口 214b ’裸露出第一層金屬層202，使溝渠214a與開 口 214b共同形成雙重金屬鑲嵌開口 214。 -------·Ί- — 裝 —I (請先聞讀4=：面之注意事項再填寫本頁} Φ 線- 經濟部中央標準局員工消費合作社印32 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印來 2933twf.doc/006 Λ/ _B7___ 五、發明説明（/) 之後，請參照第2E圖，將光阻層212剝除，然後，在 基底100上覆蓋一層導體材料，使其塡滿雙重金屬鑲嵌開 口 214與溝渠216，並進行平坦化，以形成雙重金屬鑲嵌 結構220與金屬線222。其中，典型的導體材料例如爲具 有鈦/氮化鈦作爲阻障層/黏著層的金屬鋁或金屬鎢。 在上述的方法中，蝕刻介電層2(Ma以形成雙重金屬鑲 嵌開口 214的下開口 214b時，爲使溝渠216的深度得到適 當的控制，必須選擇對氧化矽介電層204a具有高蝕刻選擇 率的氮化矽作爲蝕刻終止層206之材質。然而，氮化矽不 但具有較氧化矽材質爲高的介電常數，易造成較高的寄生 電容，而且氮化矽亦容易產生較大的應力，而導致其與介 電層之間產生龜裂或剝離的現象，甚至在後續的高溫製程 中造成基底2〇0的彎曲變形，使得後續的微影製程產生問 題。 另一方面，由於雙重金屬鑲嵌開口 214係由上開口 214卩與下開口 2Mb所組成，且下開口 21扑的輪廓，係由 用以定義雙重金屬鑲嵌結構之上開口 214a的光阻層212以 及定義有開口圖案的氮化矽蝕刻終止層2〇6決定，因此， 一旦光罩在對準時沒有準確對準（Misalign)，將使得雙 重金屬鑲嵌開口 2M其下開口 2Mb的開口大小減小，其在 塡入導體層之後所形成的介層窗220b與第一金屬層202 的接觸面積亦將因而縮小，而導致阻値的增加。其光罩沒 有準確對準所形成之元件剖面圖請參照第3圖。此外，當 介層窗深度增加時，下開口 214b的大小會隨著而逐漸變 ------------装II {讀先閣讀f'-面之注意事項再填寫本頁) 訂 線· 2933twf.doc/006 A7 B7 經濟部中央標率局負工消費合作社印製 五、發明説明（玄） 小，而且當上開口 214a的面積較窄時，下開口 214b的開 口大小亦將因而變小。因此，當預定形成之雙重金屬鑲嵌 結構中介層窗220b的深度較深，或金屬線220a的線寬較 窄時，介層窗220b與第一金屬層202的接觸面積將因而減 少。其線寬較窄的金屬線所形成之元件剖面圖請參照第4 圖。 而且’爲降低第一層金屬層在微影時的反射現象，上 述兩種方法均需再額外形成一層抗反射層以降低第一層金 屬層的反射率。而此抗反射層的形成不但增加製程的步 驟’而且亦造成製造成本的增加。 有鑑於此，本發明的目的就是在提供一種雙重金屬鑲 嵌結構的製造方法，可以不需採用對氧化介電層具有高蝕 刻率的氮化矽作爲鈾刻終止層，避免採用氮化矽所衍生的 寄生電容與應力等問題，而有效控制雙重金屬鑲嵌結構中 金屬線與介層窗的深度。 本發明的另一目的是提供一種雙重金屬鑲嵌結構的製 造方法，可以防止光罩對準時因爲誤調或雙重金屬鑲嵌結 構中線寬較窄的金屬線以及深度較深的介層窗所導致介層 窗與第一層金屬層接觸面積變小的問題。 本發明的再一目的是提供一種雙重金屬鑲嵌結構的製 造方法，可以不需額外再製作抗反射層，以減少製造的步 驟與成本。 根據本發明的目的，提出一種雙重金屬鑲g結構的製 造方法，其作法係在已形成有導體層的基底中，依序形成 7 (#先閱讀背面之注意事項再填寫本育) .裝. 訂_ © 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局貝工消費合作社印製 2933twf.doc/006 Λ/ B7 五、發明説明（6) 第一層介電層、抗反射層與第二層介電層之後，定義此三 層，以形成一第一開口，裸露出導體層。然後，再定義第 二介電層，以形成一第二開口，其對應於該第一導體層的 上方，與該第一開口共同形成一雙重金屬鑲嵌開口其後， 於雙重金屬鑲嵌開口與溝渠中塡入導體材料以形成雙重金 屬鑲嵌結構與導線。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 圖式之簡單說明： ' 第1A圖至第1E圖爲習知一種雙重金屬鑲嵌結構的製 造流程剖面圖； 第2A圖至第2E圖爲習知另一種雙重金屬鑲嵌結構的 製造流程剖面圖； 第3圖繪示採用第2A圖至第2E圖之製造流程，當光 罩沒有準確對準時所形成之雙重金屬鑲嵌結構的剖面圖； 第4圖繪示採用第2A圖至第2E圖之製造流程，當導 線之線寬較窄時所形成之雙重金屬鑲嵌結構的剖面圖；以 及 第5A圖至第5E圖係繪示根據本發明之一較佳實施 例，一種雙重金屬鑲嵌結構的製造流程剖面圖。 圖式標記說明： 100, 200, 500 :基底 102, 202, 502 :導體層 8 --------—t衣— : : :.·' (諳先閱讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ：297公釐） 2933twf.doc/006 2933twf.doc/006 經濟部中央標準局員工消費合作社印掣 B7 五、發明説明（rp 104，204a，204b，504a，504b :介電層 105, 205, 505 :抗反射層 108, 108a, 208, 214b, 508a :開口 1 10, 1 12, 210, 212, 510, 512 :光阻層 114, 116, 214, 216, 514, 516 :溝渠 118, 214, 518 :雙重金屬鑲嵌開口 120, 220, 520 :雙重金屬鑲嵌結構 122 :導線 206,：氮化矽蝕刻終止層 220a，222, 520a，522 :導線 220b, 520b :介層窗 519 :阻障/黏著層 521 :導體層 實施例 第5A圖至第5E圖係繪示根據本發明之一較佳實施 例，一種雙重金屬鑲嵌結構的製造流程剖面圖。 首先，請參照第5A圖，在已形成有導體層/金屬層502 的基底500上形成介電層504a，並將其平坦化。然後，再 依序於介電層504a上形成一層抗反射層505與另一層介電 層504b。其中，經由平坦化之介電層504a的厚度與預定 形成之雙重金屬鑲嵌結構中之介層窗的厚度相當；介電層 504b的厚度則與預定形成之雙重金屬鑲嵌結構中之導線 (金屬線）的厚度相當。典型的介電層504a與504b之材 質包括氧化矽，形成的方法例如爲化學氣相沈積法。而平 9 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -------1 — 裝-- (請先聞讀背面之注意事項再填寫本頁) 丁 4° 線_ 2933twf.doc/006 A7 B7 五、發明説明（？） 坦化的方法例如爲化學機械硏磨法；抗反射層505之材質 係依照微影時所採用的光源的不同而有所不同，例如，所 採用的光源爲深紫外線（Deep UV)時，抗反射層505之 材質則包括氮氧化矽（SixOyNz)。 接著’請參照第5B圖，以微影、蝕刻技術定義介電 層504b、抗反射層505與介電層5〇4a，形成開口 508，裸 露出導體層502。典型的定義方法係在介電層504b上形成 具有開口圖案的光阻層510，然後，再以光阻層510爲鈾 刻罩幕’進行蝕刻，以形成裸露出導體層502的開口 508。 最後，再將光阻層510剝除。 其後，請參照第5C圖與第5D圖，再一次定義介電層 5〇4b ’去除部份的介電層5〇4b，以形成溝渠（開口）514 與516。其中’溝渠514係位於導體層502之上方，與介 電層504a中所留下的開口 508a共同形成雙重金屬鑲嵌開 口 518。典型的方法係在介電層5〇4b上形成具有開口圖案 的光阻層512 ’請參照第5C圖。然後，再以光阻層512爲 触刻罩幕’進行蝕刻，以形成溝渠514與516，然後，再 將光阻層5 I2剝除，請參照第圖。 本發明中，抗反射層505不但可以在形成開口 508與 溝渠514與516的微影製程中，用來降低導體層502的反 射率’增加微影的解析度。還可因爲其與介電層5〇4b之材 質不同的特性，而作爲蝕刻介電層504b以形成溝渠514 與516時的蝕刻終點。 之後’請參照第5E圖，在基底500上覆蓋一層導體材 本紙張尺奴财準（CNS )八4胁（210X297公釐) (請先閱讀背面之注意事35再填寫本頁) •裝. 訂 經濟部中央標準局員工消費合作社印繁 A7 B7 2933twf.doc/006 五、發明説明（？） 料，使其塡滿雙重金屬鑲嵌開口 518與溝渠516，並進行 平坦化，以形成雙重金屬鑲嵌結構520與導線522。其中， 典型的導體材料例如爲具有鈦/氮化鈦作爲阻障層/黏著層 的金屬鋁、金屬鎢或金屬銅。其作法係在基底500上先形 成一層與雙重金屬鑲嵌開口 518與溝渠516同形的阻障層/ 黏著層519，然後，再於基底500上形成一層金屬層521 使其塡滿雙重金屬鑲嵌開口 518與溝渠516，其後，再進 行平坦化以去除覆蓋於介電層504b上的阻障層/黏著層 519與金屬層521。其中，平坦化的方法例如爲化學機械硏 磨法。 如上所述，雙重金屬鑲嵌結構中用以形成介層窗520b 的下開口 508a，其開口的大小係由第一次微影製程的光阻 層圖案所決定，並不會因爲後續形成溝渠514與516的製 程而有所影響。因此，當雙重金屬鑲嵌結構中介層窗520b 的深度較深，或金屬線520a的線寬較窄時，介層窗52〇b 與導體層5〇2的接觸面積並不會因此而減少。另一方面， 一旦光罩在對準時產生誤調，亦不會使雙重金屬鑲嵌開P 518其下開口 508a的大小產生改變。 因此，本發明具有下列特徵： 1. 本發明可以不需採用對氧化矽介電層具有高趣_ % 的氮化矽作爲蝕刻終止層，避免採用氮化矽所衍生的寄^ 電容與應力等問題，而有效控制雙重金屬鑲嵌結構中 線與介層窗的深度。 2. 本發明可以防止光罩對準時因爲誤調所導致介 11 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) •裝· 線--；. 經濟部中央標率局貝工消費合作社印製 A7 B7 2933twf.doc/006 五、發明説明（~) 與第一層導體層接觸面積變小的問題。 3. 本發明可以避免雙重金屬鑲嵌結構中線寬較窄的金 屬線或深度較深的介層窗所導致介層窗與第〜 觸面積變小的問題。 4. 本發明中的抗反射層不但可以在微影製程中，用來 降低導體層的反射率’增加微影的解析度。蘧可因爲其與 •介電層材質不同的特性，而作爲鈾刻介電層的蝕刻終點 \ 雖然本發明已以一較佳實施例揭露如上，然宜並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 I - ».1 -I - I I · I 1—^ - -I I (請先閱讀背面之注意事項再填寫本頁) 訂 # 經濟部中央標準局β:工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4规格（210 X 297公釐）

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1. 一種雙重金屬鑲嵌結構的製造方法，包括下列步驟： 提供一基底，該基底上已形成有一第一導體層； 於該基底上，依序形成一第一介電層、一抗反射層與 一第二介電層； 定義該第二介電層、該抗反射層與該第一介電層，以 形成一第一開口，裸露出該第一導體層； 再定義該第二介電層，以形成一第二開口，與該第一 開口共同形成一雙重金屬鑲嵌開口；以及 於該雙重金屬鑲嵌開口中形成一第二導體層。 2. 如申請專利範圍第1項所述之雙重金屬鑲嵌結構的 製造方法，其中去除部份該第二介電層時更包括形成一第 三開口。 3. 如申請專利範圍第2項所述之雙重金屬鑲嵌結構的 製造方法，更包括於該第三開口中形成該第二導體層。 4. 如申請專利範圍第1項所述之雙重金屬鑲嵌結構的 製造方法，其中該第一導體層之材質包括金屬鋁。 5. 如申請專利範圍第1項所述之雙重金屬鑲嵌結構的 .製造方法，其中該第一導體層之材質包括金屬銅。 6. 如申請專利範圍第1項所述之雙重金屬鑲嵌結構的 製造方法，其中該抗反射層與該第一、該第二介電層之材 質不相同。 7. 如申請專利範圍第3項所述之雙重金屬鑲嵌結構的 製造方法，其中該抗反射層與該第一、該第二介電層之材 質不相同。 m n .Ha nn ml —4\n ‘ ... (請先聞讀背面之注意事項再填寫本頁) 訂_ ®ί 線· 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 2933twf.doc/006 A8 B8 C8 D8 六、申請專利範圍 8. 如申請專利範圍第6項所述之雙重金屬鑲嵌結構的 製造方法，其中該抗反射層之材質包括氮氧化矽，該第一 與該第二介電層之材質包括氧化矽。 9. 如申請專利範圍第7項所述之雙重金屬鑲嵌結構的 製造方法，其中該抗反射層S'之材質包括氮氧化矽，該第一 與該第二介電層之材質包括氧化矽。 10. 如申請專利範圍第1項所述之雙重金屬鑲嵌結構的 製造方法，其中該第二導體層爲一金屬層。 11. 如申請專利範圍第3項所述之雙重金屬鑲嵌結構的 製造方法，其中該第二導體層爲一金屬層。 12. 如申請專利範圍第10項所述之雙重金屬鑲嵌結構 的製造方法，其中在形成該金屬層之前更包括形成與該雙_ 重金屬鑲嵌開口共形的一黏著/阻障層。 13. 如申請專利範圍第11項所述之雙重金屬鑲嵌結構 的製造方法，其中在形成該金屬層之前更包括形成與該雙 重金屬鑲嵌開口共形與該第三開口共形的一黏著/阻障 層。 , 14.如申請專利範圍第1項所述之雙重金屬鑲嵌結構的 製造方法，更包括一平坦化製程。 1 5.如申請專利範圍第3項所述之雙重金屬鑲嵌結構的 製造方法，更包括一平坦化製程。_ 16. 如申請專利範圍第14項所述之雙重金屬鑲嵌結構 的製造方法，其中該平坦化製程包括化學機械硏磨法。 17. 如申請專利範圍第15項所述之雙重金屬鑲嵌結構 ^^^1 n^i 1^1 n ml '~I— - - ml n ί , (請先閱讀背面之注意事項再填寫本頁) 訂 線- 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 六、申請專利範圍 的製造方法，其中該平坦化製程包括化學機械硏磨法。 18. —種雙重金屬鑲嵌結構的製造方法，包括下列步 驟： 提供一基底，該基底上已形成有一第一金屬層；. 於該基底上.，由依序形成一第一介電層、一氮氧化砂 層與一第二介電層； 定義該第二介電層、該氮氧化矽層與該第一介電層， 以形成一第一開口，裸露出該第一金屬層； 再定義該第二介電層，以形成一第二開口與一第三開 口，其中該第二開口對應於該第一金屬層的上方，與該第 一開口共同形成一雙重金屬鑲嵌開口；以及 於該雙重金屬鑲嵌開口與該第三開口中形成一第二金· 屬層。 19. 如申請專利範圍第18項所述之雙重金屬鑲嵌結構 的製造方法，更包括一平坦化製程。 20. 如申請專利範圍第19項所述之雙重金屬鑲嵌結構 的製造方法，其中該平坦化製程包括化學機械硏磨法。 m. I----I In n 1 ..... / (請先閱讀背面之注意事項再填寫本頁) 訂 線 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW087108503A 1998-06-01 1998-06-01 Manufacturing method for dual damascene structure TW383463B (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW087108503A TW383463B (en) 1998-06-01 1998-06-01 Manufacturing method for dual damascene structure
US09/123,342 US6060379A (en) 1998-06-01 1998-07-28 Method of forming dual damascene structure
US09/524,720 US6593223B1 (en) 1998-06-01 2000-03-14 Method of forming dual damascene structure
US09/991,131 US6680248B2 (en) 1998-06-01 2001-11-20 Method of forming dual damascene structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW087108503A TW383463B (en) 1998-06-01 1998-06-01 Manufacturing method for dual damascene structure

Publications (1)

Publication Number Publication Date
TW383463B true TW383463B (en) 2000-03-01

Family

ID=21630233

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087108503A TW383463B (en) 1998-06-01 1998-06-01 Manufacturing method for dual damascene structure

Country Status (2)

Country Link
US (2) US6060379A (zh)
TW (1) TW383463B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US6200906B1 (en) * 1998-12-17 2001-03-13 Micron Technology, Inc. Stepped photoresist profile and opening formed using the profile
US6239023B1 (en) * 1999-05-27 2001-05-29 Taiwan Semiconductor Manufacturing Company Method to reduce the damages of copper lines
US6316345B1 (en) * 1999-08-06 2001-11-13 Advanced Micro Devices, Inc. High-temperature fluorinated chemistry removal of contact BARC layer
EP1174911A3 (en) * 2000-06-05 2003-09-10 Applied Materials, Inc. Silicon nitride as anti-reflective coating
JP4858895B2 (ja) * 2000-07-21 2012-01-18 富士通セミコンダクター株式会社 半導体装置の製造方法
DE10200428A1 (de) * 2002-01-09 2003-04-30 Infineon Technologies Ag Verfahren zur Herstellung von Kontakten und Leiterbahnen mit Hilfe einer vergrabenen Hartmaske
US7317208B2 (en) 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
JP2004006708A (ja) * 2002-03-27 2004-01-08 Sanyo Electric Co Ltd 半導体装置の製造方法
CN100342522C (zh) * 2003-08-20 2007-10-10 台湾积体电路制造股份有限公司 集成电路的电容结构及其制造方法
US7435074B2 (en) * 2004-03-13 2008-10-14 International Business Machines Corporation Method for fabricating dual damascence structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascence patterning
KR100641553B1 (ko) * 2004-12-23 2006-11-01 동부일렉트로닉스 주식회사 반도체 소자에서 패턴 형성 방법
US20060197228A1 (en) * 2005-03-04 2006-09-07 International Business Machines Corporation Single mask process for variable thickness dual damascene structures, other grey-masking processes, and structures made using grey-masking
JP2008210893A (ja) * 2007-02-23 2008-09-11 Fujitsu Ltd 半導体装置とその製造方法
US8227339B2 (en) * 2009-11-02 2012-07-24 International Business Machines Corporation Creation of vias and trenches with different depths
US11101171B2 (en) * 2019-08-16 2021-08-24 Micron Technology, Inc. Apparatus comprising structures including contact vias and conductive lines, related methods, and memory devices
US11545426B2 (en) * 2021-01-15 2023-01-03 Advanced Semiconductor Engineering, Inc. Semiconductor device package including multiple substrates connected through via

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789648A (en) 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US5047367A (en) 1990-06-08 1991-09-10 Intel Corporation Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
FR2663784B1 (fr) 1990-06-26 1997-01-31 Commissariat Energie Atomique Procede de realisation d'un etage d'un circuit integre.
NL9100334A (nl) 1991-02-26 1992-09-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een zelfregistrerend kobalt- of nikkel-silicide gevormd wordt.
TW209308B (en) 1992-03-02 1993-07-11 Digital Equipment Corp Self-aligned cobalt silicide on MOS integrated circuits
US5612254A (en) 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
US5344793A (en) 1993-03-05 1994-09-06 Siemens Aktiengesellschaft Formation of silicided junctions in deep sub-micron MOSFETs by defect enhanced CoSi2 formation
US5356837A (en) 1993-10-29 1994-10-18 International Business Machines Corporation Method of making epitaxial cobalt silicide using a thin metal underlayer
US5536684A (en) 1994-06-30 1996-07-16 Intel Corporation Process for formation of epitaxial cobalt silicide and shallow junction of silicon
US5466639A (en) 1994-10-06 1995-11-14 Micron Semiconductor, Inc. Double mask process for forming trenches and contacts during the formation of a semiconductor memory device
US5635423A (en) 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
US5736457A (en) 1994-12-09 1998-04-07 Sematech Method of making a damascene metallization
US5705430A (en) 1995-06-07 1998-01-06 Advanced Micro Devices, Inc. Dual damascene with a sacrificial via fill
US5614765A (en) 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
EP0792513A1 (en) 1995-09-14 1997-09-03 Advanced Micro Devices, Inc. Damascene process for reduced feature size
US5702982A (en) 1996-03-28 1997-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits
US5744376A (en) 1996-04-08 1998-04-28 Chartered Semiconductor Manufacturing Pte, Ltd Method of manufacturing copper interconnect with top barrier layer
US5602053A (en) * 1996-04-08 1997-02-11 Chartered Semidconductor Manufacturing Pte, Ltd. Method of making a dual damascene antifuse structure
US5780362A (en) 1996-06-04 1998-07-14 Wang; Qingfeng CoSi2 salicide method
US5821169A (en) 1996-08-05 1998-10-13 Sharp Microelectronics Technology,Inc. Hard mask method for transferring a multi-level photoresist pattern
KR100220253B1 (ko) 1996-12-27 1999-09-15 김영환 Mosfet 제조 방법
US5801094A (en) 1997-02-28 1998-09-01 United Microelectronics Corporation Dual damascene process
US6121123A (en) * 1997-09-05 2000-09-19 Advanced Micro Devices, Inc. Gate pattern formation using a BARC as a hardmask
TW377501B (en) 1997-09-08 1999-12-21 United Microelectronics Corp Method of dual damascene
US6057239A (en) 1997-12-17 2000-05-02 Advanced Micro Devices, Inc. Dual damascene process using sacrificial spin-on materials
TW359008B (en) 1997-12-20 1999-05-21 United Microelectronics Corp Double metal embedding
TW403963B (en) 1997-12-24 2000-09-01 United Microelectronics Corp The manufacture method of cobalt silicide
US5933761A (en) * 1998-02-09 1999-08-03 Lee; Ellis Dual damascene structure and its manufacturing method
TW383460B (en) 1998-02-13 2000-03-01 United Microelectronics Corp Dual damascene method
TW410455B (en) 1998-02-16 2000-11-01 United Microelectronics Corp Forming method for dual damascene structure
TW368741B (en) 1998-02-26 1999-09-01 United Microelectronics Corp Manufacturing method for dual damascene
US6100191A (en) 1998-04-14 2000-08-08 United Microelectronics Corp. Method for forming self-aligned silicide layers on sub-quarter micron VLSI circuits
US6063711A (en) 1998-04-28 2000-05-16 Taiwan Semiconductor Manufacturing Company High selectivity etching stop layer for damascene process
DE19829152A1 (de) * 1998-05-05 1999-11-18 United Microelectronics Corp Doppeltes Damaszierverfahren
US6042999A (en) 1998-05-07 2000-03-28 Taiwan Semiconductor Manufacturing Company Robust dual damascene process
US6027994A (en) 1998-06-22 2000-02-22 United Microelectronics Corp. Method to fabricate a dual metal-damascene structure in a substrate
US6025259A (en) 1998-07-02 2000-02-15 Advanced Micro Devices, Inc. Dual damascene process using high selectivity boundary layers
US6004883A (en) 1998-10-23 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene patterned conductor layer formation method without etch stop layer
US5970370A (en) 1998-12-08 1999-10-19 Advanced Micro Devices Manufacturing capping layer for the fabrication of cobalt salicide structures
US6025274A (en) 1999-01-11 2000-02-15 United Microelectronics Corp. Method of fabricating salicide
US6017817A (en) 1999-05-10 2000-01-25 United Microelectronics Corp. Method of fabricating dual damascene
US6083817A (en) 1999-06-02 2000-07-04 Advanced Micro Devices, Inc. Cobalt silicidation using tungsten nitride capping layer
US6486059B2 (en) * 2001-04-19 2002-11-26 Silicon Intergrated Systems Corp. Dual damascene process using an oxide liner for a dielectric barrier layer

Also Published As

Publication number Publication date
US6593223B1 (en) 2003-07-15
US6060379A (en) 2000-05-09

Similar Documents

Publication Publication Date Title
TW383463B (en) Manufacturing method for dual damascene structure
TW410425B (en) Method for forming dual damascene contacts
TW462112B (en) Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide
US7119006B2 (en) Via formation for damascene metal conductors in an integrated circuit
TW389993B (en) Method for producing thin film resistance of dual damascene interconnect
KR19980057696A (ko) 반도체장치의 금속배선층 형성방법
KR100460771B1 (ko) 듀얼다마신 공정에 의한 다층 배선의 형성 방법
TW454301B (en) Manufacturing method of dual metal damascene structure
TW383464B (en) The method for preventing poisoning of trench in dual damascene structure and via
TW451417B (en) Manufacturing method for dual damascene structure
US20020106901A1 (en) Method for forming semiconductor device having high-density contacts
US6977216B2 (en) Method for forming metal wire in semiconductor device
TW424301B (en) Manufacturing method for dual damascene
TW379418B (en) Damascence involving borderless via technologies
TW396534B (en) Process for dual damascene
KR100197128B1 (ko) 반도체 소자의 콘택홀 매립용 플러그 형성방법
TW451327B (en) Dual damascene process
TW405239B (en) Copper conductive wiring process
TW565908B (en) Manufacturing method of dual damanscene structure
TW511239B (en) Method for producing trench conductor line
TW511236B (en) Method for producing damascene structure
TW507328B (en) Opening structure and forming method
TW471125B (en) Manufacturing method of dual metal damascene
KR100881082B1 (ko) 듀얼 다마신 공정을 이용한 배선 형성 방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent