TW382706B - High speed and low power signal line driver and semiconductor memory device using the same - Google Patents

Description

五、發明説明（1 ) 1 -發明之範圍 本發明以關於一半導體記憶體裝置，特別關於一信號線 驅動器及一使用此一驅動器之半導體記憶體裝置。 2 -相關技藝之敘述 經濟部中央標準局員工消費合作社印聚 通常，半導體記憶體裝置之速度及統合一直穩定擗加。 由於使用電池操作之筆記電腦之增加使用，半導體記憶體 裝置必須有非常低之功率消耗。通常，半導體記憶體晶片 包括一内部電源供應電壓產生器以供低電壓操作及低功率 消耗。内部電源供應電壓產生器接收一自晶片以外之外電 源供應電壓以產生低於外電源電塵的内電源供應電壓^ 此，内電源供應電壓供半導體記憶體裝置之主電路之用， ^降低功率消耗。但具有許多資料輸人、/輸出梢之高速多位 兀半導體I己憶體裝置中’内電源供應電壓產生器之功率消 耗大舉增加。、在"·半導體記憶體裝置中，功率主要消耗在耷 ，路徑及讀出路徑。窝入路徑通過以下之資料 器，一貪枓輸入/輸出線寫入驅動器，一資料輸入/輸出 線，一輸入/輸出線寫入驅動器，—輸入/輸出線，一個列 選擇線及一位兀線。讀出路徑通過以下之一位元線，列選 擇線，-輸人/輸出線，—資料輸人/輸出讀出驅動器，— 資料輸人/輸出線，及—資料緩衝器。特別是，大量功率被 貪料輸入/輸出線驅動器，其驅動具有長而有高負荷之俨 具有多個資料輸入/輸出梢及多個資料輸入/輸出線，其 在窝入或躓出作業時同時被驅動之多位元半導體記憶體裝 -4 - 本紙張尺度剌中關家縣 五、發明説明（2 A7 B7 經 濟 部 中 標 準 局 員 費 合 作 社 印 製 曰^數目之資料輸入/輪出線寫入驅動器，輸入/輸 、.”、，驅動器及貝料輸入’輸出讀出驅動器，因而導致增加 〈力率消耗。在向速多位元同步dram中，爲了增加作業，、利用高於内電源供應電壓之外電源供應電壓作爲驅 動斋I供應電壓，故可在高μ >以 上 ''V l ~~ΓI* ~ ==fss^yj -*»日~~V )11 — 耗0本發明之略述 ml月《目t爲提供—個信號線驅動器其具有高速及低 :耗’轉動—個如半導體記憶體裝置之資料輸入/輸 出線及具有高負荷之輸入/輸出線之信號線。 一：月另目的爲提供-個半導體記憶體裝置，其有一 以咼速及低功率消耗之信號線驅動器。 個3 馬達到本發明第—個目的，備有—個包括一或多 -弟一二亡單元’一或多個第二拉上單元及-或多個拉下 早兀< k號線驅動器。 、H ^單&係連接在第二電源供應電壓及-輸出終端 之間及妻應一擺動於地電壓及 _應電壓間之—輸人㈣ Η — '、4電^弟一 ’、-_/it ^ ^ JU更知輸出終端之電壓拉高至等於 =一 =%壓減去-預定轉降之電壓。第：拉上單元係 2:::供應電壓與輸出終端之間，並響應輸入信號之 及^ :加輸出終端之電壓至第_電源供應電壓。拉下單 元ί糸逑接至輸出終端及祕咖厭…、柘及地包壓（間。並響應輸入信號之反 向以拉下糕出終端之電壓至地電壓。第-拉上單元有—NM0S電晶體，其漏極連接至第二供

(請先閱讀背面'益注意事項再填寫本頁) 訂I—

★I 五、 發明説明（3 A 7 B7 經濟部中央榡準局員工消費合作社印製 應電壓，一閘極加入一輸入信號，及源極 ;、。第二拉上單元有-觸電晶體，其源極連接= 電源供應電壓，—反向輸入信號加至其閘極，—漏極連接 至輸出終端，拉下單元包括一 NM〇S電晶體，其漏極連接 f輸入終端，閘極輸入一反向輸入信號，及源極連接至地 t壓。第二電源供應電壓係接收自外部半導體記憶體裝置 之外電源供應電壓，第一電源供應電壓係得自降低半導體 圮憶體裝置之外電源供應電壓之一内電源供庵電壓。 同時，第二拉上單元亦可響應一輸入信號，其在地電壓 及=於第一供應電壓之電壓間擺動以増加輸出終端之電壓 ::-電源供應電壓。此時，第二拉上單元包括_ nm〇S =晶體，其漏極連接至第—電源供應電壓，其閘極輸入一 幸削入信號，及源極與輸出終端連接。 :達成本發明ϋ目#，備有—個半導體記憶體裝 =包括-輸人緩衝器及_輸出緩衝器…資料輸入/輸出 、.泉寫入驅動器，-輸人/輸出線寫人驅動器，—資料輸入/ 輪^線讀出驅動器及—記憶體單元陣列，其中至少—個資 2入/輸出線窝入驅動器，輸入/輸出線寫入驅動器及資 拔W入/釦出線碩出驅動器具有與信號線驅動器之相同鈐 輸：緩衝器自外部經由一資料輸入/輸出梢接收—輸入信 二。貝料輸入/輸出線寫入驅動器接收輸入緩衝器之輸 資料輸人/輸出線，其爲—長而具高負荷之， q 4線寫人驅動器接收—資料輪人/輸出線發射之信 (請先閱讀背面之注意事項再填"本百ζ ) —^n »^—^1 UK ·

、1T r.-J7T^y

(210X297公釐） A7 B7 經濟部中央標準局負工消費合作社印製 五、發明説明（4 號以驅動一輸入/輸出線，其爲—長而具高負荷之線。記憶 體單元陣列儲存經輸入/輸出線發射之資料。資料輪入/輸 出線讀出驅動器接收自記憶體單元陣列之資料以驅動資料 輸入/輸出線。輸出緩衝器接收—經由資料輸入/輸出線發 -射Ks號以緩衝收到之信號，並將緩衝之信號經由資料輸 入/輸出梢輸出至外部。 H之簡略説明 本發明上4目的及優點在詳述較佳具體實例後及參考伴 随圖法將更爲明顯，其中： 圖1爲-半導體記憶器裝置之寫入路徑之方塊圖； 圖2爲-半導體記憶錄置之讀出路徑之方塊圖； 圖3A及3B爲傳統之信號線驅動器用作圖1及2之半導 體記憶體裝置之輸入/輸出線寫入驅動器，一資料輪入/ 出線窝入驅動器及一資料輸入/料士 .貝竹彻入/输出線讀出驅動器之電路 圖； 圖4爲根據本發明一具體實例之信號線驅動器之電路 圖； 圖5爲根據本發明之第：具體實例之信料驅動器之電 路圖； 圖6爲圖4及圖5中之信號線驅動器之作業定時圖； 圖7爲當-傳統信號線驅動器及本發明之信號線驅動器 用作圖i (半導體記憶體裝置之資料輸入/輸出線寫入驅動 备及-輸入/輸出線窝入驅動器在窝入作業時之峯値電流。 較佳具體膏例之钕 本纸張跋適财_ ------------ / /V. (請先閱讀背面之注意事項再填寫本頁) 訂 • - - ί .

\參考圖1 ，典型半導體記憶體裝置之窝入路徑包括一輸 入緩衝益· 1 1，一資料輸入/輪出線寫入驅動器i 2，多個輸 入/輸出線寫入驅動器13及多個記憶體單元陣列14。輸入 緩衝器11經由資料輸入/輸出梢DQ接收一輸入信號並將 其加以緩衝。資钱輸入/輸出窝^皇暴」2 奋11 t輸出信號，並驅動—資料輸入/.輸出線DI〇。輸入/ 輪出，窝入驅動II 13 ,經由資料輸入/輸出線m〇發射之信 號，每一均驅動.一個輸入/輸出線1〇。記憶體單元陣列14 儲存經由輸入/輸出線1〇發射之資料。 >考圖2，典型半導體記憶體裝置之讀出路徑包括許 夕記憶體單元陣列21，許多資料輸人/輸出線讀出驅動器 及一讀出多工器23及一輸出緩衝器24。記憶體單元陣 ，21儲存資料。資料輸人/輸出線讀出驅動器22自記憶體 :幽21經由各別接收輸入/輸出線1〇接收資料以驅動 經濟、那中央襟準局員工消費合作社印製 ί輸出線DI〇。讀出多工器23選擇由資料輸 入泉則發射之信號。輸出緩衝器Μ將讀出多工器 3，輸出信號加以緩衝再將緩衝之輸出經 輸出梢D Q輸出。 ™ 典型r%速半導體記择體裝：^去丨面 料浐入/於㈣： 外電源供應電壓供資 Γ3 = 驅動器12 ’輸入/輸出線窝入驅動器 度。二輪出線讀出驅動1122之用以增加操作速 κ丘广j低速半導體記憶體裝置情況下，利用低於外 严源仏應电壓心内電源供應電壓作 輪出線窝入驅動器12 ,輸入/輸出:;共輪供資料輸入/ 掏 ％ 線窝入驅動器13，及資 --------1!^-------、訂 I------声— - -(請先閱讀背面之注意事項再填寫本頁) ；

五、發明説明（6 A7 B7 經濟部中央標準局員工消費合作社印製 料輸入/輸出線讀出驅叙哭 . /、出驅動态22 t用。内電源供應電壓由— 導“憶fe裝置中之内電源供應電壓產生器所產生。 半導體記憶體裝置中之功率主要消耗在圖 中之讀出路徑。特別在圖！中之寫入路徑3 =功率係由資料輸人/輸出料人驅動器t 驅料 :入，輸出線mo而消耗，因該DI〇係—長又高= 4·及由輸入/輸出線寫入驅動器1 3 >7 ΚΓ么k io m n 驅動輸入/輸出線 而4耗’孩線馬長而高負荷之線。在圖2 ::’大部功率係由資料輸入/輸出線讀出驅動器22 = 動'貝料輸入/輸出線DIO而·消耗。 ’、' 多位元半導體記憶體裝置具有多個資料 則，其在寫入及讀出作業期間同時被驅動 憶體裝置有曰增數目之資料輸入/輸出線寫入驅動器：死 資料輸入/輸出線寫入驅動器13及資 動器”。此舉導致功率消耗之增力讀出驅 步dram情況下，高於内電源供應泛:二二：： ,^ . 土〜乂卜％原供應電壓 加在驅動H2，13及22上以使執料 加功率消耗。 不增 圖3A及3B爲傳統信號線驅動器之電路圖，該 係用作圖r及圖2之半導體記憶體裝1之1人/輸出” 入驅動器，資料輸入/輸出線寫入驅動器及― : 出線讀出驅動器。圖3A中’外電源供應電蜃咖：： 在圖3B中内電源供應電譽㈣用“ 源供應電壓。 ％ -9 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29?公楚） (請先閱讀背面之注意事項再填寫本頁) 、·ιτ φ '-.—Hitlu-ului...-.-· U. A7 B7 五、發明説明（7 ) 參考圖3 A ’ 一傳統信號線驅動器包括一反相器3丨a ， P MOS拉上電晶體32a及一 NMOS拉下電晶體3 3 a。 …反相器3 1 a有一外電源供應電壓Evc作爲電源供應電 壓，及將經由圖1之半導體記憶體裝置之資料輸入/輸出線 DIO接收之信號加以反相。.pM〇s拉上電晶體32a之源極 =上外電源供應電壓EVC，一閘極加上反相器31a之輸出 信號，及一漏極連接至圖〗之半導體記憶體裝置之輸入/輸 出線10。因此’ PM0S拉上電晶體S2a響應反相器3ia $輸出信號以拉高輸入/輸出線10至外電源供應電壓EVC $位準PM0S拉上電晶體3 2 a有一高電流能力以驅動兔 而高負荷之輸入/輸出線10 ，故功率是要由pM〇s拉上電 晶體32a所消耗。NM〇s拉下電晶體33a之漏極連接至輸 入/輸出線ίο，-閘極加上反相器31a之輸出信號，一源 極連接，地電壓VSS。如此，NM〇s拉下電晶體…響應 反相器〇 1 a t輸出信號以將輸入/輸出線工〇拉下至地電位 vss之位準。即輸出至輸入/輸出線1〇之信號在外電源供應 電壓EVC及地電壓VSS之間擺動。 經濟部中央標準局員工消費合作社印製 ------------ 袭--- Lr f (諳先閱讀背面之注意^項再填寫本頁) 如上討論者，圖3A中之傳統信號線驅動器之外電源供 應電壓EVC之電壓位準高於内電源供應電壓位準之電壓作 爲供應電壓、，其可操作於高速，但消耗之功率增加。 參考圖3B，如圖3A中之信號線驅動器相似之一傳统作 號線驅動器包括-反相器31b，一 ρ_拉上電晶體以 及一 NM0S拉下電晶體33b。同時，—内部電源供應電壓 有-低於外電源電壓Evc之位準用來作爲電源供應電 本紙張尺錢用t ϋ ®家辟（CNS ) Α4規格（ 10- 五、發明説明（8 Λ7 B7 經濟部中央標準局員工消費合作社印製 壓。 因此，PMOS拉上電晶體32b響應反相器3ib之輪出俨 號以上拉輸入/輸出線10至内電源供應電壓Ivc之位準: NM0S拉下電晶體3 3b響應反相器31b之輸出信號以拉 輸入/輸出線ίο爲地電壓vss位準。即輸出至輸入/輸2 10 i信號在内電源電壓IVC及地電壓vss之間擺動。 圖3B中之傳統信號線驅動器，其中之内電源供應 WC較外電源供應電壓EVC爲低，用來作電源供應電壓， 因而降低了，功率消耗，但在高速操作略有困難。 因此，本發明之-目的爲提供—信號線驅動器具有 及低功率消耗以㈣-信號線，如_半導體記憶體裝=之 資料輸入/輸出線及一輸入/輸出線，該線長而高負荷。二 此外’本發明之另-目的爲提供—半導體記憶體裝U 具有一信號線驅動器可操作於高速及有一 八 4爲本發明一具體實例之信號線驅動;： 4中ϋ體實例之電路選擇性供圖i & 2之輸人/ 線寫入驅動器之用，資料輸人/輸出線寫人驅動器及資料 入/輸出線讀出驅動器之用，並可驅動任何長而有—古二 之信號線。 冋-何 參考圖4 ·，此信號線驅動器包括第—反相器41… 二反::器42，第三反相器43，第—拉上單元44，第： 拉上單元45及一拉下單元46。 第一反相器41有第一電源供應電壓，即内電源供應 IVC作爲電源供應祕，及將自—輸人終端助收到之信

(讀先閱讀背面之注意事項再填寫本頁〕 —t- -訂. -1 -I —- I - — >-I I— I · 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（9 號反相。第二反相器42有一内電源供應電壓Ιν^ 應電壓，並將第一反相器41之輸出信號反相。第三反相器 43有-内電壓供應電壓IVC作爲電源供應電壓，並將第二 反相器42之輸出信號反相。因此，第一反相器、第二 反相器42，及第三反相器43之輸出信號在内電源供應電 聲IVC及地電壓位準VSS之間擺動。至少一個拉上單元ο 連接於第二供應電壓，即外電源電壓高於内電源電壓，及 輸出終端HD之間，至響應第二反相器42之輸出信號以拉 高輸出終端10。至少一個第二拉上單元45連接至内電源 供應電壓ivc及輸出終端10之間，及響應第三反相43之 輸出信號以在輸出終端10拉高此電壓。至少一個拉下單 元4 6連接至輸出終端I 〇及地電愿VSS之間，及響應第一 反相器41(或第三反相器43之輸出信號）之輸出信號以在 知出終端I 〇拉高此電壓。圖..4中利用一個第一拉上單元 44及一第二拉上單元45。輸出終端連接至一信號線， 其爲長而有高負荷，如圖i中之半導體記憶體裝置之輸入/ 輸出I 0 —樣。 每個第一反相器41，第二反相器42及第三反相器43可 包括反相器其他邏輯閘。第一拉上單元44含一 NM0S電 晶體’其一漏極連接至外電源供應電壓EVC，一閘極被供 應一第二反相器42之輸出信號，及—源極連接至輸出終端 °第二上拉單位45包含一P M0S電晶體，其源極連接 至内電源供應電壓IVC，閘極被供應第三反相器43之輸 出信號’及一漏極連接至輸出終端。特別是其設計可 -12- Μ氏張尺度適榇準（CNS ) Αϋ格（210X297公釐） (諳先閲讀背面之"意事項再填寫本頁)

A7 B7 ' 五、發明説明（1〇 ) 使第一上拉單元44之NMOS電晶體有高電流能力以驅動 一個長而有高負荷之信號連接至輸出終端I〇 。但第二上 拉單元之PMOS電晶體有一低電流能量。通常，功率由第 一上拉單元44之NMOS電晶體及第二上拉單元45之 PMOS電晶體所消耗。上拉單元46包含一 NMOS電聶體， 其具有一漏極連接至輸出終端I 〇 ，一閘極被供應第一反 相器4 1之輸出信號，及一源極連接至地電壓VSS。 圖4中之信號線驅動器之作業説明如下。 當在輸入終端DIO接收一邏輯低信號時，即圖1之半導 體記憶體裝置之資料輸入/輸出線DIO，第一及第三耳相器 4 1及4 3之輸出信號爲邏輯高，即内電源供應電壓IVC之 位準。因此，第一及第二上拉單元4 4及4 5被關閉，下拉 單元46則導電。輸出終端10及連接至輸务端10之信 號線被拉下至地位V S S。 經濟部中央標準局員工消費合作社印製 (讀先閱讀背面之洼意事項再填寫本頁) 當在輸入終端DJ 0 .收到一邏輯高信號時，第一及第三反 相器4 1及4 3之輸出信號爲邏輯低。同時，第二反相器4 2 之輸出信號爲邏輯高，即内電源供應電壓IVC。因此，第 一上拉單元44導電，響應第二反相器42之輸出信號，其 爲内電源供應電壓IVC之位準。此時，輸出終端10電壓 變爲IVC-V’t，其中Vt爲第一上拉單元44之NM0S電晶 體之門限電壓。於是第二上拉單元4 5導電，響應第三反相 器43之邏輯低輸出信號以增加輸出終端10之電壓至IVC 位準。如上述，設計上可使第一上拉單元4 4之NM0S電 晶體有一高電流能力，及第二上拉單元4 5之PM0S電晶 -13- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印f A7 ---- - —__ B7 . , 五、發明説明（11 ) " . 〜' --- 體有一低電流能力。因此，具有外電源供電壓Evc之第一 上拉單it 44用以作爲電源供應電壓以供應電流以驅動連接 至輸出10之信號線，具有内電源供應電壓Ivc之第二上 ,拉單元45作爲電源供應電壓以增加連接至輸出終端1〇之 信號線自IVC- Vt至IVC。 因此，圖4中之信號線驅動器中，連接至輸出終端之 信號線電壓首先由第—上拉單元44利用具有高於電源供應 ϋ之外電源供應電壓EVC增加至IVC-Vt位準。之後， 第一上拉單元4 5利用内電源.供應電壓Ivc增加與輸出終 端1〇之信號線自IVC-Vt至IVC位準，，由於内電源供應 電羡IVC而消耗之功率非常低。即圖4^信號線驅動器可 以高速操作而有一低功率消耗。 ’ 5爲本發明第二具體實例之信號線驅動器之電路圖。 第二具體實施例之電路可選擇性用爲圖〗及2之半導體記 憶體之輸入/輸出線寫入驅動器，資料輸入/輸出線寫入驅 動器及資料輸入/輸出線讀出驅動器，亦可驅動任何長而爲 南負荷之信號線。 參考圖5，信號線驅動器包括第_反相器5][，第二反相 器52 ’第三反相器53 ，第四反相器54 ，第一上拉單元 55，第二上拉單元56及一下拉單元57。 第一反相器5 1利用第一電源供應電壓，即内電源供應電 壓IVC作爲電源供應電壓並將自輸入終端dio收到之信號 予以反相。第二反相器5 2利用内電源電壓rvc爲電源供 應電壓並將第一反相器51之輸出信號反相。第三反相器 -14 - (讀先閲後背面·-¾注意事項再填寫本頁) r. 、?τ * I I -I— 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 五、發明説明（12 A7. B7 經濟部中央標準局員工消費合作社印製 5 3利用内部電源供應電壓! v c電源供應電 相器52之輸出信號反相。第 卄弟一反 厭TVr Α古、μ 反相器利用較内電源供應電 馬问之弟—電源供應電壓，即外電源供應電壓Ε % 作爲電源供應電壓，並將第三反相器53之輸出信號反相。 因此，第-，第二及第三反相器51、52及53之輸出产 號在，電源供應電壓IVC及地電壓vss之間擺動，而第四 反相器54之輸出信號，在外電源供應電壓evc及地電— vss之間擺動。—或多個第一上拉單元55連接在外電源 應電壓EVC及-輸出終端；[〇之間以響應第二反相器52 輸出信號以拉高在輸出終端1〇之電壓。一或多個第二 扭單元56連接在内電源供應電壓IV(： 以響應第四反相器54之輸出信號以拉高在輸出：端= 電壓。一或多個下拉單元57連接在輸出終端1〇及地電 VSS·^間並響應第一反相器51之輸出信號以降低在輸出 端10之電壓。圖5中，一個第一上拉單元55及_個第 上扭單7L 56連接一起。輸出終端1〇連接至一長而高負 之信號線，與圖1之半導體記憶體裝置之輸入/輸出線 樣。 每一個第一反相器51，第二反相器52，第三反相器 及第四反相器54均包括反相器或其他邏輯閘。第一上拉單 5 5包括NM0S電晶體，其漏極連接至外電源供應 EVC，其閘極被供應一第二反相器5 2之輸出信號， 連接至輸出終端1〇 。第二上拉單元56包括NMO S 體’其漏極連接至内電源供應電壓，其閘極被供以第 供 之 上 間 之 壓 終 何 5 四 1 ------ (諳先閲讀背面%注意事項再填寫本頁) -訂 15- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局負工消費合作社印製 A7 B7 1五、發明説明（13 ) 相器5 4之輸出信號；即一個在外電源供應電壓EVC及地 電壓VSS間擺動之信號加於其上，及一源極連接至輸出終 端10。此處之第二上拉單元5 6之閘極，其上被供應一個 第四反相器5 4之輸出信號，即一在外電源電壓EVC及地 電壓VSS間擺動之信號以防止NM0S電晶體之電壓降。特 別在第一上拉單元5 5之NM0S電晶體之設計爲具有高電 流能力以驅動與輸出終端I 〇連接之信號線，第二上拉單 元5 6之NM0S電晶體之設計爲有一低電流能力。通常， 功率主要由第一及第二上拉單元55及56之NM0S電晶體 所消耗。下拉單元5 7包括一 NM0S電晶體，其漏極連接 至輸出終端10 ，其閘被供應以第一反相器5 1之輸出信 號，其源極則連接至地電壓VSS。 圖5中之信號線驅動器之操作説明如下。當一邏輯低信 號在輸入終端DI0收到時，即圖1中之半導體記憶體裝置 之輸入/輸出線DI0，第一反相器51及第三反相器53之 輸出信號爲邏輯高，即内電源供應電壓IVC位準。同時， 第二及第四反相器52及54之輸出信號爲邏輯低。因此， 第一上拉單元55及第二上拉單元5 6被關閉，下拉單元'5 7 被成爲導電。輸出終端10連接至輸出終端10及信號線被 拉低至地電壓VSS « 當一邏輯高信號在輸入終端DI0收到時，第一及第三反 相器5 1及5 3之輸出信號爲邏輯低。此外，第二反相器5 2 之輸出信號爲邏輯高，即内電源供應電壓IVC ，而第四反 相器54之輸出信號爲邏輯高，即外電源供應電壓EVC。 -16- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先間讀背面之注意事項再填寫本頁)

、1T A7 A7 經濟部中央標隼局負工消費合作一社印製 源 源. 至 代 動 I) B7 五、發明説明（14 ) 因此’第-上拉單元52爲導電’響應第二反相器”之輸 出信號，其爲内電源供應電壓⑽。此處，輸出終端ι〇 之電壓變成IVC-Vt，其中之Vt代表第 久吊—上拉早7L 55之 NMOS電晶體之門限電壓。於是，第_ _ 不一上拉早兀56爲導 電。響應第四反相H54之料㈣’其料電源供應電壓 EVC，故輸出終端10之電麼增加至IV(：。此處，加至第 二上拉單元56上之外電源供應電壓之位準高於内電源供應 電壓IVC，因此，高於第二上拉單元56 < nmos電晶體 之門限電壓。輸出終端10之電壓增加至IVC，而第二上 拉單元56上並無電壓降。 如上所述，圖5之信號線驅動器如圖4之信號線驅動器 —樣，第一上拉單元5 5供應電流以驅動連接至輸出終端 ί〇之信號線，第二上拉單元56増加連接至輸出終端之 信號線之電歷Γ自IVC-Vt至IVC。 因此，在圖5中之信號線驅動器中，連接至信號線驅動 器之輸出終端10之信號線首先增加至Ivc_ Vt位準，此係 由第一上拉單元5 5利用較内電源電壓Ivc爲高之外電 供應電壓EVC而達成。於是第二上拉單元56利用内電 供應電壓增加與輸出終端I 〇之信號線之電壓由IVC- vt IVC，俾由於内電源電壓IVC極低而消耗之功率極低。 圖6爲圖4之信號線驅動器之土作定時圖。 .、-6中之參母evc代表外電源供應電壓，而IVC 表内電源供應電壓，參考字母V(DI〇)代表在信號線驅 器之輸入終端DI0收到之信號，參考字母VI (10)代表 -17 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公發） (請先閱讀背面'為注意事項再填寫本百C )

A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（15 )

信號=驅動=輸出終端10輸出之信號，此時信號線驅 動器中並不包括第二上拉單元45或56，參考字母V 代表自信號t動器之輸出終端10輪出之信號，此時在 信號線驅動器中包括有第二上拉單元45或56。 '參考圖6，在信號線驅動器中不包括第二上拉單元45或 56之6況下，信號V1(I〇)由第一上拉單元44捭古 ，。但在第二上拉單元45或56包括在信號：：動 益（炀况下，仏號V2(I0)由第一上拉單元Μ増高至 IVC-Vt ,之後再由第二上拉單元45增加至WC。 圖7爲在窝人期間之峯値電流’ t —傳統信號線驅動器 及根據本發明之信號線驅動器用爲圖1中半導體呓 置之資料輸人/輸出線寫人及-輸人/輪出線寫人驅動= 之秦値電流。 圖7中,P1顯不當圖3 A (傳統信號線驅動器用來供圖 1中之半導體記憶體裝置之資料輸人/輪出線寫人驅動器工2 及輸入/輸出線窝入驅動器13時之外電源供應電壓之 峯値電流，P2及P3顯示當本發明之信號線驅動器信號線 驅動器供輸入/輸出線驅動器13之用，及一傳統之信號線 驅動器供輸入/輸出線窝入驅動器12用之内電源供^電壓 IVC及外電源供應電壓EVC之分別峯値電流。 參考圖7，當使用本發明之信號線驅動器，峯値電流p2 及P3之如較使用傳統信號線驅動器時之ρι峯値電流爲 小。在本發明之信號線驅動器诗，其中使用内電源供2電 壓ivc及外電源供應電壓EVC，峯値電流p2及”流過。 I^衣-- - , C (請先閱讀背面之注意事項再填寫本頁)

、1T -^丨 ___ -18 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（16 ) 在傳統信號線驅動器中，僅使用外電源供應電壓EVC，外 電源供應電壓EVC之拳値電流ρι流過。？1之^點及Μ =c ·點馬當資料輸入/輸出線寫入驅動器12驅動連接至 貪枓輸入/輸出線寫入驅動器12之輪出終端之資料輸入/輸 •出線窝入驅動器12時之峯値電流。ρι ，p3及P2之點 "b" ’ "d"及”e"顯示在輸入/輸出線窝入驅動器13驅動連 接至輸入/輸出線窝入驅動器13之輸出終端時之峯値電 流。 如上所述，圖4及5中之信號線驅動器以高速操作，及 有—低功率消耗。因此，如其被選擇性用爲圖1及2之半 導體記憶體裝置之資料輸入/輸出線窝入驅動器，輸入/輸 出線寫入驅動器及資料輸入/輸出線讀出驅動器，或作爲任 何長而问負荷之信號線時，特別是在—多位元半導體記憶 體裝置中，半導體記憶體裝置有降低之功率消耗及可以^ 速操作。 问 總結，根據本發明之信號線驅動器可以高速操作而其功 率消耗降低，因此，使用相同之信號線驅動器之半導體記 憶體裝置之功率消耗降低而可在高速操作乂 吾人了解，本發明並不限於説明之具體實例，在本發明 之範圍内，此技藝人士可作許多修改及改變。 -19 良紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱謗背面之注意事項再填寫本頁)

Claims (1)

1. 申請專利範圍 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 為フNM0S電晶體，其有一汲極連接至輸出終端，一閘 極被加上輸入彳s號之反相，及一源極連接至地電壓。 6. 如申請專利範圍第1項之信號線驅動器，其中之第二電源 供應電壓為一外電源供應電壓自半導體記憶體裝置以外 收到，第一電源供應電壓為一内電壓供應電壓得自降低 在半導體記憶體裝置之降低之外電源供應電壓。 7. —種半導體記憶體裝置之信號線驅動器，其中接收到— 輸入信號以驅動一連接至一輪也终端之信號線，包括： 第一反相器，其利用第一電源供應電壓為電源供應電 壓將輸入信號反相； _____ · 口罘，反相器，利用第一電涿供應電壓作為電源供應電 壓將第一反相器之輸出信號反相； 第f反相器，其利用第一電源供應電壓為電源供應電 壓將第二反相器之輸出信號反相； 。至少：個第一上拉單元，其響應第二反相器之輸出信 號以拉高輸出終端之電壓 於第一電源供應電壓之第_ 至少一個第二上拉單元 號以拉高輸出終端之電壓 及輸出終端之間；及 、至少一個下拉單元，其響應第一反相器之輸出信號以 拉低輪出終端之電壓，係連接在輸出終端及—地電位。 8·:申請專利範圍第7項之信號線驅動器，其中之信號線係 輸入/輸出線以發射半導體記憶體裝置之記憶體單元陣 此單元連接在輸出終端及高 電源供應電壓之間； 其響應弟二反相器之輸出信 其連接於第一電源供應電壓

   (請先閲讀背面、ν/注意事項再填寫本頁} -裝_ 訂_ 申請專利範圍 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 列之資料。 9. 如巾睛專利|a圍第7項之信號線驅動胃，其中之第—上拉 單元為NMO S黾晶體，其有一沒極連接至第二電源供 應電壓，-閘極被供以第二反相器之輸人信號及—源極 連接至輸出終端》 10. 如申晴專利範圍第7項之信號線驅動器，其中第二上拉單 位為一 PMOS電晶體，其源極連接至第一供應電壓，— 閘極被供以第三反相器之輸出信in極連接 出終端。 1 11. 如申請專利範圍第7項之信號線驅令器.，其中乏下拉單元 為一NMOS電晶體，其有一攻極連接至輸出終端， 極被供―第—反相器之輸出信號’及—源極連接至地: 壓。 电 12. 如申請專利範圍第7項之哼號線驅動器，其中之第二電源 供應電壓為接收自半導體記憶體裝置之外部之一外電= 供應電壓，第一電源供應電壓為在半導體記憶體裝置降 低外電源供應電壓而得。 13. —種半導體記憶體裝置之信號線驅動器，其驅動一連接 至輸出終端之信號線，包括： 至少一個第一上拉單元，其響應於第—電源供應電壓 及地電壓間擺動之第一輸入信號以拉高輪出終端電壓至 一等於或第一電源供應電壓減去預定之電壓降之電壓， 此單元連接在輸出終端及一高於第一供應電壓之第-泰 源供應電壓之間； 甩 •3- 良紙張尺度適用中國國家襟準（CNS ) A4規格（210X297公釐） ----------—裝-- (請先閲、讀背面七注意事項#(填寫本Ij 訂 QI 線· A8 B8 C8 D8 申請專利範圍 • v個第—上拉單元’其響應一在地電壓及高於第 -電源供應電壓.之電壓間擺動之第二輸入信號以增加輸 ::端：電壓至第一電源供應電壓，此單元連接於輸入 終端及第一電源供應電壓之間； 至/個下拉單疋，其響應第一輸入信號之反相以拉 下輸出终端之電壓至地壓，此單元連接至輸出終端及地 電壓。 14’如申請專利範園第13項之信號線，昏動器，其中，較第一 電源供應電壓為高第二輸入信號之電壓等於第二電源供 應電壓。 __ · . 15·如申請專利範圍第1 3項之信號線驅動器，其中之信號線 係一輸入/輸出線供發射半導體記憶體裝置之一記憶體單 元陣列之資料。 16·如申請專利範圍第1 3項之信號線驅動器，其中之第一上 衩單元為一 NMOS電晶體，其有一汲極連接至第二電源 供應電壓，一問極被供應一第一輸入信號，及一源極連 接至輸.出終端。 17·如申請專利範圍第丨3項之信號線驅動器，其中之第二上 拉單元為一 NMOS電晶體，其有一汲.極連接至第—電源 供應電壓，一閘極被供以一第二輸入信號，及一源極連 接至輸出終端。 … 18_如申請專利範圍第1 3項之信號線驅動器，其中之下拉單 元為一 NMOS電晶體，其中一汲極連接至輸出終端，一 閘極被供以第一信號之反相，及一源極連接至地電壓。 -4 - 本紙張尺度適用中國國家標準（〇奶）八4^洛（210父297公釐） ----------裝— (請先閏讀背面之注意事項再填寫本頁) 訂^ 經濟部中央標隼局員工消費合作社印製 ABCD 經濟部中央標隼局員工消費合作社印製 其響應第二反相器之輸出信 其連接至第二供應電壓及輪 其響應篥四反.相器之輸出作 其連接在第一電源供應電壓 六、申請專利範圍 19.如申請專利範圍第13項之信號線驅動器，其中之第二電 源供應電壓為-接收自半導體記憶體裝置以外之外電源 供應電壓，及第-電源供應電壓係得自在半導體記憶體 裝置中降低外電源供應電壓之内電源供應電壓。〜 2〇· -種半導體記憶體裝置之信號線驅動器，其經由輪入終 端接收一輸入信號以驅動連接至輸出終端之信號 括： ‘ 一第一反相器，其利用第_電源—供應電壓作為電源供 應電壓以將輸入信號反相； 一第二反相器，其利用第一電源―供·應電壓作為—電源 供應電壓以將第一反相器之輸出信號反相； 一第三反相器，其利用第—電源供應電壓作為電源供 應電壓，將第二反相器之輸出信號反相； 一第四反相器，其利用較第—電源供應電壓為高之第 二電源供應電壓作為電源供應電壓，將第三反相器之榦 出信號反相； 則 至少一個第一上拉單元 號以拉高輸出終端之電壓 出終端之間； 至少一個第二上拉單元 號以拉高輸出終端之電壓 及輸出終端之間；及 至少一個下拉單元，其響應第一反相器之輸入信號以 扭下輸出終端之電壓’係連接在輸出終端及地電签之

   -5- 六、申請專利範圍 Α8 Β8 C8 D8 經濟部中决標準局買工消費合作社印製 間》 21. 如申請專利範圍第2 〇項之信號線驅動器，其中之信號線 為一輸入/輸出以線發射半導體記憶體裝置之記憶體單元 陣列之資科。 “ 22. 如申請專利範圍第2 〇項之信號線驅動器，其中之第一上 拉單元為—NM〇S電晶1皇，其有一沒極連接至第二電恩 供應電壓，一閘極被供以第二反相器之輪出信號，及— 源極連接至輸出終端。 、… 一 ' 23. 如申請專利範圍第2〇項之信號線驅動器，其中之第二上 拉單元為一NMOS電晶體，其有一负杈連接至第一電壓供應電壓，一閘極被供以第吗反相器之輸出信號，及— 源極連接至輸出終端。 24. 如申請專利範圍第20項之信號線驅動器，其中之下拉單 元為-NMOS電晶體，其具有一沒極連接至輸出終 一閘極被供以第一反相器之輸出信號，及-源極連接至 地電壓。 25. 如申請專利範圍第20項之信號線驅動器，其中之第二 源供應電壓係得自半導體記憶體裝置以外之—外電源 應電壓’而第一電源供應電壓為在半導體記憶體^置 夕卜電源供應電壓降低而得之—内電源供應電壓。 26. -種半導體記憶體裝置，包括〜：—輸人緩衝器自外部接 收-輸入信號並將輸入信號缓衝；—資料輸入/輸出線寫 入驅動器’其接收輸入缓衝器之輸出信號以驅動—資料 .輸入/輸出線；-輸入/輸出線寫入驅動器其接收由資料 電供 6-

   (請先閲讀背面之注意事項再填寫本頁) 袭-------ΐτ-----線-----^------------ 經濟部中央標準局舅工消費合作社印製 A8 B8 C8 D8 力、申請專利範圍 輸入/輸出線發射之信號以驅動一輸入/輸出線；一記憶 月豆單元陣列其儲存由輪入/輸出線發射之資料；一資料輸 入/輸出線讀出驅動器，其接收由記憶體單元陣列發射之 資料以驅動資料輸入/輸出線；一輸出緩衝器以接收一由 資料輸入/輸出,線發射之信號以緩衝此收到之信號並輸出 緩衝之信號至外部， 其中至^一個選擇自包括資料輸入/輸出線窝入驅動 器，輸出線寫入驅動器.及'資料輸入/輸出線讀出驅 動器之一^·包括： .反相器，其利用第一電-源供應電壓作為供應 電壓經Ϊ驅動器之輸入將收到之信號反相； 一第二反相器，其利用第一電源供應電壓將第—反 相器之輸出信號反相； 弟—反相器，其利用第一電源供應電壓將第_ 相器之輸出信號反相反 至少一個第一上拉單元，其響應第二反相器之輸出信 號以拉向輸出終端，該單元連接在一驅動器之輸出终端 及高於第一供應電壓之第二電源供應電壓之間；、 至t一個第二上拉單元，其響應第三反相器之輪出作 以拉高輸出終端之電壓，其連接在輸出終端及第 供應電壓之間； _ '原 至少一個下拉單元，其響應第一反相器之輸出信號 以払低輸出終端之電壓，其連接在輸出終端及地電尺 之間。 i (請先閱讀背面之注意事項再填寫本頁) -裝 、1T

   經濟部中央標準局員工消費合作社印製 A8 B8 C8 s-—-- -D8__ 六、申請專利' -- 27. 如申請專利範圍第2 6項之半導體記憶體裝置，其中之第 —上拉單元為一 NM〇s電晶體，其有一汲極連接至第二 電源供應電壓，一閘被供以第二反相器之輸出信二及= 源極連接至輸出終端。 28. 如申請專利範圍第2 6項之半導體記憶體裝置，其中之第 —上拉單元為一 PM〇s電晶體其具有一源極連接至第— 電源供應電壓，一閘極被供以第三反相器之輸出信號及 —汲極連接至輸出終端。 29. 如申請專利範圍第2 6項之半導體記憶體裝置，其中之下 拉單元為一 NM〇s電晶體，其有_一玟極連接至輸出終 端，閘極被供以第一反相器之輸出信號，及—源極連接 至地電壓。 30·如申請專利範圍第項之半導體記憶體裝置，其中之第 一電源供應電壓為一接收自半導體記憶體裝置外部之外 電源供應電壓，而第一電源供應電壓為得自將半導體記 憶體裝置之外電源供應電壓降低之一内電源供應電壓。 31•—種半導體記憶體裝置，包括：一輸入緩衝器其自外部 接收一輸入信號以缓衝此輸入信號；一資料輸入/輸出線 寫入驅動器，其接收輸入緩衝器之輸出信號以驅動一資 料輸入/輸出線；一輸入/輸出線寫入驅動器，其接收— 經資料輸入/輸出線發射之信號以驅動一輸入/輸出線； 一記憶體單元陣列，其儲存由輸入/輪出線之資料；一資 料輸入/輸出線讀出驅動器以接收自記憶體單元陣列發射 之ΐ料以驅動資料輸入/輸出線；一輪出緩衝器其接收自 -8 - 本纸張尺度適用中國國家操準（CNS ) Α4規格（210X297公楚） ---------裝-- (請先閣f背面之注意事項#.填寫本頁) 訂 Μ 線 Α8 Β8 C8 D8

   申請專利範圍 =輸入m出線發射之㈣，麵收収錢緩衝及輸 出緩衝後之信號至外部， 私其中至少選自包括資料輸入/輸出線窝入驅動器，輸入 /輪出線窝入驅動器及資料輸入/輸出線讀出驅動器之一 組包括： 第-反相器，其利用第—供應電壓作為電源供應 電壓將經由驅動器之輸入收到之信號反相； -第二反相E ’利用第〜電源戒應電壓作為電源供 應電壓將第一反相器之輸出信號反相； :第三反相器’利用第一電源喂應電壓為供應電壓 將第二反相器之輸出信號反相； 一第四反相器，利用較第一電源供應電壓為高之第 二電源供應電壓作為電源供應電壓以將第三反 輸出信號反相； ---------裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 經 中 央 標 準 局 β 工 消 費 合 作 社 印 製 至少一個第一上拉單元 號以拉高輸出終端之電壓 及驅動器之輸出終端之間 至少一個第二上拉單元 號以拉高輸出終端之電壓 電壓及輸出終端之間；及 至少—個下拉單元，其響應-弟一反相器之輸出信號以 將輸出終端之電壓降低，其連接在輸出終端及地電壓之 間。 32.如_請專利範園第3〗項之半導體記憶體裝置，其中該第 其響應第二反相器之輸出信 其連接在第二電源供應電壓 其響應第三驅動器之輸出作 该單元連接在第一電源供應 &--------- I: I 1— m · 9- 本紙柒尺度適用中國81家標準（CNS ) A4· ( t、申請專利範圍 =拉單元係為—NM0S電晶體，其具有—沒極連接至 ，'源供應呢壓，_閘極被施以第二反相器之輸出信 號，以及一源極連接至輪出終端。 33·如申晴ί利範圍第31項之半導體記憶體裝置，其中該第 上拉單元為·^ NM0S電晶體，其具有一汲極連接至第 f電源供應電壓，1極被施加以第四反相器之輸出信: 號，以及一源極連接至輸出終端。 34. 如申請專利範圍第31项之半導禮祕體裝置，其中之下 拉單元為一NM〇s電晶體，其汲極連接至輸出終端，一 閘被供以第一反相器之輸出信號一及-源極連接至地電 壓。 35. 如申請專利範圍第則之半導體記憶體裝置，其中之第 供：電壓為一外電源供應電壓，得自半導體記憶 姐裝置《外，及第一電源供應電壓為-内電源供應電壓 係自將半導體?己憶體裝置中之外電源供應電壓降低而 得0 - 10- 本紙張尺度適用中國國家襟準（CNS )八4規格（210XW7公釐）