KR20170043124A - 반도체장치 및 반도체시스템 - Google Patents

반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20170043124A
KR20170043124A KR1020150142080A KR20150142080A KR20170043124A KR 20170043124 A KR20170043124 A KR 20170043124A KR 1020150142080 A KR1020150142080 A KR 1020150142080A KR 20150142080 A KR20150142080 A KR 20150142080A KR 20170043124 A KR20170043124 A KR 20170043124A
Authority
KR
South Korea
Prior art keywords
voltage
data
control signal
pull
swing width
Prior art date
Application number
KR1020150142080A
Other languages
English (en)
Inventor
이창현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150142080A priority Critical patent/KR20170043124A/ko
Priority to US15/080,216 priority patent/US9947374B2/en
Priority to CN201610349124.XA priority patent/CN106571159B/zh
Publication of KR20170043124A publication Critical patent/KR20170043124A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)

Abstract

반도체시스템은 전원전압 및 제1 데이터를 출력하는 제1 반도체장치; 및
상기 전원전압에 응답하여 레벨이 조절되는 제어전압을 생성하고, 상기 제1 데이터를 입력받아 스윙폭이 변화된 제2 데이터를 생성하되, 상기 제2 데이터는 상기 제어전압에 의해 구동이 제어되는 제2 반도체장치를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 데이터를 구동하는 반도체장치를 포함하는 반도체시스템에 관한 것이다.
컴퓨터 시스템이나 전자통신분야 등의 기술 진보에 따라 정보의 저장을 위해 사용되는 반도체 메모리 장치는 점차로 저가격화, 소형화 및 대용량화되어 가고 있으며, 아울러 에너지 효율에 대한 요구 또한 커지고 있어 불필요한 전류의 소모를 억제하는 방향으로 반도체 메모리 장치에 대한 기술개발이 이루어지고 있다.
한편, 디램(DRAM)에서 리드동작 또는 라이트동작 수행하기 위해서는 다양한 드라이버들이 구비되어야 한다. 예를 들어, 디램의 리드 동작 시에는 데이터를 글로벌입출력라인으로 전달하기 위해 글로벌 입출력라인을 구동하는 드라이버가 필요하고, 라이트 동작 시에는 DQ패드를 통해 입력된 데이터를 글로벌입출력라인으로 전달하기 위해 글로벌입출력라인을 구동하는 드라이버가 필요하다.
일반적으로 디램에 포함된 드라이버들은 MOS트랜지스터들로 구현되는데, MOS트랜지스터들은 리드나 라이트 동작시 소모전류량을 줄이기 위해 전원전압(VDD) 레벨보다 낮은 레벨을 갖는 구동전압을 사용하여 소모전류량을 줄이게 된다. 이와같이 낮은 레벨의 구동전압을 사용하기 위해서는 문턱전압이 낮은 MOS트랜지스터들을 사용하게 된다.
본 발명은 데이터의 구동을 제어하는 제어신호의 레벨을 조절하는 반도체장치를 포함하는 반도체시스템을 제공한다.
이를 위해 본 발명은 전원전압 및 제1 데이터를 출력하는 제1 반도체장치 및 상기 전원전압에 응답하여 레벨이 조절되는 제어전압을 생성하고, 상기 제1 데이터를 입력받아 스윙폭이 변화된 제2 데이터를 생성하되, 상기 제2 데이터는 상기 제어전압에 의해 구동이 제어되는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 전원전압에 비례하여 생성된 가변전압에 응답하여 레벨이 조절되는 제어전압을 생성하는 제어전압생성부 및 제1 데이터를 입력받아 스윙폭이 변화된 제2 데이터를 생성하는 스윙폭변환부를 포함하되, 상기 제2 데이터는 제어전압에 의해 구동이 제어되는 반도체장치를 제공한다.
또한, 본 발명은 전원전압 및 제어전압을 공급받아 제1 스윙폭을 갖는 제1 데이터에 응답하여 풀업제어신호 및 풀다운제어신호를 생성하는 제어신호생성부 및 상기 풀업제어신호 및 상기 풀다운제어신호에 응답하여 제2 스윙폭을 갖는 제2 데이터를 구동하는 데이터구동부를 포함하되, 상기 제어전압은 상기 전원전압에 응답하여 레벨이 조절되고, 상기 풀업제어신호는 상기 제어전압에 의해 스윙폭이 조절되는 반도체장치를 제공한다.
본 발명에 의하면 반도체장치 내에서 전송되는 데이터를 낮은 레벨로 구동하여 전류소모를 감소시킬 수 있는 효과가 있다.
또한, 본 발명에 의하면 데이터의 구동을 제어하는 제어신호의 레벨을 조절하여 전원전압이 가변하며 발생하는 오동작을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 가변전압생성부의 일 실시예에 따른 회로도이다.
도 3은 도 1에 도시된 반도체시스템에 포함된 제어전압생성부의 일 실시예에 따른 회로도이다.
도 4는 도 3에 도시된 제어전압생성부의 동작을 설명하기 위한 그래프이다.
도 5는 도 1에 도시된 반도체시스템에 포함된 스윙폭변환부의 일 실시예에 따른 회로도이다.
도 6은 도 1 내지 도 5에 도시된 반도체장치 및 반도체시스템이 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체시스템은 제1 반도체장치(11) 및 제2 반도체장치(12)로 구성될 수 있다.
제1 반도체장치(11)는 전원전압(VDD) 및 제1 데이터(DATA1)를 출력할 수 있다. 전원전압(VDD)은 실시예에 따라 다양한 레벨로 설정될 수 있다. 전원전압(VDD)은 파워업구간 또는 다양한 동작모드에서 레벨이 변화될 수 있다. 제1 데이터(DATA1)는 내부에 포함된 데이터의 논리레벨에 따라 로직하이레벨 또는 로직로우레벨을 가질 수 있다. 제1 데이터(DATA1)는 로직하이레벨을 갖는 경우 전원전압(VDD)의 레벨을 갖고, 로직로우레벨인 경우 접지전압(VSS)의 레벨을 가질 수 있다. 제1 데이터(DATA1)는 전원전압(VDD)부터 접지전압(VSS)까지의 스윙폭을 가질 수 있다.
제2 반도체장치(12)는 가변전압생성부(13), 제어전압생성부(14) 및 스윙폭변환부(15)를 포함할 수 있다. 가변전압생성부(13)는 전원전압(VDD)를 공급받아 가변전압(VTEMP)을 생성할 수 있다. 좀 더 구체적으로 가변전압생성부(13)는 전원전압(VDD)의 레벨에 따라 레벨이 가변하는 가변전압(VTEMP)을 생성할 수 있다. 가변전압생성부(13)는 전원전압(VDD)을 공급받아 전원전압(VDD)에 비례하는 가변전압(VTEMP)을 생성할 수 있다. 가변전압생성부(13)는 전원전압(VDD)의 절반 레벨을 갖는 가변전압(VTEMP)을 생성할 수 있다. 가변전압생성부(13)는 실시예에 따라 전원전압(VDD)에 비례하는 다양한 레벨을 갖는 가변전압(VTEMP)을 생성할 수 있다.
제어전압생성부(14)는 가변전압(VTEMP)을 입력받아 제어전압(VNN)을 생성할 수 있다. 제어전압생성부(14)는 가변전압(VTEMP)에 응답하여 레벨이 조절되는 제어전압(VNN)을 생성할 수 있다. 제어전압생성부(14)는 가변전압(VTEMP)의 레벨이 증가할수록 증가하는 제어전압(VNN)을 생성할 수 있다. 제어전압(VNN)은 전원전압(VDD)보다 높은 레벨로 설정될 수 있다.
스윙폭변환부(15)는 전원전압(VDD) 및 제어전압(VNN)을 공급받아 제1 데이터(DATA1)에 응답하여 제2 데이터(DATA2)를 구동할 수 있다. 스윙폭변환부(15)는 제1 데이터(DATA1)를 입력받아 스윙폭이 변화된 제2 데이터(DATA2)를 생성할 수 있다. 스윙폭변환부(15)는 제1 데이터(DATA1)가 로직하이레벨을 갖는 경우 전원전압(VDD)보다 낮은 레벨로 구동되는 제2 데이터(DATA2)를 생성할 수 있다. 스윙폭변환부(15)는 제1 스윙폭을 갖는 제1 데이터(DATA1)를 입력받아 제1 스윙폭보다 작은 제2 스윙폭을 갖는 제2 데이터(DATA2)를 생성할 수 있다.
도 2를 참고하면, 가변전압생성부(13)는 저항소자들(R21, R22)를 포함할 수 있다. 저항소자(R21)는 전원전압(VDD)과 노드(nd21)사이에 연결될 수 있다. 노드(nd21)는 가변전압(VTEMP)이 출력되는 노드일 수 있다. 저항소자(R22)는 노드(nd21)와 접지전압(VSS)사이에 연결될 수 있다. 가변전압생성부(13)는 저항소자들(R21, R22)의 저항값에 따라 전원전압(VDD)을 전압분배하여 가변전압(VTEMP)을 생성할 수 있다. 저항소자들(R21, R22)의 저항값은 동일하게 설정되어 가변전압(VTEMP)은 전원전압(VDD)의 절반 레벨로 설정될 수 있다. 실시예에 따라 저항소자들(R21, R22)의 저항비를 조절하여 전원전압(VDD)에 비례한 가변전압(VTEMP)의 레벨을 다양하게 설정할 수 있다.
도 3을 참고하면, 제어전압생성부(14)는 제어전압구동부(31) 및 전하방출부(32)를 포함할 수 있다. 제어전압구동부(31)는 바이어스부(311), 전압분배부(312), 비교부(313), 전하공급부(314) 및 구동부(315)를 포함할 수 있다. 바이어스부(311)는 바이어스전압(VBIAS)에 응답하여 제어전압구동부(31)를 활성화시킬 수 있다. 바이어스전압(VBIAS)은 PVT변화에 관계없이 일정한 레벨로 공급되는 전압일 수 있다. 전압분배부(312)는 제어전압(VNN)이 출력되는 노드(nd31)의 전압을 전압분배하여 피드백전압(VFEED)을 생성할 수 있다. 전압분배부(312)는 제어전압(VNN)의 절반레벨인 피드백전압(VFEED)을 생성할 수 있다. 실시예에 따라서, 전압분배부(312)는 제어전압(VNN)을 전압분배한 다양한 레벨을 갖는 피드백전압(VFEED)을 생성할 수 있다. 비교부(313)는 피드백전압(VFEED)과 기준전압(VREF)을 비교하여 노드들(nd32, nd33)의 전하를 방출할 수 있다. 기준전압(VREF)은 전원전압(VDD)과 무관하게 일정한 레벨을 갖는 전압일 수 있다. 비교부(313)는 기준전압(VREF)이 피드백전압(VFEED)보다 높은 경우 노드(nd32)의 전하를 방출할 수 있다. 비교부(313)는 기준전압(VREF)이 피드백전압(VFEED)보다 낮은 경우 노드(nd33)의 전하를 방출할 수 있다. 전하공급부(314)는 노드(nd33)의 전하가 낮은 경우 노드들(nd32, nd33)에 전하를 공급할 수 있다. 구동부(315)는 노드(nd32)의 전하량에 따라 제어전압(VNN)을 구동할 수 있다. 구동부(315)는 노드(nd32)의 전하량이 적어 낮은 전압레벨을 갖는 경우 제어전압(VNN)을 구동전압(VPPE)으로 구동할 수 있다. 구동부(315)는 노드(nd32)의 전하량이 많아 높은 전압레벨을 갖는 경우 제어전압(VNN)의 구동을 차단할 수 있다. 구동전압(VPPE)은 전원전압(VDD) 및 제어전압(VNN)보다 높은 레벨로 설정될 수 있다. 구동전압(VPPE)은 제2 반도체장치(12) 외부에서 입력될 수 있고, 제2 반도체장치(12) 내부에서 생성할 수 있다. 따라서, 제어전압구동부(31)는 제어전압(VNN)을 전압분배한 피드백전압(VFEED)과 기준전압(VREF)을 비교하여 조절되는 노드(nd31)의 전하량에 따라 제어전압(VNN)을 구동할 수 있다. 제어전압구동부(31)는 노드(nd31)의 전하량이 낮은 경우 제어전압(VNN)을 높은 레벨로 구동할 수 있다. 제어전압구동부(31)는 노드(nd31)의 전하량이 높은 경우 제어전압(VNN)의 구동을 중단할 수 있다.
전하방출부(32)는 가변전압(VTEMP)에 응답하여 노드(nd32)의 전하를 방출할 수 있다. 전하방출부(32)는 가변전압(VTEMP)의 레벨이 높아지는 경우 노드(nd32)로부터 많은양의 전하를 방출할 수 있다. 즉, 가변전압(VTEMP)이 높아져 전하방출부(32)가 노드(nd32)로부터 많은 양의 전하를 방출하는 경우 제어전압구동부(31)는 제어전압(VNN)을 높은 레벨로 구동할 수 있다. 실시예에 따라서, 서로 다른 전압으로 제어되는 다수의 전하방출부를 구비하여 노드(nd32)의 전하량을 방출할 수도 있다.
도 4를 참고하면, 전원전압(VDD)의 레벨에 따라 제어전압(VNN)의 레벨변화를 확인할 수 있다. 가변전압(VTEMP)은 전원전압(VDD)을 전압분배하여 생성되는 전압이기 때문에 전원전압(VDD)과 비례하여 상승할 수 있다. 제어전압(VNN)은 전원전압(VDD)이 낮은 경우에 기준전압(VREF)과 피드백전압(VFEED)을 비교하여 생성되기 때문에 설정전압(VSET)보다 높은 레벨을 가질 수 있다. 설정전압(VSET)은 기준전압(VREF)의 레벨에 따라 설정될 수 있다. 전하방출부(32)는 가변전압(VTEMP)이 증가할수록 노드(nd32)로부터 많은양의 전하를 방출할 수 있다. 따라서, 제어전압(VNN)은 설정전압(VSET)보다 높은 레벨을 갖는 상태에서 가변전압(VTEMP)이 상승할수록 점차적으로 레벨이 상승할 수 있다. 여기서, 제어전압(VNN)은 전원전압(VDD)보다 항상 높은 레벨을 가질 수 있다.
도 5를 참고하면, 스윙폭변환부(15)는 제어신호생성부(51) 및 데이터구동부(52)를 포함할 수 있다. 제어신호생성부(51)는 인버터들(IV51, IV52)을 포함할 수 있다. 인버터(IV51)는 전원전압(VDD)과 접지전압(VSS)을 공급받아 제1 데이터(DATA1)를 반전버퍼링하여 풀다운제어신호(PD)를 생성할 수 있다. 인버터(IV51)는 제1 데이터(DATA1)가 로직하이레벨을 갖는 경우 접지전압(VSS)으로 구동되는 로직로우레벨의 풀다운제어신호(PD)를 생성할 수 있다. 인버터(IV51)는 제1 데이터(DATA1)가 로직로우레벨을 갖는 경우 전원전압(VDD)으로 구동되는 로직하이레벨의 풀다운제어신호(PD)를 생성할 수 있다. 따라서, 풀다운제어신호(PD)는 전원전압(VDD)에서 접지전압(VSS)까지인 제1 스윙폭을 가질 수 있다. 인버터(IV52)는 제어전압(VNN)과 접지전압(VSS)을 공급받아 풀다운제어신호(PD)를 반전버퍼링하여 풀업제어신호(PU)를 생성할 수 있다. 인버터(IV52)는 풀다운제어신호(PD)가 로직로우레벨을 갖는 경우 제어전압(VNN)으로 구동되는 풀업제어신호(PU)를 생성할 수 있다. 인버터(IV52)는 풀다운제어신호(PD) 로직하이레벨을 갖는 경우 접지전압(VSS)으로 구동되는 풀업제어신호(PU)를 생성할 수 있다. 따라서, 풀업제어신호(PU)는 제어전압(VNN)에서 접지전압(VSS)까지인 제3 스윙폭을 가질 수 있다.
데이터구동부(52)는 NMOS트랜지스터들(N51, N52)을 포함할 수 있다. NMOS트랜지스터(N51)는 전원전압(VDD)을 공급받아 풀업제어신호(PU)에 응답하여 제2 데이터(DATA2)를 구동할 수 있다. 로직하이레벨의 제1 데이터(DATA1)로부터 로직하이레벨의 풀업제어신호(PU)가 생성되는 경우 NMOS트랜지스터(N51)는 제어전압(VNN)으로 구동된 풀업제어신호(PU)를 게이트로 입력받아 제2 데이터(DATA2)를 구동할 수 있다. 전원전압(VDD)의 레벨이 제어전압(VNN)에서 NMOS트랜지스터(N51)의 문턱전압을 뺀 레벨보다 낮은 경우 제2 데이터(DATA2)는 전원전압(VDD)으로 구동될 수 있다. 전원전압(VDD)의 레벨이 제어전압(VNN)보다 낮고, 제어전압(VNN)에서 NMOS트랜지스터(N51)의 문턱전압을 뺀 레벨보다 높은 경우 제2 데이터(DATA2)는 제어전압(VNN)에서 NMOS트랜지스터(N51)의 문턱전압을 뺀 레벨보다 낮은 레벨로 구동될 수 있다. 제어전압(VNN)은 제어전압생성부(14)에서 전원전압(VDD)보다 높은 레벨로 조절하여 생성하기 때문에 제어전압(VNN)은 전원전압(VDD)보다 항상 높은 레벨을 가질 수 있다. NMOS트랜지스터는 일반적으로 게이트전압이 소스전압보다 문턱전압만큼 높은 전압이 인가되어 드레인과 소스간에 전류가 통할 수 있다. 따라서, NMOS트랜지스터의 소스전압은 게이트의 전압보다 문턱전압이상으로 낮게 구동될 수 있다. 또한, 게이트전압이 드레인전압보다 낮아지는 경우 NMOS트랜지스터는 정상적인 동작을 수행하지 못하므로, 게이트전압은 드레인전압보다 높은 레벨을 인가하는 것이 바람직하다.
NMOS트랜지스터(N52)는 접지전압(VSS)을 공급받아 풀다운제어신호(PD)에 응답하여 제2 데이터(DATA2)를 구동할 수 있다. 로직로우레벨의 제1 데이터(DATA1)가 입력되어 로직하이레벨의 풀다운제어신호(PD)가 생성되는 경우 NMOS트랜지스터(N52)는 제2 데이터(DATA2)를 접지전압(VSS)으로 구동할 수 있다. 따라서, 제2 데이터(DATA2)는 로직하이레벨인 경우 제어전압(VNN)에서 NMOS트랜지스터(N51)의 문턱전압만큼 낮은 레벨보다 낮은 레벨로 구동되고, 로직로우레벨인 경우 접지전압으로 구동되는 제2 스윙폭을 가질 수 있다. 제2 데이터(DATA2)의 스윙폭은 제어전압(VNN)의 레벨을 조절하거나, NMOS트랜지스터(N51)의 문턱전압을 조절하는 것으로 조절할 수 있다.
이상 살펴본 바와 같이 스윙폭변환부(15)는 로직하이레벨의 제1 데이터(DATA1)가 입력되는 경우 제어전압(VNN)으로 구동되는 풀업제어신호(PU)를 생성하여 제2 데이터(DATA2)를 낮은 레벨로 구동하여 전력소모를 감소시킬 수 있다. 또한, 제어전압생성부(14)에서 전원전압(VDD)보다 높은 제어전압(VNN)을 생성하여 NMOS트랜지스터(N51)가 정상적인 동작을 수행하지 못해 생기는 오동작을 방지할 수 있다.
앞서, 도 1 내지 도 5에서 살펴본 반도체장치 및 반도체시스템은 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 6을 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 제2 반도체장치(12)를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 메모리컨트롤러(1002)는 도 1에 도시된 제1 반도체장치(11)를 포함할 수 있다. 도 6에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 비휘발성 메모리(1001)를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터(DATA)를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
11: 제1 반도체장치 12: 제2 반도체장치
13: 가변전압생성부 14: 제어전압생성부
15: 스윙폭변환부 31: 제어전압구동부
311: 바이어스부 312: 전압분배부
313: 비교부 314: 전하공급부
315: 구동부 32: 전하방출부
52: 제어신호생성부 52: 데이터구동부

Claims (20)

  1. 전원전압 및 제1 데이터를 출력하는 제1 반도체장치; 및
    상기 전원전압에 응답하여 레벨이 조절되는 제어전압을 생성하고, 상기 제1 데이터를 입력받아 스윙폭이 변화된 제2 데이터를 생성하되, 상기 제2 데이터는 상기 제어전압에 의해 구동이 제어되는 제2 반도체장치를 포함하는 반도체시스템.
  2. 제 1 항에 있어서, 상기 제1 데이터는 제1 스윙폭을 갖고, 상기 제2 데이터는 제2 스윙폭을 갖는 반도체시스템.
  3. 제 2 항에 있어서, 상기 제1 스윙폭은 상기 전원전압에서 접지전압까지인 반도체시스템.
  4. 제 2 항에 있어서, 상기 제2 스윙폭은 제1 스윙폭보다 작게 설정되는 반도체시스템.
  5. 제 1 항에 있어서, 상기 제어전압은 상기 전원전압보다 높은 레벨을 갖는 반도체시스템.
  6. 제 1 항에 있어서, 상기 제2 반도체장치는
    상기 전원전압을 전압분배하여 가변전압을 생성하는 가변전압생성부; 및
    상기 가변전압에 응답하여 레벨이 조절되는 상기 제어전압을 생성하는 제어전압생성부를 포함하는 반도체시스템.
  7. 제 6 항에 있어서, 상기 제어전압생성부는
    상기 제어전압을 전압분배한 피드백전압과 기준전압을 비교하여 전하량이 조절되는 노드의 전하량에 따라 상기 제어전압을 구동하는 제어전압구동부; 및
    상기 가변전압에 응답하여 상기 노드의 전하를 방출하는 전하방출부를 포함하는 반도체시스템.
  8. 제 1 항에 있어서, 상기 제2 반도체장치는
    상기 전원전압 및 상기 제어전압을 공급받아 상기 제1 데이터에 응답하여 스윙폭이 변화된 상기 제2 데이터를 생성하는 스윙폭변환부를 포함하는 반도체시스템.
  9. 제 8 항에 있어서, 상기 스윙폭변환부는
    상기 전원전압 및 상기 제어전압을 공급받아 상기 제1 데이터에 응답하여 풀다운제어신호 및 풀업제어신호를 생성하는 제어신호생성부; 및
    상기 전원전압을 공급받아 상기 풀업제어신호 및 상기 풀다운제어신호에 응답하여 상기 제2 데이터를 구동하는 데이터구동부를 포함하는 반도체시스템.
  10. 제 9 항에 있어서, 상기 풀다운제어신호는 제1 스윙폭을 갖고, 상기 풀업제어신호는 제3 스윙폭을 갖는 반도체시스템.
  11. 제 9 항에 있어서, 상기 제어신호생성부는
    상기 전원전압을 공급받아 상기 제1 데이터를 버퍼링하여 상기 풀다운제어신호를 생성하는 제1 인버터; 및
    상기 제어전압을 공급받아 상기 풀다운제어신호를 버퍼링하여 상기 풀업제어신호를 생성하는 제2 인버터를 포함하는 반도체시스템.
  12. 제 9 항에 있어서, 상기 데이터구동부는
    상기 전원전압을 공급받아 상기 풀업제어신호에 응답하여 상기 제2 데이터를 구동하는 제1 MOS트랜지스터; 및
    접지전압을 공급받아 상기 풀다운제어신호에 응답하여 상기 제2 데이터를 구동하는 제2 MOS트랜지스터를 포함하는 반도체시스템.
  13. 제 12 항에 있어서, 상기 제1 MOS트랜지스터 및 상기 제2 MOS트랜지스터는 NMOS트랜지스터로 구현되는 반도체시스템.
  14. 전원전압에 비례하여 생성된 가변전압에 응답하여 레벨이 조절되는 제어전압을 생성하는 제어전압생성부; 및
    제1 데이터를 입력받아 스윙폭이 변화된 제2 데이터를 생성하는 스윙폭변환부를 포함하되, 상기 제2 데이터는 상기 제어전압에 의해 구동이 제어되는 반도체장치.
  15. 제 14 항에 있어서, 상기 제1 데이터는 제1 스윙폭을 갖고, 상기 제2 데이터는 제2 스윙폭을 가지며, 상기 제2 스윙폭은 상기 제1 스윙폭보다 작게 설정되는 반도체장치.
  16. 제 14 항에 있어서, 상기 스윙폭변환부는
    상기 전원전압 및 상기 제어전압을 공급받아 상기 제1 데이터에 응답하여 풀다운제어신호 및 풀업제어신호를 생성하는 제어신호생성부; 및
    상기 전원전압을 공급받아 상기 풀업제어신호 및 상기 풀다운제어신호에 응답하여 상기 제2 데이터를 구동하는 데이터구동부를 포함하는 반도체시스템.
  17. 제 16 항에 있어서, 상기 제어신호생성부는
    상기 전원전압을 공급받아 상기 제1 데이터를 버퍼링하여 상기 풀다운제어신호를 생성하는 제1 인버터; 및
    상기 제어전압을 공급받아 상기 풀다운제어신호를 버퍼링하여 상기 풀업제어신호를 생성하는 제2 인버터를 포함하는 반도체장치.
  18. 전원전압 및 제어전압을 공급받아 제1 스윙폭을 갖는 제1 데이터에 응답하여 풀업제어신호 및 풀다운제어신호를 생성하는 제어신호생성부; 및
    상기 풀업제어신호 및 상기 풀다운제어신호에 응답하여 제2 스윙폭을 갖는 제2 데이터를 구동하는 데이터구동부를 포함하되, 상기 제어전압은 상기 전원전압에 응답하여 상기 전원전압보다 높은 레벨로 조절되고, 상기 풀업제어신호는 상기 제어전압에 의해 스윙폭이 조절되는 반도체장치.
  19. 제 18 항에 있어서, 상기 데이터구동부는
    상기 전원전압을 공급받아 상기 풀업제어신호에 응답하여 상기 제2 데이터를 구동하는 제1 MOS트랜지스터; 및
    접지전압을 공급받아 상기 풀다운제어신호에 응답하여 상기 제2 데이터를 구동하는 제2 MOS트랜지스터를 포함하는 반도체장치.
  20. 제 12 항에 있어서, 상기 제1 MOS트랜지스터 및 상기 제2 MOS트랜지스터는 NMOS트랜지스터로 구현되는 반도체장치.
KR1020150142080A 2015-10-12 2015-10-12 반도체장치 및 반도체시스템 KR20170043124A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150142080A KR20170043124A (ko) 2015-10-12 2015-10-12 반도체장치 및 반도체시스템
US15/080,216 US9947374B2 (en) 2015-10-12 2016-03-24 Semiconductor devices and semiconductor systems including the same
CN201610349124.XA CN106571159B (zh) 2015-10-12 2016-05-24 半导体器件以及包括半导体器件的半导体系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150142080A KR20170043124A (ko) 2015-10-12 2015-10-12 반도체장치 및 반도체시스템

Publications (1)

Publication Number Publication Date
KR20170043124A true KR20170043124A (ko) 2017-04-21

Family

ID=58498817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150142080A KR20170043124A (ko) 2015-10-12 2015-10-12 반도체장치 및 반도체시스템

Country Status (3)

Country Link
US (1) US9947374B2 (ko)
KR (1) KR20170043124A (ko)
CN (1) CN106571159B (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420527A (en) * 1994-04-06 1995-05-30 Itt Corporation Temperature and supply insensitive TTL or CMOS to 0/-5 V translator
KR100238247B1 (ko) * 1997-05-16 2000-01-15 윤종용 고속 저전력 신호라인 드라이버 및 이를 이용한 반도체메모리장치
KR100937951B1 (ko) * 2008-09-05 2010-01-21 주식회사 하이닉스반도체 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치
KR101530085B1 (ko) * 2008-12-24 2015-06-18 테세라 어드밴스드 테크놀로지스, 인크. 저 드롭 아웃(ｌｄｏ) 전압 레귤레이터 및 그의 동작 방법
US8008951B2 (en) * 2009-09-08 2011-08-30 Integrated Device Technology, Inc. High voltage switch utilizing low voltage MOS transistors with high voltage breakdown isolation junctions
KR20110100465A (ko) * 2010-03-04 2011-09-14 삼성전자주식회사 메모리 시스템
KR101206499B1 (ko) * 2010-11-22 2012-11-29 에스케이하이닉스 주식회사 집적 회로
KR20120098303A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 데이터 전송회로
KR20120098025A (ko) 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 하이브리드 전압 레귤레이터
JP6228769B2 (ja) 2013-07-11 2017-11-08 ローム株式会社 電源回路
CN103580479B (zh) * 2013-10-15 2016-06-08 上海兆芯集成电路有限公司 电压转换电路
US9379700B2 (en) * 2014-02-24 2016-06-28 Freescale Semiconductor, Inc. Dual-voltage detector having disable outputs within separate voltage domain and related methods

Also Published As

Publication number Publication date
CN106571159B (zh) 2020-12-25
US20170103787A1 (en) 2017-04-13
US9947374B2 (en) 2018-04-17
CN106571159A (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
KR102628533B1 (ko) 반도체장치 및 반도체시스템
KR102515463B1 (ko) 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
US9559691B1 (en) Semiconductor device and semiconductor system
KR102671072B1 (ko) 반도체장치 및 반도체시스템
US8493795B2 (en) Voltage stabilization device and semiconductor device including the same, and voltage generation method
US9837134B2 (en) Semiconductor device and system including sense amplifier and pre-charge voltage by a variation
US20150055422A1 (en) Semiconductor memory apparatus
KR102567922B1 (ko) 지연회로 및 이를 이용한 반도체시스템
US9792970B2 (en) Semiconductor device and semiconductor system
KR102504615B1 (ko) 대기전류 감소를 위한 펌프 스위칭 제어장치 및 이를 이용한 펌핑 장치
US9647659B1 (en) Semiconductor devices
US10026461B2 (en) Semiconductor devices and semiconductor systems including the same
KR20180045690A (ko) 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
CN106571159B (zh) 半导体器件以及包括半导体器件的半导体系统
KR102087873B1 (ko) 전압 생성 회로, 반도체 장치, 시스템 및 전압 생성 방법
CN110931059B (zh) 提供掉电模式的半导体器件及使用其控制掉电模式的方法
US8649237B2 (en) Power-up signal generation circuit
US10707838B2 (en) Input and output circuits and integrated circuits using the same
KR102444947B1 (ko) 반도체장치
KR102553854B1 (ko) 반도체장치
US10110227B2 (en) Internal voltage generation circuit
US10515673B2 (en) Semiconductor devices and semiconductor systems including a semiconductor device
US10353413B2 (en) Voltage generation circuits, semiconductor devices including the same, and methods of generating voltages
KR102526601B1 (ko) 전류 드라이버, 라이트 드라이버 및 이를 이용하는 반도체 메모리 장치
US9595305B1 (en) Semiconductor devices