TW313742B - - Google Patents
Download PDFInfo
- Publication number
- TW313742B TW313742B TW084103217A TW84103217A TW313742B TW 313742 B TW313742 B TW 313742B TW 084103217 A TW084103217 A TW 084103217A TW 84103217 A TW84103217 A TW 84103217A TW 313742 B TW313742 B TW 313742B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- data
- phase
- polarity
- segment
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
Description
3742 A7 B7 經濟部中央標準局員工消費合作社印製、吣 五、發明説明() 本發明係大體有醑於數位資料接收器,且更明確地說 係有躕於數位電視接收器。最近已有数假糸統被提出以傳 送及接收数位形式之電視信號。該電視信號可包含例如: 壓縮寬頻高定義電視(HDTV)信號或一個以上之壓縮國家電 視系統委員會(NTSC)的信號。此二種最廣泛推展之調變技 術正被考盧來促成這種傳輸者為正交振輻調變(QAM)與殘 留邊帶調變(VSB)。美國專利第5,087,975號揭示一種VSB 系統,用於在一標準6MHz電視頻道上* K該頻道的較低邊 緣之相當小(低水準)引示來傳輸連續Μ位準符號形式之電 視信號。當使該等符號表現出特激之Μ位準(即VSB模態)數 目會變化之下,該符號率以固定為較佳*即為684Η之速率 (大約為每秒10.76百萬符號),此處Η為HTSC之水平掃瞄頻 率。在任何特殊情況所用之符號位準数目大多為會使傳輸 媒體表現出特徽之信虢對雜訊(S/N)比的函數,在S/N比為 低之情況下所用的信號位準數目較小。吾人咸信24,16,8 ,4,2,之系統容納位準可提供能滿足大多情況之適當彈性 。其將瞭解到較低的Μ值可在降低傳輸位元率的代價下提 供改良的S/N比績效。例如,在假定每秒10.76百萬位元之 傳輸位元率、一個4位準信號(每符號2個位元)可提供每秒 21.52百萬位元之傳輸位元率,餘此類推。 數位電視接收器之適當操作須使該接收之載波信號能 相當迅速地被獲取,且無線電頻率(RF)與中間頻率(IP)分 段能被舞當地調整。由於缺少任何種類的引示,在QAM内 取得ΪΤ波是相當困難的。但在上述VSB系統之使用引示,
*4- (請先閱讀背面之注意事項再填寫本頁) i-_ 訂 準 標 家 釐 公 7 29 313742 A7 B7 五、發明説明( 經濟部中央標準局員工消費合作社印製 對取得載波有很大助益,然而由於該引示之較低位準與用 於VSB接收器的同步解調器的牽引受限*還是可能遭遇某 些困難。本發明之第一層面在於加強頻率之牽引與鎖相迴 路(FPLL),另外在於處理一個改進的自動增益控制(AGC) 系統。而且,在該同步解調器內之FPLL為雙相穩定的。因 之,其輸出資料之相位可被轉換且因而須被進行相位逆轉 。進而言之,FPLL之鎖定係由其自動頻率控制(APC)濾波 器之特徵所決定,且在本發明之一個層面中,一個這種特 徵之改良被提供。本發明係被導向至一個用於使該FPLL穩 定之分段受驅動AFC閂鎖器。 因此,本發明之一個基本目標在於要在一應用同步解 調器的數位接收器内提供一種改良的FPLL,其可發展出一 直流(DC)引示。 本發明之另一個層面為要提供一種不受資料振幅或雜 訊影響之改良的FTLL。 本發明的進一步特性與優點將在審閲下列本發明之較 佳實施例配K附圖而為明顯•其中: 第1圖為接收Μ位準VSB信號所構建之一接收器的部分 方塊圖; 第2圖為第1圖之IF放大器與同步解調器之更细部圖; 第3圖為用於控制該接收器所用之AGC的電路; 第4圖顯示該AGC電路之作業模態; 第5圖揭示一個於必要時進行資料自動相位逆轉之資 料極性逆轉器;
適 國國家標準(CNS) 210X297公* ) (請先閲讀背面之注意事項再填寫本頁) ^jl3?42 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明() 第6圖一個依據本發明之分段受驅動AFC閂鎖器;Μ及 第7Α與7Β圖為說明第6圖之漶波器作業的曲線。 就如上述者,該被傳送之VSB信號Κ包括在該6MHz電 視頻道下限之小引示為較佳*其被轉換成靠近該頻道上限 之大約為46.69MHz的中間頻率(IF)。同時,雖然不受限於 此*該被傳送之信號係以包含有包括了 313個資料分段之 連續資料框為較佳。每一資料分段包括832個符號(K大約 每秒10.76百萬符號之比率出現)*其中828個用於資料, 而其4個被提供於每一資料分段之固定位置,以定義一個 分段同步字元。該資料分段同步字元僅包含2位準符號* 而該等資料符號可因應用之需而定為2,4,8,16或24位準。 同時*每一框之第一個資料分段包含一序列2位準符號代 表一個框同步碼,以及包含一個VSB模態控制信號來辨識 該框其餘312個資料分段之資料符號的位準M(24,16,8,4或 2) 〇 該引示可在該發射機內利用對該等符號值引入一個偏 置(DC位準常數)而便利地生成。該偏置在該接收器内產生 一涸固定的DC被用於載波之恢復。依照本發明之一層面, 在該接收器内之此「被恢復」的DC在載波取得後由該資料 頻道被消除,以使進一步之處理最佳化。 參照第1圖,該被接收的RF信號由一被微處理器12所 控制之調諧器10轉換成IF信號。該微處理器12反應於鍵盤 14或IR接收器16的使用者輸入,以對調諧器10施K適當的 信號來微調該選擇的頻道。該IF信號包括該46.69MHz之引
(210X297公釐) 張 紙 適 準 標 家
\/ S N C (請先閔讀背面之注意事項再填寫本頁) 、-'ff
T 313742 A7 B7 五、 發明説明(
示由調諧器10,經由一個具有大約41-47MHz通帶之SAW濾 波器18施加至一 IF放大器與同步解調器20。該解調器20之 類比基帶輸出經由一電容器21被耦合於類比數位(A/D)轉 換器22,其對該信號取樣並將該Μ位準符號資訊以二進位 形式提供給一數位處理器24。電容器21消除上述由該A/D 22輸入之DC偏置。就如將於下文更詳细解釋者,A/D 22係 被操作,Μ對應於數位處理器24所產生之時鐘信號的精確 符號時間來對解調器20之輸出取樣。數位處理器24供應該 資料,也供應一 AGC控制信號給IF放大器與同步解調器20 *其再供應一延遲的AGC信虢給調諧器10。解調器20與數 位處理器24二者係反應於微處理器12對選擇的起始狀況, 如開電、頻道改變與資料分段損失或框同步反應所產生之 AFC消除信號。最後,由於該資料輸出的相位可因在同步 解調器内的FPLL為雙相穩定*為了提供資料之適當相位, 自動配置亦被包括。此將於相闞第5圖中更完整地加以描 述。 IF放大器與同步解調器20在第2圖中有更詳细的顯示 。由SAW滹波器來之IF信號經由一增益控制放大器30被施 加到一 IF開鼷32之一輸入。放大器30之增益被一 AGC控制 與充電泵31所控制。電路31反應於向上增益與向下增益信 號來使一電容器33充電或放電至所須之值,K控制放大器 30之增益。電路31亦產生一延遲的AGC信號K施加至調諧 器 1〇。. €通器34反應於由微處理器12來之該AFC消除 (請先閱讀背面之注意事項再填寫本頁) % 訂 i. 尺度適用中國國家標隼(CNS ) Μ規格(210X297公釐) A7 B7 五、 經濟部中央橾準局員工消費合作社印製
發明説明() 信號而被賦能* K將具有引示頻率(46,69MHz)之相當強的 信號施加於IF*開關32的第二輸入。IF開鼸32亦反應於AFC 消除信號,以將水晶振盪器34之輸出耦合該開藺輸出,否 則其係可操作K將IF放大器30之輸出耦合於其輸出。因此 ,當該AFC消除信號未出現時,IF開關32之輸出為該IF信 號;而當該AFC消除信號出現時,則其為水晶振通器34之 輸出。 IF開躕32之輸出被施加至一對多工器40與42之第一輸 入。一可控制電壓之振暹器(VC0)44名義上產生頻率等於 4倍引示頻率(即186,76MHz)之輸出,其被施加至一個除K 4之預先定標電路46, K於該引示頻率產生一對90’相位置 換信號。該同相(0’)信號被施加於該多工器40之第二輸入 ,以產生一同相基帶分量I,且該正交(90’)信號被施加於 多工器42之第二輸入,K產生一正交基帶分量(Q)。該I與 Q分量經由個別的低通漶波器50與52被耦合,以去除第二 與較高階的諧波混頻器產物,並被放大器54與56放大Μ提 供所須的輸出位準。被放大的I與Q分量被供應給FPLL 58 之個別輸入,其Μ習知的方式被操作,以產生一調諧電壓 Vt,Κ將VC0 44所產生的信號頻率與相位鎖定為該引示頻 率之4倍。電容器21如上述般地防止在該I頻道信號的DC偏 置不致被施加於A/D 22。在此方式下,該除法器46所產生 的正交信號被鎖定為該引示IF頻率* K適當地將所接收的 IF信號解調。 在某些起始型式的狀況中,諸如在開電或頻道變換之 •8· 本紙張尺度逋用中國國家標準(CNS ) Α4規格(2ΙΟΧ297公釐) I 111111 —-^111111 訂; Ir (請先閲讀背面之注意事項再填寫本頁) A7 A7 經濟部中央標準局員工消費合作社印裝 B7 五、發明説明() 際,VCO 44之頻率可能背離其名義頻率之186.76MHz,使得 FPLL 58在反應於相當小之接收引示的迅速鎖定不會發生 。(FPLL 58在該弱引示信號的IF頻率所典型具有的牽引範 圍僅大約為土 ΙΟΟΚΗζ,而其在強信號下的牽引範圍典型上 大約為± 750KHz)。為了舒緩此問題,水晶振盪器34的相 當強之46.69MHz輸出經由IF開關32在一起始時段之際被施 加於多工器40與42之輸入,此時段係由該AFC消除信號之 歷時長短所定義,即AFC信號被賦能,而非由IF放大器30 之被接收的IF信號。該起始時段包含一有最大增益之固定 的期間(大約為200毫秒(ms)之長)。其將瞭解到要形成最 大增益要花費lins,此被視為該起始時段之一部分。在對 應於該AFC消除信號歷時長短的起始時段之際,該IF放大 器增益被維持於其最大位準,而不論IF信號的實際位準為 何。因此,在此時段之際,該AGC系統被廢棄。 在該IF引示頻率之相當強的信號在該起始時段之際由 水晶振盪器34被施加至該同步解調器,K使FPLL 58迅速 地將VC0 44之頻率引至其名義值。在該起始時段之後,當 該頻道未出現*資料信號持續地被一比較器72將之與一最 大值或限幅電平加K比較。若該接收資料信號之絕對值有 八個連續符號超過該限幅電平時,解碼器68會產生一輸出 造成解碼器70產生一個向下增益信號,以依預定的增量或 減量降低放大器30之增益。此持續至比較器72所要求的狀 況被滿足為止。對於該狀況未被滿足的期間而言,不會有 增益降低發生。當分段同步鎖定達成時,解碼器68會失效 V·.-- _zlz- 免紙¥尺度適用中國國家標準(CNS > A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) % 、11 313742 Α7 Α7 Β7 五、發明説明() (請先閱讀背面之注意事項再填寫本頁) ,且該接收器進入操作的相干AGC模態,其中放大器30之 增益依據接收IF信號之強度被控制,例如由該分段同步字 元加以決定,其係由漶波器62輸出所產生的相干脈衝加以 代表。該相干脈衝被施加至一極性選擇電路(顯示於第5圖 ),Μ確保由於FPLL 58可被鎖定二相位之任一而使資料極 性為正確。 就如將所見到者,反應於該相干脈衝與一極性選擇符 號位元所生成的極性逆轉控制(第5圖)被用於控制極性逆 轉器59之極性與開闞73之位置,其將如所要描述般地施加 一接地電壓(零)或一個+5V電壓至第6圖中之FPLL電路。此 特性包含於本發明内。 經濟部中央標準局員工消費合作社印製 一參考位準於一加法器76內由該相干脈衝被減掉,且 該結果在一 AGC積分器74內被積分,其輸出被施加至解碼 器70Κ控制充電泵31。特別地說,當加法器76的積分輸出 超過一個第一位準時,一向下增益信號被解碼器70產生以 降低放大器30之增益;而當該積分信號低於一第二位準時 ,一向上增益信號被解碼器70產生Κ增加放大器30之增益 。積分器74在一向上增益或一向下增益信號被產生後被解 碼器70重置。加法器76之輸出亦施加至一分段同步積分器 94,其輸出被施加至一比較器96之一輸入,其他的輸入被 Μ零信號參考值加Κ供應。比較器96的輸出被供應給一分 段同步產生器98, Μ每當由濾波器62來的該積分相干脈衝 等於或大於零值峙提供一分段同步輸出,且在分段同步鎖 定已達成時提供該分段同步鎖定信號。 -;··-
*":?氣張尺度適用中國國家梂準(CNS ) Α4規格(210X297公釐) 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明() 該分段同步產生器98在有足夠數目的分段同步時(此 可利用一個信賴計數配置加K完成),會生成一個分段同 步鎖定信號,且該分段同步鎖定信號在第5圖中被送至該 FPLL。就如將所要見到者,該極性逆轉控制、該分段同步 鎖定信號與該AFC消除信號之未出現被用於在本發明中之 FPLL的AFC閂鎖。 該非相干AGC操作相當快速,而能在每八個符號時鐘 内使增益改變生效。另一方面*相干AGC操作係反應於該 分段同步字元,因此只能在每一資料分段使增益變化生效 。其將瞭解到*相干模態的AGC可反應於任何信號特徵, 且本發明不受限於要使用分段同步來生成該AGC電壓。 就如提及者*在同步解調器20(第2圖)中之FPLL為雙 相穩定。因之,該輸出資料之相位可被逆轉。在數位處理 器24内之極性逆轉器59在必要時可使該資料信號之相位逆 轉。極性逆轉器59係由極性選擇電路(第5圖)之極性逆轉 控制所控制。 在第5圖,在漶波器62輸出產生的相干同步型態之符 號位元被耦合於一個第一正反器82的D輸入*其輸出被耦 合於一個第二正反器84之P輸入與比較器86之一個輸入, 其第二輸入Μ正反器84之輸出被供應。該比較器86之輸出 被施加至一個3位元計數器88之重置輸入,其進位輸出被 耦合於一及閘90的一個輸入。及閘90之第二輸入Μ正反器 82之Q輸出被供應,且該閘之輸出被耦合於一觸發正反器 92之觸發輸入。正反器92之Q輸出包含該極性逆轉控制信 (請先閲讀背面之注意事項再填寫本頁)
、ST
本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明() 號,其控制極性逆轉器59之操作。正反器82,84與計数器 S8被由分段同步產生器98(第3圖)所導出之分段同步信號 加K計時。 當同步解調器20之輸岀被適當地定相位時,濾波器 62相干輸出之符號位元將會為邏輯0。若該符號位元為邏 輯1,逆轉器80將被操作,K逆轉施加於数位處理器24之 資料信號的極性。 更特別地說,正反器82與84被操作,以儲存同步相干 漶波器62連攮输出之符號位元。邏輯0與邏輯1符號位元分 別形成Q=0與Q=1之正反狀態。若該符號位元在八個連績分 段同步字元未改變(即比較器86無輸出),計数器88之輸出 促成及閘90來檢核該現行符號位元之極性。若其非邏輯0 ,即正反器82之狀態為Q = 1,及閘90將會產生一輸出Μ觸 發正反器92 *而造成極性逆轉器59改變狀態。若該符號位 元為邏輯0,及閘90將不產生輸出·且逆轉器80之狀態不會 改變。第6圖顯示FPLL 58(第2圔)之較佳實施例,其如下 文描述般地亦反應於由微處理器12來之AFC消除信號與本 發明之閂鎖配置。該FPLL便利地包括一 AFC滹波器80,包 含一序列電阻器R1, R2與R3及電容器Cl, C2與C3。漶波器 80之輸入被連接Μ接收被解調的I頻道資料信號,且其輸 出被連接於一限制器82之第一輸入,限制器82之第二輸入 經由一個耦合於電位計91之電阻器88* Μ —參考電壓被供 應。限制器82之輸出被供應給多工器84之一输入。該被解 調之Q信號被供應給一多工器84之一第二輸入,其輸出被 (請先閲讀背面之注意事項再填寫本頁) % 訂 广 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) S13742 A7 經濟部中央標準局貝工消費合作社印製 _B7_五、發明説明() 連接於一PLL漶波器86,其產生電壓Vt,K控制VCQ 44(第 2圖)。 其將看出,依照本發明,限制器82之第二輸入亦經由 一電阻器92被連接於一開覼94之封閉接頭(C),其反應於 分段同步鎖定信號而被操作。關關94之活動元件被連接於 另一個開闞100,其反應於AFC消除信號被操作,且其由第 3圖中之開關73被供應。其將回想到開關73按照該雙相穩 定FPLL 58之鎖定極性可耦合+5V或0V(接地)。在序列内多 重開關之配置會排除FPLL被閂鎖•直至分段鎖定已被達成 ,且該AFC消除信號為無效為止。其結果為本發明之該引 示放大在反應於一頻道改變、一開/闞切換操作等立即失 效。 AFC濾波器80具有分別在第7A與7B圖實現所示之振幅 與相位對頻率反應特徵,以(1)排出在該I頻道資料信號之 高頻率資料分量,與(2)提供該輸入信號號之相位轉位。 VC0 44由其名義解調頻率來之頻率誤差被反映於在該I與 Q信號内拍頻率之產生。只要該拍頻率未超出,即VC0 44 之頻率會落在該名義解調頻率的特定範圍内,AFC頻率80 將產生足夠振輻與相位之輸出* K允許VC0頻率之修正。 此修正被AFC濾波器80之受限輸出乘K該Q信號而加Μ生效 ,以供應一頻率修正信號給PLL濾波器86。參照第7Α與7Β 圖,其須注意到,當該拍頻率增高時,AFC濾波器之振輻 反應降低,且因而加諸的相位轉位會趨近180’。此二因素 均會降低AFC濾波器80之有效性,以進行必要的頻率修正 -'V. _-13-_ 表紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) ,衣- ,11 -Γ A7 B7
五、發明説明() 。特別地說,當該滤波器之相位轉位超過180’ * VCO 44之 頻率Μ相反於由所須者之方向被實際地推進以達成頻率鎖 定。在接收器打開頻道改變或信號損失的狀況之際*VC0 44之頻率可與其名義頻率有足夠的不同,K使接收信號之 取得成為非常困難,就算該FPLL係反應於水晶振盪器34之 輸出而被操作亦然。 前逑的問題可由提供一充電泵88而克服,其被該AFC 取消信號加K賦能,Μ在反應於該I信號下將一電流注入 AFC濾波器80之輸出節點90。此實際地修正如第7Α與7Β圖 虛線所顯示之該振輻與相位反應特徵。其將可看出,修正 後之振輻反應以增加的頻率在該濾波器之振輻反應與在相 位轉位提供更逐漸之平緩。更重要的是*其相位轉位主要 被固定於90’以增加頻率,且不會達到180’。因而,AFC濾 波器80提供一個具有相位轉位小於180 ’(即約90 ’)之提昇 位準的輸出信號,有助於在該起始時段之際反應於水晶振 盪器34之輸出下取得載波。 其因而可看出本發明提供了該取得電路(FPLL 58)之 改進績效,其在反應於該接收信號内的引示下生成一小的 DC電壓。其可回想到在取得之前,該AGC系統係在放大該 DC引示及幫助取得頻率鎖定之最大增益下被操作。在AGC 的正常相干操作之際(在達成分段同步鎖定之後),該IF增 益由其在起始時段開始時之值被降低,該DC引示亦然。在 該類比解調器20內的各種電路元件(FPLL為其一部分),可 導入¢(¾壓,其將使該小的DC引示偏置。該資料符號亦為 -14- 張尺度適用中國國家梂準(CNS )八4規格(210X297公釐) I ) 11 n n I _Γ (請先聞讀背面之注意事項再填寫本頁) 013U2 A7 B7 五、發明説明() 多位準,並可利用將漶波器80之輸出所生成的DC引示振幅 加以消除,而可能不利地影響FPLL之鎖定穩定性。在某些 情形中,在解調器20内的資料或假的DC電壓可蓋過該DC, 並造成損失鎖定或VC0 44之導入資料相依相位調變。此在 本發明可在利用對該引示DC供應一(相當)大的放大DC電壓 達成分段同步之時,以將該AFC夾住或閂鎖而加K排除, 因而防止該FPLL因晶片內資料或假的DC電壓之未鎖定。在 分段同步鎖定Μ開關94與100達成時,一個+5V或接地電能 被施加至該限制器82之第二輸入。該+5V或接地係由同步 相干滤波器62來之偵測符號位元所決定。該符號位元係由 該資料之極性與該引示所決定。該FPLL為雙相且Κ任一引 示極性鎖定•且其鎖住之DC的任何極性可用本發明之配置 予以加強。 其可認知本發明所描述的極多變化可由熟習該技藝者 做成而不致於偏離本發明,本發明僅限制於如申請專利範 圍所定義者。 I..---^------^---------- 訂.------广 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製
本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Claims (1)
- A8 B8 C8 D8 S1S742 申請專利範圍 1. 一種操作包括有一雙相穩定同步解調器之接收器的方 法,對接收的信號取樣,以恢復其中之資料與一DC引 示分最,該資料被做成連續的資料分段格式,而以每 一資料分段包括一同步字元,該方法包括之步驟為: 導出一個包括有由該取樣信號來之符號增益的資料分 段同步資訊與使用該符號增益在反應於該資料分段同 步資訊下放大該DC引示分置。 2. 如申請專利範圍第1項所述之方法*其中該DC引示信 號分量被恢復,以鎖定一 FPLL(頻率與相位鎖定迴路 ),且最後提及之步驟包括在該符號增益指出有錯誤 極性時,逆轉該恢復資料之相位與在反應於該資料分 段同步資訊及該符號位元下,施加一DC電壓至該DC引 示分量。 3. 如申請專利範圍第1項或第2項所述之方法•在該同步 解調器中包括有一漶波器以恢復該DC引示分量,該方 法包括之步驟為在反應於該符號位元與該資料分段同 步資訊下,施加一 DC電壓Μ蓋掉該滤波器。 4. 一種電視接收器•用於接收Μ包括有同步字元與一引 示分量的重覆資料分段為格式之數位電視信號•該接 收器包括:一取樣裝置,Μ由該電視信號恢復資料與 該DC引示分量、一同步解調器裝置,包括有由該DC引 示分量鎖定之雙相穩定相位鎖定迴路,以控制該取樣 裝置、一相位逆轉裝置* K逆轉該恢復資料之相位、 一個反應於該同步字元之裝置,以產生一個指示該恢 16· >本姑;飨尺度適用中國菌家標準(CNS ) A4g ( 210X297公釐) ---------r------訂I:-----線1 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 翁 Ο JL 3742 Α8 Β8 C8 D8 經濟部中央標準局貝工消費合作社印製申請專利範圍 復資料之極性的符號增益、一個當該符號增益指示有 錯誤極性時用Μ操作該相位逆轉裝置之裝置、以及一 個反應於該符號位元以潘定該雙相穩定鎖定避路之裝 置。 5. 如申請專利範圍第4項所述之接收器*其中該反應於 該資料分段同步字元之裝置會生成一分段鎖定信號, Μ控制該穩定裝置之 6. 如申請専利範圈第5項¥$#^器,其中該雙相穩定 相位鎖定迴路包括一 AFCI^^ Μ恢復該DC引示分量 ,且其中該穩定裝置包括一個用Μ在反應於該分段鎖 定信號下提供一相當大DC電壓來蓋掉該AFC濾波器之 裝置。 7. 如申請專利範圍第6項所述之接收器,其中該相當大 之電壓係由該符號位元之極性所決定。 8. —種用於解調一數位編碼信號之裝置*包括一個解調 器反應於該數位編碼調變信號* Μ產生具有^個第一 極性抑或一個第二相反極性之解調輸出信號,該解調 之信號包括一 DC引示分量、一個用Κ決定該解調信號 之極性的裝置、以及一個反應於該決定裝置W放大該 DC引示分量之裝置。 9. 如申請專利範國第8項所述之裝置,其中該信號包含 多位準符號之重覆性分段,每一分段包括一分段同步 字元,該裝置包括一個用Μ反應於該分段同步字元生 成一分段鎖定信號之裝置、一個在該解調器内用於恢 •.. -17- 適用中國阍家標準(CNS ) Α4規格(210X297公釐) ---------裝-------訂I:-----線h I (請先閱讀背面之注意事項再填寫本頁) ABCD 313742 六、申請專利範圍 復該DC引示分量之漶波器裝置、以及該放大裝置在反 應於該決定裝置與該分段鎖定信號下*施加一相當大 的DC電壓Μ蓋掉該滤波器裝置。 —-------裝—— (請先閲讀背面之注意事項再填寫本頁) :--- '線 L I. 經濟部中央標準局員工消費合作社印製 CN /(\ 準 標 家 •國 •國 中 用 適 釐 公 7 9 2
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US22307794A | 1994-04-04 | 1994-04-04 | |
US08/354,408 US5627604A (en) | 1994-04-04 | 1994-12-12 | Stabilizing the lock up of a bi-phase stable FPLL by augmenting a recovered DC pilot |
Publications (1)
Publication Number | Publication Date |
---|---|
TW313742B true TW313742B (zh) | 1997-08-21 |
Family
ID=26917422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW084103217A TW313742B (zh) | 1994-04-04 | 1995-04-01 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5627604A (zh) |
JP (1) | JP3188468B2 (zh) |
KR (1) | KR100274291B1 (zh) |
CN (1) | CN1078794C (zh) |
CA (1) | CA2186339C (zh) |
TW (1) | TW313742B (zh) |
WO (1) | WO1995027371A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BR9909264A (pt) * | 1998-09-28 | 2002-01-02 | Matsushita Eletric Industrtial | Receptor vsb |
JP2000115263A (ja) * | 1998-09-30 | 2000-04-21 | Matsushita Electric Ind Co Ltd | ディジタル放送復調装置 |
US6300024B1 (en) | 1999-06-30 | 2001-10-09 | Canon Kabushiki Kaisha | Toner, two-component type developer, heat fixing method, image forming method and apparatus unit |
MXPA02000555A (es) * | 1999-07-16 | 2002-07-02 | Thomson Licensing Sa | Ajuste de ganancia selectiva para cooperar con la adquisicion del portador en un receptor de television. |
US6985192B1 (en) | 1999-07-16 | 2006-01-10 | Thomson Licensing | Selective gain adjustment to aid carrier acquisition in a high definition television receiver |
JP3988392B2 (ja) * | 2001-01-24 | 2007-10-10 | 日本電気株式会社 | 携帯無線端末、afc制御方法及びafc制御プログラム |
US7995648B2 (en) * | 2004-04-09 | 2011-08-09 | Trident Microsystems (Far East) Ltd. | Advanced digital receiver |
US8611408B2 (en) * | 2004-04-09 | 2013-12-17 | Entropic Communications, Inc. | Apparatus for and method of developing equalized values from samples of a signal received from a channel |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4091410A (en) * | 1976-11-08 | 1978-05-23 | Zenith Radio Corporation | Frequency and phase lock loop synchronous detecting system having a pair of phase lock conditions |
US4608604A (en) * | 1983-04-08 | 1986-08-26 | Ampex Corporation | Circuit for reducing AFC offset error |
US4823399A (en) * | 1987-07-30 | 1989-04-18 | General Instrument Corporation | Refined tuning of RF receiver with frequency-locked loop |
US4796102A (en) * | 1987-08-03 | 1989-01-03 | Motorola, Inc. | Automatic frequency control system |
JPS6429969U (zh) * | 1987-08-14 | 1989-02-22 | ||
US5025455A (en) * | 1989-11-30 | 1991-06-18 | The United States Of America As Represented By The Administer, National Aeronautics And Space Administration | Phase ambiguity resolution for offset QPSK modulation systems |
US5087975A (en) * | 1990-11-09 | 1992-02-11 | Zenith Electronics Corporation | VSB HDTV transmission system with reduced NTSC co-channel interference |
US5287180A (en) * | 1991-02-04 | 1994-02-15 | General Electric Company | Modulator/demodulater for compatible high definition television system |
US5181112A (en) * | 1991-03-11 | 1993-01-19 | Zenith Electronics Corporation | Television signal transmission system with carrier offset compensation |
US5175626A (en) * | 1991-07-25 | 1992-12-29 | Rca Thomson Licensing Corporation | Apparatus providing a clock signal for a digital television receiver in response to a channel change |
-
1994
- 1994-12-12 US US08/354,408 patent/US5627604A/en not_active Expired - Lifetime
-
1995
- 1995-03-31 CA CA002186339A patent/CA2186339C/en not_active Expired - Lifetime
- 1995-03-31 KR KR1019960705633A patent/KR100274291B1/ko active IP Right Grant
- 1995-03-31 WO PCT/US1995/003754 patent/WO1995027371A1/en active Application Filing
- 1995-03-31 JP JP52577895A patent/JP3188468B2/ja not_active Expired - Lifetime
- 1995-03-31 CN CN95192349A patent/CN1078794C/zh not_active Expired - Lifetime
- 1995-04-01 TW TW084103217A patent/TW313742B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1078794C (zh) | 2002-01-30 |
US5627604A (en) | 1997-05-06 |
WO1995027371A1 (en) | 1995-10-12 |
JP3188468B2 (ja) | 2001-07-16 |
CA2186339C (en) | 1999-12-07 |
CN1145151A (zh) | 1997-03-12 |
KR970702659A (ko) | 1997-05-13 |
KR100274291B1 (ko) | 2000-12-15 |
MX9604558A (es) | 1997-09-30 |
JPH09511629A (ja) | 1997-11-18 |
CA2186339A1 (en) | 1995-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2296861C (en) | Television receiver for tuning a signal including a pilot signal | |
US5584068A (en) | Direct conversion receiver | |
US4816769A (en) | BPSK demodulator and FM receiver for digital data pagers | |
US6731698B1 (en) | Quadrature demodulation circuit capable for canceling offset | |
TW313742B (zh) | ||
US5546138A (en) | AGC system with overriding, maximum gain during an initial interval to enhance signal acquisition | |
TW312886B (zh) | ||
JP2000004411A (ja) | Fm放送受信可能な映像中間周波処理装置 | |
US6438179B1 (en) | Frequency demodulation apparatus and method | |
JP2661736B2 (ja) | キード型同期検波回路 | |
US5745004A (en) | FPLL with third multiplier in an AC path in the FPLL | |
US6590950B1 (en) | Bandwidth stabilized PLL | |
McGinn | An advanced IF amplifier and AFT system suitable for HDTV | |
US6593974B1 (en) | Circuit arrangement for demodulating an intermediate-frequency video signal | |
US4486782A (en) | Frequency stabilization of a VCO FM modulator | |
JP3342892B2 (ja) | デジタル変調波の搬送波再生回路 | |
CA2196844C (en) | Frequency sweep circuit | |
JPH06216769A (ja) | Pll回路およびpll回路を有するデジタル復調回路 | |
US5668498A (en) | Controlling FPLL polarity using pilot signal and polarity inverter | |
JP3396047B2 (ja) | 受信装置 | |
JP3265052B2 (ja) | デジタル変調波の復調装置 | |
JPH06252963A (ja) | 位相変調信号復調回路 | |
MXPA96004558A (es) | Receptor y metodo para estabilizar un demodulador por aumento de un componente piloto cd recobrado | |
JPH0758794A (ja) | 位相比較回路 | |
JPH1056489A (ja) | ディジタル変調信号復調装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |