TW313651B - Semiconductor IC and method of decreasing power consumption - Google Patents

Description

^Όί>1 Α7 Β7 五 經濟邹中央標準局员工消費合作社印繁 發明説明（1) 本發明係有關於半導體積體電路及其消耗電力之刪減 方法，特別是有關於在一種接收時脈信號操作之時脈同步 系統中之半導體積體電路及其消耗電力之刪減方法。

近來，半導體積體電路所消耗電力變大，已逐漸產生 問題。雖然爲了刪減消耗電力進行了各種的嘗試，但在考 量輸入信號依存性的有效方法中，則已提出了透過改變？ 補數表示方式爲符號-絕對値表示方式所進行的運算，或是 透過改變輸入信號順序等等，來刪減消耗電力的方法（丨E E E 1994 Custom Integrated Circuit Conference, 12.1.1-12 ]-8 PP259-266)。 但是’因爲以2補數表示方式的信號處理，基本上較 適用於數學演算等等的信號處理，所以在利用符號-絕對値 表示方式來進行信號處理的場合中，不僅會在演算部分的 設計上較爲複雜，同時會產生信號處理用控制電路設計複 雜化的問題。另外，在改變輸入信號順序的場合中，不僅 會在信號處理用控制電路設計上較爲複雜，同時會出現要 求具有保存輪入信號機制的問題。 本發明即是用以解決這些問題。其目的在於利用）補 數表不万式進行信號處理，並且在不改變輪入信號的順序 下，得到刪減消耗電力的半導體積體電路以及消耗電力的 刪減方法。 本發明申請專利範圍第1項用以解決問題的裳置包括 一消耗電力被刪減部，做爲刪減消耗電力之對象，—先前 輸入？己憶部，用以儲存先前輸入，上述先前輪入是由輪入 本紙張尺度適用中關家標隼（CNS > (請先閱讀背面之注意事項再填寫本頁)

經濟部中央標準爲負工消費合作社印象 ^13〇〇χ A7 -----；___B7五、發明説明（2 ) -- 到上述消耗電力被刪減部的複數位元所構成；一反相判斷 部丄其接收上述先前輸入記憶部中所記憶之先前輸入以及 目刖輸人’上迷目前輪人則是由上述先前輸人送進上述消 耗電力被刪減部之後，送入上述消耗電力被刪減部之複數 位儿所構成’根據上述目前輸入和上述先前輸入之各位元 狀態，用以判斷是否反相上述目前輸入之各位元，藉以減 少上述消耗電力被刪減部所消耗之電力；以及一反相部， 其接牧上述目前輸人以及上述反相判斷部之·結果，根 據上迷判斷結果，用以將上述目前輸入進行反相或是以其 原値送到上述消耗電力被刪減部。 、 夺發明申請專利範圍第2項用以解決問題的裝置中， 上迎汉相判斷部包括一比較部，用以比較上述目前輪入和 先前輸入彼此對應之各位元狀態，並輸出其比較結果；以 及一計數部，其接收上述比較結果，並且根據上述目前輸 入和先前輪入彼此對應之各位元中具有相同準位之位元 數，是大於或是小於一預先設定之數之情況，藉以判斷是 否將上述目前輸入之各位元進行反相。 本發明申請專利範圍第3項用以解決問題的裝置中， 上述反相判斷部包括一組合記憶部，用以預先儲存一第一 組合’表示使上述目前輸入反相的情況下，對應於上述先 前輸入位元狀態之上述目前輸入位元狀態，以及一第二組 合’表示不使上述目前輸入反相的情況下，對應於上述先 前輸入位元狀態之上述目前輸入位元狀態，藉以根據上述 目前輸入位元狀態和上述先前輪入位元狀態是否適用於上 (請先閱讀背面之注意事項再填寫本頁) • —It m f — . i裝------丁 ♦V9 .-I - - I —II II --··· 本紙張尺度適用中國國豕標率（CNS ) A4規格（210X 297公羞） 經濟部中央標準局員工消費合作社印製 ti V ΐ> A s A7 __ _B7 五、發明説明（3 ) — ~— 逑第一組合或是上述第二組合中，判斷是否使上述目前輸 入之各位元進行反相。 本發明申請專利範圍第4項用以解決問題的裝置包括 —消耗電力被刪減部，爲刪減消耗電力之對象，其内部之 所有節點能夠被設定爲一固定準位；一反相判斷部，在上 逑消耗電力被刪減部之内部所有節點設定爲上逑固定準位 之後，其接收由輸入至上述消耗電力被刪減部之複數位元 所構成之目則輸入，根據上述目前輸入之各位元狀態，用 以判斷是否反相上述目前輸入之各位元，藉以減少上述消 耗電力被刪減部所消耗之電力；以及一反相部，其接收上 述目前輸入以及上述反相判斷部之判斷結果，根據上述判 斷結果，用以將上述目前輸入進行反相或是以其原値送到 上述消耗電力被刪減部。 本發明申請專利範圍第5項用以解決問題的裝置中， 上述反相判斷部其接收上述目前輸入位元中具有相同準位 之位元，並且根據其位元數是大於或是小於—預先設定之 數之情況，藉以判斷是否將上述目前輸入之各位元進行反 相。 本發明申請專利範圍第6項用以解決問題的裝置中， 上述反相判斷部包括一組合記憶部，用以預先儲存一第一 組合，表示使上述目前輸入反相的情況下之上逑目前輸入 位元狀態，以及一第二組合，表示不使上述目前輸入反相 的情況下之上述目前輸入位元狀態，藉以根據上述目前輸 入位元狀態是否適用於上述第一組合或是上述第二組合 6 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 讀七閱讀背面之注意事項再填寫本頁 ----1丨裝---

T ·ί 1, 經濟部中央標準局員工消費合作社印製 Α7 -—-------- Β7 五、發明説明（~ ~ ---— 中，判斷是否使上述目前輸^各位元進行反相。 本發明申請專利範圍第7項用以解決問題的裝置，係 $第-結構和第二結構中至少—者以序列連結構成。上述 第一結構包括-第-消耗電力被刪減部，做爲刪減消耗電 力之對象；-先前輸入記憶部，用以儲存先前輸入，上述 先前輸入是由輸入到上述第一消耗電力被刪減部的複數位 元所構成；一第一反相判斷部，其接收上述先前輸入記惊 部中所記憶之先前輸入以及第一目前輸入，上述第—目前 輸广則是由上述先前輸入送進上述第一消耗電力被刪減部 《後’送人上述第-消耗電力被刪減部之複數位元所構 成，根據上述第-目前輸入和上述先前冑入之各位元狀 態，用以判斷是否反相上述第一目前輪入之各位元，藉以 減少上述第一消耗電力被刪減部所消耗之電力；以及一第 一反相部，其接收上述第一目前輸入以及上述第一反相判 斷部之判斷結果，根據上述判斷結果，用以將上述第—目 前輪入進行反相或是以其原値送到上述第一消耗電力被刪 減部。上述第二結構包括一第二消耗電力被刪減部，爲刪 減消耗電力之對象’其内部之所有節點能夠被設定爲一固 定準位；一第二反相判斷部，在上述第二消耗電力被刪減 部之内部所有節點設定爲上述固定準位之後，其接收由輪 入j：-上述第二消耗電力被刪減部之複數位元所構成之第二 目?輪入，根據上述第二目前輸入之各位元狀態，用以判 斷是否反相上述第二目前輸入之各位元，藉以減少上述第 二消耗電力被刪減部所消耗之電力；以及一第二反相部， 7 1 - (請先閱讀背面之注意事項再填寫本頁) 裝 訂 線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公楚） A7 B7 五、發明説明（5 ) ~~~ ---- 其接收上述第二曰义认 ^ '目則輪入以及上述第二反相判斷部之判斷 ，，據上4判斷結果，用以將上述第二目前輸入進行 、目或疋以其原俊送到上述第二消耗電力被刪減部。前段 上述第一裳—Al »J* , ~、.、°構中第二消耗電力被刪減部之輸出則 :爲上述第-或第二目前輸入，並送至後段之上述第一或 反相判斷部以及上述第-或第二反相部。 本發明申清專利範圍第8項用以解決問題的裝置中， 括另反相部，其接收上述消耗電力被刪減部的輸出 以及上述反相判斷部之判斷結果，根據上述判斷結果，用 以將上述消耗電力被刪減部的輸出進行反相之値或是以丈 原値輸出。 八 本發明申請專利範圍第9項用以解決問題的裝置中， 上述消耗電力被刪減部爲加法器。 本發明申請專利範圍第1〇項用以解決問題的裝置 中’上述消耗電力被刪減部接收上述判斷結果並且包今僅 用於上述反相部將上述目前輸入反相情況中之反二電 路根據上述判斷結果，選擇使用上述反相用電路來處理 上述目前輸入的方式以及不使用上述反相用電路來處理上 述目前輸入的方式。 經濟部中央標準局員工消費合作社印製 (請先間讀背面之注意事項再填寫本頁) 本發明申請專利範圍第n項用以解決問題的裝置 中’上述消耗電力被刪減部爲乘法器。 本發明申請專利範圍第〗2項用以解決問題的裝置 中，更包括輸出上述目前輸入之記憶體以及接收上逑另一 反相部輸出之微處理器。上述消耗電力被刪減部爲上述弋 8 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨〇><297公瘦） 起濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（" ~~ ----- ^體和上逑微處理H間之匯流排。 本發明申請專利範圍第13項用以解決問題的裝置 中更包括輸出上述目前輸入之快取記憶體以及接收上述 另—反相部輪出之cpu。上述消耗電力被刪減部爲上述快 取尤憶體和上述CPU間之匯流排。 本發明申請專利範圍第14項用以解決問題的方法，其 包括第纟驟，错存一先前輸入於一先前輸入記憶部中， 上述先則輪入係由輸入到做爲消耗電力刪減對象之消耗電 力被刪減部中之複數位元所構成；第二步躁，接收上述先 =輸入記憶部中所記憶之先前輸人以及目前輸人，上述目 前輸入則是由上述先前輸入送進上述消耗電力被刪減部之 後’达八上述消耗電力被刪減部之複數位元所構成，根據 上迷目則輸入和上述先前輸入之各位元狀態，判斷是否反 相上述目前輸入之各位元，藉以減少上述消耗電力被刪減 部=消耗之電力；第三步驟，根據上述第二步驟中判斷的 ' ° ^ 若爲上述消耗電力被刪減部所消耗電力變小的狀 況’則將上迷目前輪入之各位元加以反相，若非此狀況則 不反相，並且輸出至上述消耗電力被刪減部；以及第四步 驟，以上逑目前輸入做爲先前輸入，反覆進行上述第一至 第三步驟。 [實施例] 第一實施例： 第I圖表示本發明第-實施例中半導體積體電路主要 部分的結構方塊圖。如第丨圖所示，本發明的半導體積體 本纸張尺度適用中國國家標準（CNS ) Λ4規格（1;0><297公^~ 請先閱讀背面之注意事項再填寫本頁)

if. —an· n^i U3 、T 線---- I I --. 經濟部中央標準局員工消费合作社印聚 Μ _________B7 五、發明説明（7 ) - 電路包括時脈同步系統10以及控制部20。 首先對時脈同步系統丨0加以説明。時脈同步系統⑺ 係由做爲反相部分的正反器n，被刪減消耗電力之部分而 做爲刪減消耗電力對象之邏辑1 2，以及做爲反相部分的正 反器i3所構成。正反器n接收輸入信號]，時脈信號3 以及控制部20節點20a的信號。輸入信號丨具有n位元（n 爲整數）。正反器11具有一般正反器電路的功能，在時脈 信號3的邊緣時序處保持住（丨1〇丨旬輸入信號1，以及對典於 節點20a中信號値，將輸入信號】加以反相的値或其原値 輸出土知點1 〇b的功能。並且’節點2〇a中的信號是用以 表示輸入信號1是否反相的信號。在時脈信號3的—個周 期内，節點IGa中保持住輸入信號丨。輸入信號1以及節 點l〇a中對應於輸入信號丨的信號則稱之爲目前信號。 邏辑丨2則接收節點丨0b之信號以及控制部2〇節點2仙 之信號。邏辑中則包含一電路，僅用於節點1〇b之信號i 爲輸入信號丨經反相所得之信號的情況（以下稱之爲反相 | 用電路12a)。另外，節點20b之信號則是表示節點i〇b的| 信號是否由輸入信號！反才目所得之信號。根據此節點勘 中的信號値，可以使用或者不使用反相用電路i2a來處理 節點丨Ob中的信號，並將此處理結果輸出至節點j〇c。 正反器丨3則接收節點丨0c的信號、時脈信號3以及節 點20c的信號。正反器1 3具有一般正反器電路的功能，在 時脈信號3的邊緣時序處保持住節點1〇c的信號，以及對 應於節點2 0 c中信號値，將節點I 〇 c的信號加以°反相的値 10 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） (請先閱讀背面之>1*事項再填寫本頁)

A7 B7 經濟部中央標準局一貝工消費合作衽印製 五'發明説明（8) ==至節…功能。並且，節點2〇c的信號 ㈣Γ P ^ 1〇d的^號是否爲輸A信號1經反相所得之 σ]卽點i〇d的信號則做爲輸入信號2。 =對控制部2G加以説明。控制部2g是由做爲先前 數=料暫存器21，比㈣22，做料數部的零計 數：，，問鎖器24以及問鎖器25所構成。藉由比較器η P =數器23構成反相判斷部。暫存器21接收時脈信號3 節點，的信號’此暫存器則是用來在時脈信號3的 周期絲持住節點⑽的信號。在此暫存器2丨中所保 寺的L號則稱之爲先前輸入。比較器22則接收目前輸入和 先前輸入，並且將目前輸入的各位元和先前輸入的各位元 進仃比較。零比較器η則接收比較器22的比較結果，由 此比較結果之目前輸入和先前輪入彼此對應的 汁算出具有相同準位的位元數，並且根據此計數所得之數 量以及預定値之間的大小關係，在節點2〇a上輸出“h”（高） 準=或者是“L”(低）準位。問鎖器24則接收時脈信號3^) 及即點20a的信號，根據時脈信號3保持住節點）如中的 信號’並在節點20b上輸出所保持住的信號。閂鎖器"Μ則 接收時脈信號3以及節點20b的信號，根據時脈信號'保 持住節點；20b中的信號，並在節點20(：上輸出所 信號。 4王、 第2圖表示正反S 11、正反器13範例之電路奸構㈢ 正反器丨1和正反器1 3具有相同之電路結構。構成毛補刑 電晶體11 a，11 d的PMOS電晶體和NMOS電晶體，其閑 1 ! 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填窍本頁) 丨裝------訂 .每---- . A7 A7 經濟部中央標準局工消費合作社印製 五、發明説明（9 ) 極接變時脈信號3。反相器1 1 b和反相器1 1 e則是用來保 才寸住信號。互斥或邏辑1 1 c則是以節點u g的信號和節點 11匕的信號做爲輸入。在節點丨lh的信號爲“L”準位的情況 下’由於互斥或邏輯1 1 c等效於緩衝器，所以互斥或邏輯 He便輪出節點Ug信號的現存値。在節點nh的信號爲“H” 牟位的情況下，由於互斥或邏輯Uc等效於反相器，所以 互斥或邏辑llc便反相輸出節點llg的信號。正反器丨丨和 正反器13的配置則是根據輸入信號丨之位元寬度數n。參 考第1圖和第2圖，在正反器η中，節點llf接收輸入信 號1 ，節點1 1 g則除了圖示之外尚連接到節點丨〇a，節點 11 h連接到節點2〇a，節點π i則連接到節點丨〇b。在正反 器13中，節點11 f連接到節點】〇c，節點丨1匕連接到節點 20c ’節點ni則連接到節點1〇(1。 第3圖表示閂鎖器24範例之電路結構圖。參考第j圖 以及第3圖，互補型電晶體24a在時脈信號3爲“ l，，準位的 情況下爲導通狀態，便可以擷取節點2〇a的信號；在時脈 信號爲“H”準位的情況下爲非導通狀態，反相器2仆則保 持住在時脈信號3爲“L”準位情況時所擷取的信號，並在節 點20b上輸出所保持的信號。第4圖表示閂鎖器範例之 電路結構圖。參考第i圖以及第4圖，互補型電晶體2化 在時脈信號3爲“Η”準位的情況下爲導通狀態，便 取節點20b的信號；在時脈信號爲“L”準位巧情況下爲非導 通狀態，反相器2 5 b則保持住在時脈信號3爲“ H，，準=倩^ 時所糊取的信號’並在節點2〇c上輸出所保持的信號= 本紙張尺度適用中國國家標準（cnsTI^777〇 χ 297公石 (請先間讀背面之：>x意事項再填寫本頁) 裝---- 丁 、一stj A7 ---—~~~— B7 五、發明説明（10) ' -- 鎖器24和問鎖器25的配置則是根據輸入信號1之位 度數η。 & 第5圖表不暫存器範例之電路結構圖。暫存器 則是由數個並列的正反器所構成，其數量爲輸入信號【的 厂、數1第6圖則爲此正反器電路之電路結構圖。 此正反器電路係由問鎖器2 4和_器2 5組合而成。 第7圖表示比較器22範例之電路結構圖。比較器” 是由數個Μ列的互斥或邏輯所構成，其數量爲輸入信號的 位儿寬度數η。在先前輸入和目前輸入相同的情況下輸出 “L”準位，不同的情況下輸出‘Ή，，準位。 第8圖表不零計數器（zer〇⑶崎明範例之電路結構 圖:零計數器是由全加法器（fuU adder)所構成。第$圖所 示之零計數器23，是假設輸入信號】的位元寬度爲8位元

Bf的電路圖，當8位元的半數，亦即4個以上的輸入端爲 “H”準位時，便輪出“H”準位。第9圖則表示全加法器的電 路結構圖。 經濟部中央標準局員工消費合作社印製 第10圖表示邏輯12的電路結構圖。如上所述，邏辑 12包含反相用電路12a。在節點2〇b的値爲“L”準位，也就 是節點10b之信號是輸入信號1未經反相的信號之情況 下，邏辑12並不使用反相用電路na來處理節點丨〇b之信 號。當節點20b的値爲“H”準位，也就是節點丨〇b之信號是 輸入信號1經由反相所得之信號情況下，邏辑12便使用反 相用電路12a來處理節點1 〇b的信號。 第3 0圖表示本發明半導體積體電路中消耗電力刪減 13 本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐） ---- 經濟部中央標來局一貝工消費合作社印製 五、發明説明（11 方法之流程圖。其實施順序 先前輸入在暫存器-21巾。接 ⑬100，預先儲存 暫存器21的先前輪入，以及在先前：丨二，取得儲存在 送到邏辑12的複數位元構 邏輯12後被 先前輸入各位元的狀態，用來判斷是否將目輸入和 兀進行反相，用來減少邏輯12所消耗 ^ ==Γ,前輸—，用來減少遲輯=耗 2力W下，料目前輸4各位元a。接著 :。二將目前輸入送至邏辑12中。接著，參考步驟104, 將目則輸入當做是先前輸入健存在暫存器21中。另外 驟】04亦可以置於節點1〇5的位置上。 兴次’利用具體表示信號流程<第ii圖流程圖來説明 消耗電力的刪減方法。在時刻T1中，時脈信號3由“L”準 位變爲“H，，準位，正反器丨丨擷取輸入信號u，並將擷取的 輪入信號u輸出至節點10a。在節點1〇a的信號則爲目前 輸入。此目前輸入則被送到控制部20中的比較器22。 乂其次比較器22將目前輸入和儲存在暫存器21中的先 前輸入進行比較’其比較結果則送至節點20d。利用比較 器22所進行的比較，是在每次各位元進行時，當目前輸入 和先前輸入相同的情況下，在節點20d輸出·Ί_.”準位，不同 的情況下輪出“Η”準位。節點2〇d的信號則被送到零計數 器23。 其次零計數器23則是計算節點2〇d中信號的“L”準位 位儿數量。根據此計數出的數量是否大於或是小於預先設

請! 先t 閲 I 讀 j I 之I 注 I 意 事I 項 I- 再 堡 i 本 ， 頁 訂 !- 線 14 本紙張尺度適财S國项-(CNS見格7·^ χ 2 w) 經濟部中央標準局員工消費合作社印製 ( A7 B7 五、發明説明（12 ) 定的數量，便將“L”準位或是“H”準位的信號輸出到節點 20a。例如像是第8圖所示之零計數器23，其中輸入信號 1之位元寬度爲8位元的情況中，則設定爲輸入信號L之 位元覓度的二分之一位元數，亦即4位元。因此，當節點 20d之彳s號中“L”準位位元數量不足4時，則將“L”準位的 號輸出至節點20a ;當節點2〇d之信號中“l”準位位元數 量超過4時，則將“H”準位的信號輪出到節點2〇a。節點 2〇a的信號則被送到閂鎖器24和時脈同步系統1〇之正反器 11 〇 其次在知點20a之信號爲“L”準位的情況下，正反器η 並不將輸入信號1進行反相。相對地在“Η，，準位的情況下， 則將輸入信號i進行反相。因爲閂鎖器24在時脈信號3爲 準位的期間是處於非導通狀態，因此節點2〇d並不發 生變化。 其次在時刻T2中，時脈信號3是在“L”準位，正反器 11則透過節點10b，將輸入信號丨輸出到邏辑12。又閂鎖 器24爲導通狀態，節點20a的信號便輸出到節點2仙。節 點20b的信號則被輸出到邏辑12。邏辑12則根據節點2〇b 的信號是“L”準位的信號或是“Η”準位的信號，來判斷節點 1 Ob的信號是否是輸入信號丨經由反相所得之信號。在節 點20b之信號爲“L”準位，亦即節點10b的信號並不是輸入 信號1經反相所得之信號時，反相用電路12a並不會被使 用，而邏輯12處理節點10b的信號並且輸出到節點i〇c。 在節點20b之信號爲“H”準位，亦即節點丨〇b的信號是由輪 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨οχπ7公廣） _--------------* —裝------訂--^-----* ^ (請先閱讀背面之注意事項再填寫本頁) 巧Λ Λ〜j 巧Λ Λ〜j 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（13 ) 入信號I經反相所得<信號時，反相用電路丨 用，而邏辑η處理節點10b的信號並且輪出到節點心。 邏辑12的電路結構，是可以使得利用反相用電路 點⑽之信號進行處理所得之節點⑽信號，菩於將不利 用反相用電路η對節點l0b之信號來進行處理所得之節點 10b信號反相的電路結構。在本實施例中，邏輯丨2 樣的電路結構。又暫存器21揭取了目前輸入。在時叫η ° 時脈信號3變爲‘Ή，，準位時，掏取所得之目前輸入則被使 用做為先前輸人。由於在時脈信號3是',，準位的_ 鎖器25呈非導通狀態，所以節點2〇c並不發生變化。 接著時刻T3，在時脈信號3是“H”準位的時候，正反 器丨遍取節點H) c的信號。义問鎖器2 5變爲導通狀能， 則將節點20b之信號輸出到節點2〇e。節# 1 _號 被送到正反器13。 正反為13則根據節點2〇c的信號是“L，，準位信號或者 是“H”準位信號，而能夠·是不使用反相用電路⑶而由 ，辑12處理節點丨〇 b信號並輸出到節點！ 〇 c的情況，亦或 是使用反相用電路12a而由邏辑丨2處理節點丨牝信號並輪 出到節點10c的情況。在節點2〇c信號爲“L”準位，亦即^ 使用反相用電路丨2a而由邏辑丨2處理節點丨⑽信號並輪出 到節點10c的情況，則不對節點1〇c的信號進行反相。相 對地，在節點20c信號爲“H”準位，亦即使用反相用電路 】2a而由邏辑12處理節點1〇b信號並輸出到節點i〇c的情 況，則將節點l〇c的信號進行反相u θ 16 本紙張尺度適用中國CNS ) A4規格（7^7297^ .--------^------ΐτ------L 線 (請先閱讀背而之注意事項再填寫本頁) Μ滴部中央標嗥局男工消費合作社印製 A7 --- -----B7 五、發明説明（14 ) 所以’如上所述，雖然在使用反相用電路丨2a而由邏 辑12處理節點丨〇b的信號並輸出節點i〇c信號之値，即爲 不使用反相用電路12a而由邏輯12處理節點l〇b信號並輸 出到節點1 0c信號的反相値，但是在使用反相用電路1 2a 而由邏輯12處理節點10b信號並輸出到節點i〇c的情況 下’由於可以利用正反器1 3將節點1 〇c的信號加以反相， 會使得在不使用反相用電路12a而由邏辑丨2輸入並處理輸 入k號1的情況，以及使用反相用電路12a而由邏辑丨2輸 入並處理相同的輸入信號丨的情況，在節點1〇d上輸出後 述之相同輸出信號2的値。正反器π則擷取新的輸入信號 lb ° 头次在時刻Γ4，時脈信號3變爲“L”準位時，正反器 b則將上述在節點丨0c上經反相或者是不經反相的信號， 輸出到節點l〇d。 在零計數器23中計算所得之數量，則表示先前輸入和 目刖輸八中位元不同的數量。由於隨著先前輸入越接近目 前輸入，操作中的邏辑閘數量就越小，所以消耗的電力就 變小。在實施邏辑12中的處理（例如演算等）之前，先比較 先前輸入和目前輸入，若是此目前輸入的値近似於先前輸 入時，則以目前輸入的値來進行演算，若是目前輸入的反 相値近似於先前輪入時，則將其反相進行處理。利用這樣 的處理，便能夠刪減邏辑12中所消耗的電力。根據以下所 述，雖然在控制部20裡爲了實現將正反器u中信號反相 以及將正反器13中信號反相而額外増加負載，使其會比一 本紙張尺度適用中國國家標準（CNS ) A4規格（210χ"Ϊ97公楚 ---------丨私衣------1Τ-------^ (請先閲讀背面之注意事項再填寫本頁} ο A7 B7 五、發明説明（15 經濟部中央標隼局員工消費合作社印製 般系統消耗更多電力，但是如果葬士攸 疋呆藉由將輸入反相而刪減的 消耗電力，會比增加此額外自巷肼w l “ ，、載•所增加的消耗電力來得大 時，以整體來看，便能夠減少消耗的電力。 第二實施例： 第η圖表示本發明第二實施例中半導體積體電路主 要郅分的結構万塊圖。在第12圖的半導體積體電路結構基 不上與第！圖相同，除了其中以查詢表26置換掉第]圖的 比較器22以及零計數器23的部分。 第13圖爲查詢表26範例之表示圖。查詢表^則可爲 -般的記憶體，例如DRAM、SRAM和R〇M等等所構成。 二前輸入：送至列解碼器(row dec〇der)26a，目前輸入則送 至冇解碼器（column deC〇der)26c。做爲組合記憶部的記憶 體陣列26b中，則在事先記錄著當反相目前輸入而使消: 電力變小時，先前輪人的位元對目前輸人的位元之狀態組 合，以及當不反相目前輸入而使消耗電力變小時，先前輸 入的位元對目前肖彳的位元種態組纟。在前者組合的情 況下，則在節點20a上輸出1位元的“H”準位信號；後者組 合的情況下，則在節點20a上輪出！位元的“L”準位信號。 使用第14圖的時序圖説明信號流程。在時刻丁】，時 脈信號3變爲“H”準位時，正反器]丨則擷取輸入信號】， 並將輸入信號1輸出至節點1 〇a。節點丨〇a上的信號則爲 目前輸入。此目前輸入則被送到控制部2〇之查詢表26。 其次’查詢表26是以保存在暫存器21的先前輸入做爲 列位址，並且以目前輪入做爲行位址，而在節點2〇a上送 18 本紙張尺度適用中國國家標準（CNS ) A4規格（2ί^ϋ7公釐 (請先閲讀背面之注意事項再填寫本頁) -裝· -3 線 A7 A7 經濟部中央標準局員工消費合作社印製 五、發明説明（16 ) 出“L”準位或是“H”準位的位元。節點20a的信號則被送到 閂鎖器24以及時脈同步系統1 〇的正反器u。 接著在節點20a的信號爲“L”準位的情況下，正反器i ! 並不將輸入信號1進行反相。相對地，在“H”準位的情況 下’則將輸入信號1反相。由於閂鎖器24在時脈信號3爲 H”準位的期間則是不導通的狀態，因此節點2〇b不會發 生變化。 時脈信號3爲“L”準位時，其與第— 其與第一 時脈信號3爲“L”準位時，則與第 其次在時刻T2 實施例所述者相同 其次在時刻T3 實施例所述者相同 其次在時刻T4 實施例所述者相同 藉由以上利用查詢表26來判斷輸入信號是否反相，便 能夠刪減消耗的電力。雖然在控制部2〇裡爲了實現正反器 η和正反器π信號反相而額外增加負载，使其會比 系統消耗更多電力，但是如果藉由將輸人減义 耗電力，會比增加此額外負裁所增加的消耗電 ' 時，以整體來看，便能夠減少消耗的電力。 于 第三實施例： 第15圖表示本發㈣三實施例中半物積 要部分的結構方塊圖。在第15圖的半導體積體電路= 本上與第1圖相同，除了其中以零計數器23置換掉^ ^ 的暫存器21、比較器22以及零計數器23的料。亦即圖 19

(請先閲讀背面之ίϊ意事項再填寫本頁} 裝 、-° 線— 〇〇1 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（Π 二暫存器Μ以及比較器22 ’將零計數器23 2。3另外 03，零計數器23的輸出連接到節點 :。另外:以邏辑14置換邏辑"。邏辑Μ内部的構造， 則人第一實施例所述者相同，不同點在於邏輯14 馬預放電（PredlScharge)型式，更接收了時脈信號 —此處所謂的預放電型式，一般是被使用在遲輯“會施 次算等處理切，設定邏輯丨4内所㈣節點爲“L”準位。 本實施例的情況中，當時脈信號3爲％”準位的情況下， 邏辑Μ内的所有節點均爲“L”準位；另一方面，時脈信號 3爲“L，’準位的情況下，則能夠進行邏辑14的演算處理。 使用第16圖的時序圖説明信號流程。在時刻η，時 脈信號3變爲“H”準料，料14㈣所有節點均設爲 準位。又，正反器Π擷取輸入信號（，並將掏取到的輸入 信號i送至節點10a。節點]〇a的信號則爲目前輸入。此 目前輸入則被送到控制部2〇中的零計數器。 ，、次冬。f數為23汁算節點1 〇a的目前輸入中，. L，. 準位位几的數量。根據此計數値是大於或是小於預先設定 値的情況，在節點20a上輸出“L”準位的信號或是‘旧”準位 的信號。例如，第8圖所示的零計數器2 3中輸入信號丨的 位元寬度爲8位元的情況，則設定爲輸入信號】位元寬度 的二分之一位元數’亦即4位元。所以當節點雇的信號 中“L”準位〈位το數不足4時，則輪出“L”準位信號到節點 20a ;當節點20d的信號中“H”準位之位元數超過4時，則 輸出“H”準位信號到節點20a。節點2〇a的信號則被送到閂 20 本纸張尺度適用中國國家標準（CNS ) Λ4規格（210 X 297公楚）

I I » - -I . -I - · -------拉衣__ (請先閲讀背面之注意事項再填寫本頁) 線 A7 A7 經濟部中央標準局負工消費合作社印製 五、發明説明（18 ) 鎖器24以及時脈同步系統丨〇中的正反器u 其次正反器11在節點20a的信號爲進 不將輸入信號】進行反相。相對地，在“ :^況下， 則將輸入信號1進行反相。由於閂鎖器24在時脈111下'Λ 準位的期間是不導通的 。U局 *其次在時刻T2，時脈信號3爲“L”準位時， 只施例所述者相同。在時脈信號3爲' 八' 則處於可以進㈣算等處理的狀態。 ’ 其次在時刻Τ3，時脈信號3爲“Η”準位時， 實施例所述者相同，亦即，辑 ”、 準位。 艰η μ門旳所有節點則爲“L” 其次在時刻了4，時脈信號3爲1準位時，其 實施例所述者相同，亦即，邏辑14則處於可以ς 處理的狀態。 彳戌异守 —零純器23的計數値是表示目前輸入中“L”準位的位 儿數。因馬邏辑丨4爲預放電型式，所以當輸入信號 f位的位元數較多時，邏辑内需要充電的節點數就變少， ^以降低了祕的電力。在本發明中，在邏辑Μ進行 等處理之前’計算目前輪入中“L”準位的位元數，若目前 入的原始狀態中^準位的位Μ多時，則使用目前輪^ 狀態進行處理，若反相後γ準位的位元較多時，則將 相來進行處理。藉由這樣的方式，便能夠刪減邏_ Μ心 耗的電力。 $ 如上所述，在預放電型式的邏輯14巾，是使用零計數 2 1 本紙張尺度適用中國國家標準（CNS〉Λ4規格ΓΪΓ^Π77公釐 丨卜--------^ I裝------訂------ί 级 (請先閱讀背面之泣意事項再填寫本頁) 五、發明説明（19 ) 器23來判斷輸入信號是否需要反相，而 力。雖然在控制部20裡爲了實現正反器：_ 號反相的功能而額外增加負裁，使其會比 器㈣ 多電力，但是如果藉由將輪入反相而刪減的消耗m 比增加此額外負載所增加的消耗電力來得大時 看，便能夠減少消耗的電力。 正體來 第四實施例： 要部：：：表:本發明第四實施例中半導體積體電路主 太：：，在第17圖的半導體積體電路結構基 2與第1圖相同’除了其中以查詢表27置換掉第1圖的 暫存器2】、比較器22以及零計數器23的部分。亦即，本 除第1圖中的暫存器2卜比較器22以及零計數器m 查詢表27的輸人連接到節點此，查詢表”的輸出連接 到節點20a。另外，以邏辑14置換邏辑]2。邏輯μ内部 4構造’基本上則與第一實施例所述者相同，不同點在於 邏辑14爲預放電型式，更接收了時脈信號3。 第丨8圖爲查詢表27範例之表示圖。查詢表27列可爲 一般的記憶體’例如DRAM、SRAM和R〇M等等所構成。 經濟部中央樣隼局員工消費合作社印製 目前輸人則輸人W解碼器27a。做爲組合記憶部的記憶 體陣列27b中，則在事先記錄著當將目前輸入反相而使消 耗電力變小時的目前輸入之位元狀態組合，以及當不反相 目前輸入而使消耗電力變小時的目前輸入之位元狀態組 合。在則者組合的情況下，則在節點2〇a上輸出丨位元的 Η’準位信號；後者組合的情況下，則在節點2如上輸出！ 22 國國家標準( A7 A7 經濟部中央標準局員工消费合作社印製 五、發明説明（20 ) 位元的“L”準位信號。 使用第19圖的時序圖説明信號流程。在時刻TI，時 脉#號3變爲“H”準位時，邏辑丨4内的所有節點則變爲“L” 準位。又’正反器1 1擷取輪入信號1，並將撷取的輸入信 號1輸出到節點10a。節點10a的信號則爲目前輸入。此 目則輸入則被送到控制部2〇中的查詢表27。 其次’查詢表27中則以目前輸入做爲列位址，在節點 20a上輸出“H”準位或者是“L”準位的位元。節點2如的信 號則被送到問鎖器' 24 〃及時脈同步系、统1〇巾的正反器 π。 Da 其次，正反器11在節點20a之信號爲“L”準位的情況 下，不會對輸入信號1進行反相。相對地，在“H”準位的 情況下，則將輸入信號1進行反相。由於閃鎖器24在時脈 信號3爲τ準位的期間是處於不導通的狀態，因此節點 20b不會發生改變。 其次在時刻Τ2，時脈信號3變爲“l，，準位時，立血 -實施例所述者_。在時脈信號3 m 了邏 14則處於可以進㈣算等處賴狀態。 輯 其次在時刻T3，時脈信號3爲“『準位時，其

=例所述者相同，㈣，賴丨4内的所有節點則爲L 其/人在時刻T4，時脈信號3爲準位 實施例所述者相回> 0 丹興第一 :/ 相问，”，邏辑14則處於可以 處理的狀態。 k打泱算寺 23 本紙張尺度適用中國國家標芈 (210x297公釐） it.------,玎-------Μ (請先閱讀背面之注意事項再填寫本頁) 313651 經濟部.中央標準局員工消费合作社印製 A7 B7 五、發明説明（21) _ 如上所述’在預放電型式的邏輯14中，是使用查詢表 27來判斷輸入信號是否需要反相，而能夠刪減消耗電力。 如上所述，雖然在控制部2〇裡爲了實現正反器丨丨和正反 為13乜號反相的功能而額外増加負載，使其會比一般系統 消耗更多％力，但是如果藉由將輸入反相而刪減的消耗電 力，會比增加此額外負載所增加的消耗電力來得大時，以 整體來看，便能夠減少消耗的電力。 第五實施例： 本實施例是以第一至第四實施例的數個並列所構成。 第20圖表示本發明第五實施例中半導體積體電路主要部 ㈣結構方塊圖。在第2〇圖中的各邏辑15則可爲邏辑η 或者是邏辑14。各控制部2()則分別對應於第—至第四實 施例中所説明之控制部2〇。但是在邏辑15爲邏辑Μ的場 合中，連接到這些邏辑14的節點鳥之控制部2〇則是使 用第三實施例或者是第四實施例中的控制器2〇。時脈同步 系統則是由正反器Π、邏辑…正反器H、邏輯15、…、 正反姦丨1、邏辑1 5、正反器！ 3所構成。 另外，互斥或輯電路4料料二段 點施以及第-段控制部2〇的節點2〇c 到❿ 段之後控制部20節點20c之互斥或邏辑電路广二= 接到接收前段控制部2〇節點2〇c的互斥或邏辑 出節點20e。對於接收最後一段控制部 ^ 或邏辑電路4而言，其輸出節點他是到=的互斥 段正反突Π之笳sti丨1 '1做爲最後一 「點1111。如上所述，利用互斥或邏辑電路 —--------裝------訂--------線 (請先間讀背面之注意事項再填寫本頁) 24 f? η 、· Λ 〇〇Χ 經濟部中央標準局員工消費合作社印裝 20 A7 發明説明（22 ) _ 速接方式’便能夠將邏辑15中處理結果θ 的資料，傳壎到後段中。 果<否經過反决 以下更具體地以第2ί圖來加以説明。 的節，點他表示第—段邏…5所處理的:段控制部2 二段控制部20的節，點2〇c則表示第二，否反相’穿 結果是否·。段㈣二段各^處理的 中信號取其互斥或邏辑値，用來表示通過第:=20: 和第-段邏辑15兩者的處理結果爲何。 ^ 第二段控制部20的節點2〇c上信號 田】：：和 因爲處理結果益不經反相，所以爲 爲二=反 相的狀況到第三段控制部2〇，便在節點= ^言號。當第-段和第二段控制部㈣節點2〇 = 中之-爲T準位時，因爲處理結果經過 ^其 傳達處理結果經過反相的狀況到第三段控制部;。=; =送出™的信號。當第—段和第二段控制部二 的節點20c上信號兩者均爲-準位時，因爲發生了兩次反 相’其效果是處理結果不經反相’所以爲了傳達處理^ 不經反相的狀況到第三段控制部2〇，便在節點、送出;;L 準位的信號。 如上所述是分別以第-至第四實旅例的複數個控制部 以及邏辑12或邏辑M並列所構成，能夠刪減消耗的 電力。如上所述，雖然在控制部2〇 *爲了實現正反器Η 和正反器Π信號反相的功能而額外增加負载，使豆奋比一 般系統消耗更多電力’但是如果藉由將輸入反相^減的 本紙張尺度適用中國國家標準（CNS)Λ4規格 ^---- I裝------訂-----厂線 面之注意事項再填寫本頁. A7 B7 經濟部中央標準局員.工消費合作社印製 五、發明説明（23 ) =耗電力，會比增加此額外負裁所增加的消耗 時，以整體來看，便能约減少消耗的電力。來知大 第六實施例： 以下v兒明利用加法器做爲第—κ第-杂竑众丨心 ϋ擗隹如 第土第一《施例中邏輯 ~ 、1。第22圖表示本發明第六實施例中包今知 導體積體電路主要部分的結構方塊圖。第22圖的 +導體積體電路結構基本上與第！圖或者是第㈣相同， 除了其具有以加法器16置換掉第1圖或者是第12圖中的 、:辑12《〜構。輪入A、輸入B以及進位（咖⑺輸入所構 成的輸入相當於輸入信號1。 第23圖表不加法器16之一般形式和計算例之説明 圖。加法器16是以Μ·λ Λ 疋輸入A、輪入B以及1位元的進位輸入 進行加法運算。如-般式所示，將輸入八、輸入B以及進 位輸入相加所得之値’等於分別將輸入A、輸入b以及 位輸入反相後相加，再將此相加所得値進行反相的値、 即，在加法器16的場合中，並不需要對應於反相用電路 1 2 a的部分。 其次’對計算例加以説明。當輸入A的値爲“111 〇〇，，， 輸入B的値爲“〇〇〇10，，，進位輪入的値爲”，，，在節點 和即點20c的信號爲“H”準位的情況下，利用正反器j} 輸入A、輸入B以及進位輸入分別加以反相，其値分別 爲00011 、“11101”和“〇”。加法器則分別將反相後纪 輸入A、輸入B以及進位輸入相加。此相加値即爲“〇〇〇〇〇 ”。 利用正反器13將此加法値加以反相的輸出信號2，其値貝， 進亦 20a將 f請先閱讀背面之注意事項再填寫本頁) —裂- -β 26 度適财酬家辟（CNS ) Λ4規格（ 經濟部中央標準局員工消費合作社印製 A7 五、發明説明（24 ) ~~' '—~'-- 爲“11111，，。此輸出信號2之値“ lmi，，則與以輸入八、輸 入B以及進位輸入原値相加的情況相等。 如上所述，雖然在控制部20種爲了實現正反器u和 正反器π信號反相的功能而額之卜增加負载，使其會比一船 系統消耗更多電力，但是如果反相而刪減的消 耗電力，會比增加此額外負裁所增加的消耗電力來得大 時，以整體來看，便能約減少消耗的電力。更進一步，由 於加法器16不需要對應於反相用電路12a的部分，所以在 採用控制部2G時之加法器16電路面積會等於不採用控制 部時之加法器· 16電路面積，亦即其表示因爲採用控制 部20而纪〈整個半導體積體電路的電路面積，會被限制 在巷H度之下。 另外，預充電型式的加法器16，亦可以應用在第三至 第四貫施例之邏辑I 4中。 第七實施例： 、以下上明利；^乘法做爲第_至第：實施例中邏辑 !2〈具體實例。第24圖表示本發明第七實施例中包含乘 法器之半導體積體電路主要部分的結構方塊圖。第Μ圖的 半導體積體電路結構基本上與第i圖或者是第12圖相同， =了。其具有以乘法器17置換掉第1圖或者是第η圖中的 蹲辑12之結構。輸入A、輸入β所構成的輸入相當於輪 入信號1。 第25圖表示乘法③丨7之結構圖。反相用電路12a是 由門鎖器17c、加法器17d和選擇器w所構成。乘法器 27 I - I - - n - ί ϋ I (請先閲讀背面之注意事項再填寫本頁) 、17 線 ^紙張尺度適用中國國家標率（CNS )八4規格（2丨Ox 297公瘦 A7 A7 經濟部中央標準局負工消费合作社印製 五、發明説明（25 ) ' '—'〜-- ”則是由反相用電路]2a、乘法器17a和加法器丨几所構 成。第26圖表示選擇器ne之結構圖。 第27圖表示乘法器ι7之一般形式和計算例之説明 圖。乘法杰17是將輸入a和輸入B進行乘法運算。如一 般式所示，將輸入A和輸入B相乘所得之値，等於將輸入 A和輸入B分別反相而相乘所得値、輸ΛΑ反相所得値、 輪入Β反相所得値以及丨進行加法運算所得之値。 其次’對計算例加以説明’並以輸入Α之値爲 “〇〇〇〇]〇〇1‘ ’輸入B之値爲” 11111011“之條件爲範例。首 先，考慮節點20a和節點20b之信號爲”L“準位的情況。正 反器11並不將輸入A和輸入B反相，但將其輸出到乘法 器Π。乘法器17a則將未反相之輸入A和未反相之輸入8 相乘，並輸出到加法器l7b。由於閂鎖器17c爲不導通的 狀態，所以加法器17d的運算閘並不動作。選擇器丨乃選 擇0並輸出到加法器〗7b。加法器丨7b則將乘法器丨π所 輸出的値和0相加，並輸出到節點1〇c。節點l〇c上信號 値則爲 ”11 lOlOOi 1“。 其次考慮節點20a和節點20b之信號爲“H”準位的情 況。正反态11則將輸入A和輸入B進行反相。輸入A的 値變爲“Π1101丨〇，，，輸入B的値變爲“〇〇〇〇〇1〇〇”。乘法器 Ha則將反相的輸入A和反相的輸入B相乘，並輸出到加 法器nb。乘法器na所輸出的値則爲“ 1111〇1丨〇〇〇,，。由 於閂鎖备17c爲導通狀態，所以加法器i 7d便將反相的輸 入A、反相的輸入β以及1相加，並輸出選擇器ne。選 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2!0'乂297公羞 t------ΐτ-------^ (請先閱讀背面之;ϊ意事項再填寫本頁) Α7 ------------ 五、發明説明（26 ) ' 擇器1 7e則選擇此相加所得値，並輸出到加法器1 7匕。加 法器17b將乘法器17a所輪出的値以及選擇器丨所輪出 的値相加’益輸出到節點丨〇c 。節點丨〇c中信號値則爲 ”"010011”。 如上所述，雖然在控制部2〇裡爲了實現正反器I丨和 正反器13信號反相的功能而額外增加負载，使其會比一般 系統消耗更多電力，但是如果藉由將輸入反相而刪減的消 耗電力，會比增加此额外負载所增加的消耗電力來得大 時，以整體來看，便能夠減少消耗的電力。 另外，預充電型式的乘法器17，亦可以應用在第三至 第四實施例之邏辑14中。 第八實施例： 以下説明是以應用在主記憶體和微處理器間匯流排之 情況做爲第一至第二實施例中邏辑丨2之具體實例。第Μ 圖表示本發明第八實施例中包含匯流排之半導體積體電路 主要部分的結構方塊圖。 在節點20a和節點20c之信號爲“H”準位的情況下，將 從主記憶體5輸出到正反器n的匿流排信號進行反相，並 輪出到匯流排18。正反器13接收來自匯流排Μ的匯流排 =號’並將Μ流排信號再次反相，輪出到微處理器6。在 節點20a和節點20c之信號爲“L”準料情況下，並不對從 主記憶體5輪出到正反器i t的匯流排信號進行反相，而輪 出到匿流排]8。正反器]3接收來自匯流排18的匯流排信 號，並不對匯流排信號反相，而輪出到微處理器6。 29 本紙ϋ度適用巾國國家標準（CNS) A4規格（―2丨以297公羞1 --— ___ (靖先閱讀背面之注意事項再填寫本頁)

.、1T 經濟部中央標準局員工消f合作社印製 經濟部中央標準局員工消費合作社印製 Μ _________Β7 五、發明説明（27 ) ' 如上所述，雖然在控制部20裡爲了實現正反器π和 正反為 13信號反相的功能而额外增加負載，使其會比一般 系統消耗更多電力，但是如果藉由將輸入反相而刪減的消 耗電力，會比増加此额外負载所増加的消耗電力來得大 時，以整體來看，便能夠減少消耗的電力。更進一步，由 於匯流排18中不需要對應於反相用電路12a的部分，所以 在採用控制部20時之匯流排18電路面積會等於不採用控 制部20時之匯流排18電路面積，亦即其表示因爲採用控 制部20而增加之整個|導體積體電路的電路面積，會被限 制在最低限度之下。 第九實施例： 以下説明是以應用在快取記憶體（cache)* c'pu間匯 流排之情況做爲第一至第二實施例中邏辑12之具體實 例。第29圖表示本發明第九實施例中包含匯流排之半導體 積體電路主要部分的結構方塊圖。 在即點20a和節點20c之信號爲“η”準位的情況下，將 從快取記憶體7輸出到正反器丨丨的匯流排信號進行反相， 並輸出到匿泥排18。正反器13接收來自匯流排18的匯流 #仏號，並將匯流排仏號再次反相，輸出到cpu 8。在節 點20a和節點20c之信號爲“L”準位的情況下，並不對正反 器1 1的匯流排信號進行反相，而輸出到匯流排丨8。正反 器13接收來自匯流排丨8的匯流排信號，並不對匯流排信 號反相，而輸出到CPU 8。 如上所逑，雖然在控制部2〇種爲了實現正反器丨丨和 30 本紙張尺度適财闕家標準（<：叫/\4規格（71^297公^) ϋ I H - -- 1—- I -----』 - 社衣 —t (請先閱讀背面之注意事項再填寫本頁j ί線--- HI I I- I -I I · 經濟部中央標準局員工消費合作社印製 S：Se

發明説明（28 正反姦13信號反相的功能而额外增加負載，使其會比一淑 肖耗更夕電力，但疋如果藉由將輪入反相而刪減的消 耗電力，會比增加此額外負载所增加的消耗電力來得大 :寺：以整體來看’便能夠減少消耗的電力。更進—步，由 於匯流排丨8中不需要對應於反相用電路I2a的部分，所以 在採用控制部2G <匯流排丨8電路ώ積會等於不採用控 制部20時< 匿流排18電路面積，所以其表示因爲採用控 制部20而增加之整個半導體積體電路的電路面積，會被限 制在最低限度之下。 以本發明申請專利範圍第ι項而言，利用反相判斷部 以及第-反相部使目前輪入的各位元反相，而刪減了消耗 電力被刪減部所祕的電力，便達到計畫 電路利耗電力的效ρ /本發”請專利範圍第2項而言，利用計數部以及 比較部，能夠指示第—反相部，當將目前K各位元&

相後能约刪減消耗電力被刪減部所消耗電力m到 所需之效果。 J 以本發”請㈣_第3項而言，制 部’能夠指示第-反相部，當將目前輪入之各位元反相= 能夠刪減祕電力被刪減部㈣耗電力的情況 之效果。 咬^而 林發”料職科言，在使㈣ 節點μ設定爲^定準位“耗€力被 況

利用反相判斷部以及第-反相部使目前輪入的各二L 3 1 本紙張尺度適用中國國家標準（c[s—)

0 ^ !S. 0 ^ !S. 經濟部中央標準局^貝工消費合作社印製 Α7 Β7 五、發明説明（29 ) ’便達到計畫刪減半導體積體電路所消耗電力的效果。 以本發明申請專利範圍第5項而言，僅根據目前輸入 能夠指示第一反相部，當將目前輸入之各位元反相後能夠 刪減消耗電力被刪減部所消耗電力的情況，達到所需之效 果。 以本發明申請專利範圍第6項而言，僅根據目前輸入 並利用組合記憶部，能夠指示第一反相部，當將目前輸入 之各位元反相後能夠刪減消耗電力被刪減部所消耗電力的 情況，達到所需之效果。 以本發明申請專利範圍第7項而言，能夠分別刪減序 列串聯之消耗電力被刪減部所消耗之電力，達到所需 果。 > 以本發明申請專利範圍第8項而言，能夠適用之消耗 電力被刪減部，其具有在輸入反相後之目前輸入的情況所 處理的結果，以及在輸入爲原値之同—目前輸入的情況所 處理的結果，兩者爲反相的關係，而達到所需之效果。 以本發明申請專利範圍第9項而言，則可適用於加法 呑，而能夠達到刪減消耗電力的效果。 以本料申請專圍第】G項而言，則是利用反相用 的效Ϊ處理反'相後之目前輪入，而能夠達到刪減消耗電力 π以本發”請專利範，丨1項而言，射仙於乘法 杰，而能夠達到刪減消耗電力的效果。 以本發明申請專利範圍“ 2項而言，則可適用於記憶 32 丨l·!-----」—裝----丨—訂-----」線 (請先閱讀背面之注意事項再填寫本頁) &張尺度適财ϋ ϋ丨縣（CNS ) 經濟部中央標準局員工消費合作社印製 A7 _________B7_____ 五、發明説明（30 ) 體和微處理器之間的匯流排，而能夠達到刪減消耗電力的 效果。 以本發明申請專利範圍第13項而言，則可適用於快取 記憶體和CPU之間的匯流棑，而能夠達到刪減消耗電力的 效果。 以本發明申請專利範圍第14項而言，則是以預先儲存 在先前輸入記憶部中之先前輸入各位元和目前輸入各位元 所比較的狀態，而能夠判斷在將目前輸入反相的情況下， 消耗電力被刪減部所消耗的電力是否變小，而能夠達到刪 減消耗電力的效果。 圖式之簡單説明： 第1圖表示本發明第一實施例中半導體積體電路主要 部分的結構方塊圖。 第2圖表示正反器Η、正反器13範例之電路結構圖。 第3圖表示閂鎖器24範例之電路結構圖。 第4圖表示閂鎖器25範例之電路結構圖。 第5圖表示暫存器21範例之電路結構圖。 第6圖表示使用於暫存器21中之正反器電路之電路結 構圖。 第7圖表示比較器22範例之電路結構圖。 第8圖表示零計數器（zer〇 c〇unter)23範例之電路結構 圖。 第9圖表示全加法器（fuu adder)之電路結構圖。 第10圖表示邏辑12之電路結構圖。 1^-------i^.------IT------- (請先閱讀背面之注意事項再填寫本頁) 33

五、發明説明（31 ) 經濟部中央標準局員工消費合作社印褽 序圏第U圖表示第1爾所示之半導雜積雅電路中信號之時 第12圖表示本發明第二實施例 雄 要部分的結構方塊I 巾切體積體電路王 第13圖爲查詢表26範例之表示圖。 表示第12圖所示之半導體積㈣路中信 時序圖。 第15圖表示本發明第三實施例中半導雜積體電路主 要部分的結構方塊圖。 第16圖表示第15圖所示之半導體積體電路中信號之 時序圖。 第17圖表示本發明第四實施例中半導體積逋電路主 要部分的結構方塊圖。 第18圖爲查詢表π範例之表示圖。 第19圖表示第17圖所示之半導體積體電路中信號之 時序圖。 第20圖表示本發明第五實施例中半導體積體電路主 要部分的結構方塊圖。 第21圖爲第2〇圖所示之互斥或邏辑電路4之操作説 明圖。 第22圖表示本發明第六實施例中包含加法器之半導 體積體電路主要部分的結構方塊圖。 第23圖表示加法器μ之一般形式和計算例之説明 圖。 34 - - - ΓIK------)——裝------訂-----广 '線 (請先閱讀背面之注$項再填寫本頁) (210X297公釐） 經濟部中央標準局員工消費合作社印褽 A7 —-------B7____ 五、發明説明P2 ) 第24圖表示本發明第七實施例中包含加法器之半導 體積體電路主要部分的結構方塊圖。 第25圖表示乘法器17之結構圖。 第26圖表示選擇器17e之結構圖。 第27圖表示乘法器17之一般形式和計算例之説明 圖。 第28圖表示本發明第八實施例中包含匯流棑18之半 導體積體電路主要部分的結構方塊圖。 第29圖表示本發明第九實施例中包含匯流排μ之半 導體積體電路主要部分的結構方塊圖。 第30圖表示本發明半導體積體電路中消耗電力刪減 方法之流程圖。 符號説明： 10〜時脈同步系統、20〜控制部。 35 本紙張尺度適用中國國家標準（CNS )八4規格（21〇><297公釐） ΙΛ---------^------iT------^ (請先閲讀背面之注意事項再填寫本頁)

Claims (1)

1. 經濟部中央標準局貝工消費合作社印裂 A8 B8 _—__§ 六、申請專利範圍 1. 一種半導體積體電路，其包括： 消耗電力被刪減部’做爲刪減消耗電力之對象； 先前輸入記憶部，用以儲存先前輸入，上述先前輸入 是由輸入到上述消耗電力被刪減部的複數位元所構成； 反相判斷部，其接收上述先前輸入記憶部中所記憶之 先前輸入以及目前輸入，上述目前輸入則是由上述先前輸 入送進上述消耗電力被刪減部之後，送入上述消耗電力被 刪減部之複數位元所構成，根據上述目前輸入和上述先前 輸入之各位元狀態，用以判斷是否反相上述目前輪入之各 位元，藉以減少上述消耗電力被刪減部所消耗之電力；以 及 反相部，其接收上述目前輸入以及上述反相判斷部之 判斷結果，根據上述判斷結果，用以將上述目前輸入進行 反相或是以其原値送到上述消耗電力被刪減部。 2. 如申請專利範圍第1項所述之半導體積體電路，其 中上述反相判斷部包括： 比較部，用以比較上述目前輸入和先前輸入彼此對應 之各位元狀態，並輸出其比較結果；以及 計數部，其接收上述比較結果，並且根據上述目前輪 入和先前輸入彼此對應之各位元中具有相同準位之位元 數，是大於或是小於一預先設定之數之情況，藉以判斷是 否將上述目前輸入之各位元進行反相。 3_如申請專利範圍第1項所述之半導體積體電路，其 中上述反相判斷部包括一組合記憶部，用以預先儲存一第 36 本紙張纽逍用中國國家榡準（CNS) A4^ (21GX297公金 —：-----<丨裝-------訂-----一線 (請先閲讀背面之注意事項再填寫本頁，> 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 一組合，表示使上述目前輸入反相的情況下，對應於上述 先前輸入位元狀態之上述目前輸入位元狀態，以及一第二 組合，表示不使上述目前輸入反相的情況下，對應於上述 先前輸入位元狀態之上述目前輸入位元狀態，藉以根據上 述目前輸入位元狀態和上述先前輸入位元狀態是否適用於 上述第一組合或是上述第二組合中，判斷是否使上述目前 輸入之各位元進行反相。 4. 一種半導體積體電路，其包括： 消耗電力被刪減部，爲刪減消耗電力之對象，其内部 之所有節點能夠被設定爲一固定準位； 反相判斷部，在上述消耗電力被刪減部之内部所有節 點設定爲上述固定準位之後，其接收由輸入至上述消耗電 力被刪減部之複數位元所構成之目前輸入，根據上述目前 輸入之各位元狀態，用以判斷是否反相上述目前輸入之各 位元，藉以減少上述消耗電力被刪減部所消耗之電力；以 及 反相部，其接收上述目前輸入以及上述反相判斷部之 判斷結果，根據上述判斷結果，用以將上述目前輸入進行 反相或是以其原値送到上述消耗電力被刪減部。 5. 如申請專利範圍第4項所述之半導體積體電路，其 中上述反相判斷部其接收上述目前輸入位元中具有相同準 位之位元，並且根據其位元數是大於或是小於一預先設定 之數之情況，藉以判斷是否將上述目前輸入之各位元進行 反相。 37 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐)~~ !I-----X-—裝------訂-----< 線 (請先閱讀背面之注意事項再填寫本頁) 6_如申請專利圍第4項所述之半導體積體電路，其 中上述反相判斷部包括-組合記憶部，用以預先健存一第 組合，表π使上述目前輪入反相的情況下之上述目前輸 入位疋狀態，以及-第二組合，表示不使上述目前輸入反 相的情況下之上述目前輪入位元狀態，藉以根據上述目前 輸入位元狀態是否適用於上述第一組合或是上述第二組合 中，判斷是否使上述目前輪入之各位元進行反相。 7.-種半導體積體電路，其係由第_結構和第二結構 中至少一者以序列連結構成；上述第一結構包括： 第一消耗電力被刪減部，做爲刪減消耗電力之對象； 先前輪入記德部，用以儲存先前輸入，上述先前輸入 是由輸入到上述第一消耗電力被刪減部的複數位元所構 成； 經濟部中央標準局員工消費合作社申製 第一反相判斷部，其接收上述先前輸入記憶部中所記 憶之先前輸入以及第一目前輸入，上述第一目前輪入則是 由上述先前輸入送進上述第一消耗電力被刪減部之後，送 入上述第一消耗電力被刪減部之複數位元所構成，根據上 述第一目前輸入和上述先前輸入之各位元狀態，用以判斷 是否反相上述第一目前輸入之各位元，藉以減少上述第一 消耗電力被刪減部所消耗之電力；以及 第一反相部，其接收上述第一目前輸入以及上述第一 反相判斷部之判斷結果，根據上述判斷結果，用以將上述 第一目前輪入進行反相或是以其原值送到上述第一 力被刪減部； 38 本紙張用 f gjg家襟準（CNS ·) ( 21()χ297公着） A8 B8 C8 D8 3^3β51 '申請專利範圍 上述第二結構包括i 第二消耗電力被刪減部，爲刪減消耗電力之對象，其 内部之所有節點能夠被設定爲一固定準位； ’ 第二反相判斷部，在上述第二消耗電力被刪減部之内 部所有節點設定爲上述固定準位之後，其接收由輸入至上 逑第二消耗電力被刪減部之複數位元所構成之第二目前輸 入，根據上述第二目前輸入之各位元狀態，用以判斷是否 反相上述第二目前輸入之各位元，藉以減少上述第二消耗 電力被刪減部所消耗之電力；以及 第二反相部，其接收上述第二目前輸入以及上述第二 反相判斷部之判斷結果，根據上述判斷結果，用以將上述 第二目前輪入進行反相或是以其原値送到上述第二消耗電 力被刪減部； 則段之上述第一或第二結構中第二消耗電力被刪減部 之輪出則做爲上述第一或第二目前輸入，並送至後段之上 迷第一或第二反相判斷部以及上述第一或第二反相部。 8·如申請專利範圍第1或4或7項所述之半導體積體 電路’其更包括另-反相部，其接收上述消耗電力被刪減 2的輸出以及上述反相判斷部之判斷結果，根據上述判斷 結果’用以將上剌耗電力被職料輸出進行反相之値 或疋以其原値輪出。 9:如申請專利範圍第8項所述之半導體積體電路，其 中上述消耗電力被刪減部爲加法器。 10.如申請專利範圍第或7項所述之半導體積體 B纽適财國國 ΙΓ.-----一—裝------訂-----Γ線 (請先聞讀背面之注意事項再壤寫本頁) 經濟部中央標準局員工消費合作社印裝 39 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 、申請專利範圍 電路’其中上述消耗電力被刪減部接收上述判斷結果並且 包含僅用於上述反相部將上述目前輸入反相情況中之反相 用電路，根據上述判斷結果，選擇使用上述反相h電路來 處理上述目前輸入的方式以及不使用上述反相用電路來處 理上述目前輸入的方式。 11. 如申請專利範圍第10項所述之半導體積體電路， 其中上述消耗電力被刪減部爲乘法器。 12. 如申請專利範圍第8項所述之半導體積體電路，其 更包括輪出上述目前輸入之記憶體以及接收上述另一反相 部輸出之微處理器，上述消耗電力被刪減部爲上述記憶體 和上述微處理器間之匯流排。 13. 如申請專利範圍第8項所述之半導體積體電路，其 更包括輸出上述目前輸入之快取記憶體以及接收上述另一 反相部輸出之CPU，上述消耗電力被刪減部爲上述快取記 憶體和上述CPU間之匯流排。 14. —種半導體積體電路之消耗電力刪減方法，其包括： 第一步驟，儲存一先前輸入於一先前輸入記憶部中， 上述先如輪入係由輪入到做爲消耗電力刪減對象之消耗電 力被刪減部中之複數位元所構成； 第一步驟’接收上述先如輪入$己憶部中所記憶之先前 輸入以及目前輸入，上述目前輸入則是由上述先前輸入送 進上述消耗電力被刪減部之後，送入上逑消耗電力被刪減 部之複數位元所構成，根據上述目前输入和上述先前輸入

   (請先閲讀背面之注$項再填寫本頁) •裝„ • . 線· 經濟部中央標準局員工消費合作社印裝 --651 -I C8 D8 六、申請專利範圍 之各位元狀態，判斷是否反相上述目前輸入之各位元，藉 以減少上述消耗電力被刪減部所消耗之電力； 第三步驟，根據上述第二步驟中判斷的結果，若爲上 述消耗電力被刪減部所消耗電力變小的狀況，則將上述目 前輸入之各位元加以反相，若非此狀況則不反相，並且輸 出至上述消耗電力被刪減部；以及 第四步驟，以上述目前輸入做爲先前輸入，反覆進行 上述第一至第三步驟。 41 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） —I.-----h —裝------訂-------線 (請先閲讀背面之注意事項再填寫本頁)