KR970076239A - 반도체 집적회로 및 그 소비전력의 삭감방법 - Google Patents

반도체 집적회로 및 그 소비전력의 삭감방법 Download PDF

Info

Publication number
KR970076239A
KR970076239A KR1019960071570A KR19960071570A KR970076239A KR 970076239 A KR970076239 A KR 970076239A KR 1019960071570 A KR1019960071570 A KR 1019960071570A KR 19960071570 A KR19960071570 A KR 19960071570A KR 970076239 A KR970076239 A KR 970076239A
Authority
KR
South Korea
Prior art keywords
power consumption
input
current input
unit
inverting
Prior art date
Application number
KR1019960071570A
Other languages
English (en)
Other versions
KR100246836B1 (ko
Inventor
히로유키 모리나카
히로시 마키노
키미오 우에다
코이치로 마시코
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR970076239A publication Critical patent/KR970076239A/ko
Application granted granted Critical
Publication of KR100246836B1 publication Critical patent/KR100246836B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Information Transfer Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

소비전력을 삭감하는 반도체 집적회로 및 그 소비전력의 삭감방법을 얻는다.
비교기22는 레지스터21에 기억되는 있는 전입력과, 입력신호1인 현입력의 서로 대응하는 각 비트중에서 같은 레벨의 비트를 출력한다. 제로카운터23은 비교기22가 출력한 같은 레벨의 비트의 수를 센다. 그리고 미리 정해진 수보다 작은 경우는, 현입력이 전입력과 유사하지 않기 때문에 플립플롭11에 현입력을 반전시킬 것을 지시한다. 현입력을 반전시킴에 의해 현입력이 전입력과 유사해지기 때문에 로직12의 소비전력을 삭감할 수 있다.

Description

반도체 집적회로 및 그 소비전력의 삭감방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시의 형태 1에서의 반도체 집적회로의 구성의 주요부를 나타내는 블럭도.

Claims (3)

  1. 소비전력의 삭감의 대상인 소비전력 피삭감부와, 상기 소비전력 피삭감부에 입력하는 복수의 비트로 이루어지는 전입력을 기억하는 전입력 기억부와, 상기 전입력 기억부에 기억되어 있는 전입력과, 상기 전입력이 상기 소비전력 피삭감부에 입력한 뒤에, 상기 소비전력의 피삭감부에 입력하는 복수의 비트로 이루어지는 현입력을 받아서, 상기 현입력, 상기 전입력의 각 비트상태에 의해서 상기 소비전력 피삭감부의 전력소비를 적게 하기 위해서, 상기 현입력의 각 비트를 반전시킬까 말까를 판단하는 반전판단부와, 상기 현입력과 상기 반전판단부의 판단결과를 받아서 상기 판단결과에 의해 상기 현입력을 반전시키거나 또는 그대로의 상태로 상기 소비전력 피삭감부에 출력하는 반전부를 구비한 반도체 집적회로.
  2. 소비전력의 삭감 대상이 되고, 내부의 모든 리드를 일정한 레벨로 할 수 있는 소비전력 피삭감부와, 상기 소비전력 피삭감부의 내부의 모든 노드를 상기 일정한 레벨로 한 뒤에, 상기 소비전력 피삭감부에 입력하는 복수의 비트로 이루어지는 현입력을 받아서, 상기 현입력의 각 비트상태에 따라서, 상기 소비전력 피삭감부의 소비전력을 적게 하기 위해 상기 현입력의 각 비트를 반전시킬까 말까를 판단하는 반전판단부와, 상기 현입력과 상기 반전판단부의 판단결과를 받아서 상기 판단결과에 따라 상기 현입력을 반전시키거나 또는 그대로의 상태로 상기 소비전력 피삭감부에 출력하는 반전부를 구비한 반도체 집적회로.
  3. 소비전력의 삭감의 대상이 되는 제1의 소비전력 피삭감부와, 상기 제1의 소비전력 피삭감부에 입력하는 복수의 비트로 이루어지는 전입력을 기억하는 전입력 기억부와, 상기 전입력 기억부에 기억되어 있는 전입력과, 상기 전입력이 상기 제1의 소비전력 피삭감부에 입력한 후에, 상기 제1의 소비전력 피삭감부에 입력하는 복수의 비트로 이루어지는 제1의 현입력을 받아서, 상기 제1의 현입력과 상기 전입력의 각 비트상태에 따라서, 상기 제1의 소비전력 피삭감부의 소비전력을 적게 하기 위해 상기 제1의 현입력의 각 비트를 반전시킬까 말까를 판단하는 제1의 반전판단부와, 상기 제1의 현입력과 상기 제1의 반전판단부의 판단결과를 받아서, 상기 판단결과에 따라서, 상기 제1의 현입력을 반전시키거나 또는 그대로의 상태로 상기 제1의 소비전력 피삭감부에 출력하는 제1의 반전부로 이루어지는 제1의 구성과, 소비전력의 삭감의 대상이 되고, 내부의 모든 노드를 일정할 레벨로 할 수 있는 제2의 소비전력 피삭감부와, 상기 제2의 소비전력 피삭감부의 내부의 모든 노드를 상기 일정한 레벨로 한 뒤에, 상기 제2의 소비전력 피삭감부에 입력하는 복수의 비트로 이루어지는 제2의 현입력을 받아서, 상기 제2의 현입력의 각 비트상태에 따라, 상기 제2의 소비전력 피삭감부의 소비전력을 적게 하기 위해 상기 제2의 현입력의 각 비트를 반전시킬까 말까를 판단하는 제2의 반전판단부와, 상기 제2의 현입력과 상기 제2의 반전판단부의 판단결과를 받아서, 상기 판단결과에 따라서, 상기 제2의 현입력을 반전시키거나 또는 그대로의 상태로, 상기 제2의 소비전력 피삭감부에 출력하는 제2의 반전부로 이루어지는 제2의 구성의 적어도 한 쪽을 직렬로 접속하고, 전단의 상기 제1 또는 제2의 구성의 상기 제2의 소비전력 피삭감부의 출력이, 상기 제1 또는 제2의 현입력으로서 후단의 상기 제1 또는 제2의 반전판단부 및 상기 제1 또는 제2의 반전부에 입력된 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960071570A 1996-05-13 1996-12-24 반도체 집적회로 및 그 소비전력의 삭감방법 KR100246836B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-117536 1996-05-13
JP8117536A JPH09305374A (ja) 1996-05-13 1996-05-13 半導体集積回路及びその消費電力削減方法

Publications (2)

Publication Number Publication Date
KR970076239A true KR970076239A (ko) 1997-12-12
KR100246836B1 KR100246836B1 (ko) 2000-03-15

Family

ID=14714235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960071570A KR100246836B1 (ko) 1996-05-13 1996-12-24 반도체 집적회로 및 그 소비전력의 삭감방법

Country Status (5)

Country Link
US (1) US6005422A (ko)
JP (1) JPH09305374A (ko)
KR (1) KR100246836B1 (ko)
CN (1) CN1114951C (ko)
TW (1) TW313651B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258923B2 (ja) * 1997-02-26 2002-02-18 株式会社東芝 半導体集積回路装置
GB2332792B (en) * 1997-12-22 2000-06-21 Lsi Logic Corp Controllable latch/register circuit
JP2002366419A (ja) * 2001-06-07 2002-12-20 Mitsubishi Electric Corp データ処理装置およびデータ処理方法
JP2004080553A (ja) * 2002-08-21 2004-03-11 Nec Corp データ出力回路及びデータ出力方法
CN101114830B (zh) * 2007-08-08 2011-06-01 启攀微电子（上海）有限公司 一种状态预置电路

Also Published As

Publication number Publication date
US6005422A (en) 1999-12-21
CN1165342A (zh) 1997-11-19
TW313651B (en) 1997-08-21
KR100246836B1 (ko) 2000-03-15
JPH09305374A (ja) 1997-11-28
CN1114951C (zh) 2003-07-16

Similar Documents

Publication Publication Date Title
US6219748B1 (en) Method and apparatus for implementing a learn instruction in a content addressable memory device
US6564289B2 (en) Method and apparatus for performing a read next highest priority match instruction in a content addressable memory device
KR970060485A (ko) 입출력 장치
KR890007284A (ko) 메시지 fifo 버퍼 제어기
US6346828B1 (en) Method and apparatus for pulsed clock tri-state control
KR850008017A (ko) Cmos 입출력회로
US5483498A (en) Semiconductor memory device incorporating address change detection circuit for page mode access
US5995420A (en) Integrated XNOR flip-flop for cache tag comparison
US4811267A (en) Digital signal processor with addressable and shifting memory
US5264737A (en) One-shot signal generation circuitry for use in semiconductor memory integrated circuit
US20030090302A1 (en) Semiconductor integrated circuit characterized by timing adjustment of clock switching control
KR960036332A (ko) 논리회로
KR970076820A (ko) 반도체집적회로
KR970076239A (ko) 반도체 집적회로 및 그 소비전력의 삭감방법
GB1505812A (en) Address decoder
KR920700427A (ko) 연속 워드 비교기
KR970002675A (ko) 버스트 길이 검출 회로
KR970076814A (ko) 어드레스 트랜지션 검출 회로를 갖는 펄스 발생 회로
KR970051143A (ko) 반도체 메모리의 내부 어드레스 발생장치
US6236585B1 (en) Dynamic, data-precharged, variable-entry-length, content addressable memory circuit architecture with multiple transistor threshold voltage extensions
US5260680A (en) Digital comparator circuit
US5689454A (en) Circuitry and methodology for pulse capture
KR100204798B1 (ko) 모드 레지스터
KR100261865B1 (ko) 비교 장치
KR970071244A (ko) 신뢰성 있는 출력 타이밍과 감소된 해저드를 갖는 다수 비트 비교기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061124

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee