TW311277B - Layout pattern for improved MOS device matching - Google Patents

Description

經濟部中央標準局員工消費合作社印製 277 a?. B7 五、發明説明（1 ) 發明背景 (1) 發明領域 本發明係提供一種電路佈局圖型以及用以匹配使用於精 密類比電路中匹配對的金氧半導體場效電晶體之佈局方法 0 (2) 相關技藝之描述 在精密的類比電路中，電晶體對之匹配是相當重要的。 傳統的佈局方法是將匹配對設計於積體電路元件中，如交 叉耦合的金氧半導體場效電晶體佈局。這些方法利用到積 體電路元件之相當大面積，且對1.0微米的短通道以下長 度，其改善匹配之效率降低。 本發明之佈局方法使用積體電路元件的較小區域，且對 通道長度小如0.8微米的條件下亦能產生良好的匹配結果 〇 發明概要 當金氧場效電晶體或MOSFETs被使用於嚴重的類比電路 時，其元素之匹配係相當重要的。圖4所示爲傳統上於一 積體電路元件中之四個P通道金氧半導體場效電晶體（或 PMOSFETs)之交叉耦合佈局圖。如圖1所示，第一、第二 、第三和第四個PMOSFET係配置爲長方形。第一個 PMOSFET具有第一通道擴散區1G0，一第一閘極103以及一 第一洩極101和第一源極102。第二個PMOSFET具有第二通 道擴區110，一第二閘極113以及'一第二洩極111和第二源 極112。第三個PMOSFET具有第三通道擴散區120，一第三 -4- 本纸伕尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） ----------^------、1τ------泉 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作、杜印製 A7 . ___B7 五、發明説明（2 ) 閘極123以及一第三洩極121和第三源極.122。第四個 PMOSFET具有第四通道擴散區130，一第四閘極133以及一 第四洩極Π1和第四源極132。該第一 100，第二110，第三 120和第四130通道擴散區皆呈矩形，每一個矩形各具有兩 個長邊和兩個短邊。 如圖1所示，PMOSFET呈2 X 2陣列，其第一列具有第一 PMOSFET和第二PMOSFET，第二列具有第三PMOSFET和 第四PMOSFET，第一行具有該第一 PMOSFET和第三 PMOSFET，和其第二行具有第二PMOSFET及第四 PMOSFET。上述通道擴散區1〇〇、11〇、-120和13 0之長邊構 成四個平行線。其短邊構成與前述包含長邊的平行線垂直 的另一組平行線。圖2顯示連接在一源節點17上以作測試 用的該四個PMOSFET之源。第一 PMOSFET 10和第四 PMOSFET 13構成四構成匹配對内的第一電晶體，而第二 PMOSFET 11和第三PMOSFET 12貝丨J構成在此交叉耦合配置 中匹配對内的第二電晶體。 圖3顯示爲在前述且如圖1和2所示在一交又耗合的 PMOSFET陣列中，PMOSFET大小在通道寬度約〇.8微米和 20微米之間且通道長度在0.65微米到4.0微米之間時所測到 的不匹配結果。圖3之曲線顯示兩交叉耦合之MOSFETs 間之毫伏特的臨界電|之差的平-均値36，臨界電壓之差的 標準差3 1，洩極電流因素之差之百分比的平均値34，該洩 極電流因素之差之百分比的標準盖3 5，洩極電流之差之百 分比的平均値33，以及洩極電流之差之百分比的標準差32 -5- ---------1"------’玎------A. (請先閱讀背面之注意事項再填寫本頁) 本紙伕尺度適用中國國家榡率^\5)八4規格（210父297公釐） 經濟部中央橾準局員工消費合作，杜印製 311277 at B7 五、發明説明（3 ) ，上述所有數皆爲PMOSFET大小之函數》洩極電流因素 係定義爲id =/?(vg-vtr ;，其中Id爲洩極電流，Vg爲閘極 電壓，Vt爲臨界電壓，且π爲速度飽合因素。該PMOSFET 大小對通道寬度約20微米者而言之通道長度約0.65，0.9， 1.1，1.6，2.0和4.0微米；1.6微米之通道寬度约具有〇_65 ’ 0.9，1.1和1.6微米的通道長度；通道寬度爲1.2微米者約具 通道長度0.9微米，且0.8微米之通道寬度其通道長度爲〇·9 微米。如圖3所示，非匹配情形將隨著通道寬度或通道長 度之減少而增加。 本發明的首要目的在於提供一種金氧半導體場效電晶體 (或MOSFETs)之電路佈局，此佈局能改良類比電路中所使 用的電晶體匹配對的匹配情形，並進而降低通道寬度或通 道長度。 本發明的另一主要目的在於提偁一種用於類比電路中之 匹配對中，使金氧半導體場效電晶體（或MOSFETs)匹配之 方法，並進而降低通道寬度或通道長度。 上述目的可經由使用如圖4之M0SFET電路佈局，使多個 MOSFETs放置於一積體電路元件中之一歹上的方式予以達 成。在此類電路佈局中，在一匹配對的M0SFET中，在每 個MOSFET的任一側上皆設有一假的M0SFET，已匹配對 之MOSFETs在此列中彼此相鄰。-圖4顯示配置'於一.列中之 第一 MOSFET 401、第二 MOSFET 402、第三 MOSFET 403和 第四MOSFET 404，使得表示每一 hoSFET之源極至淺極電 流的方向之線與表示該列中之另一個電晶體的源至洩極電 -6- 1·^^度適用中國國家標準（CNS ) A4说格（210X 297公釐） —--------士良------ T __—___A US. 、v5- (請先K讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作，社印製 A7 . _B7_ 五、發明説明（4 ) 流方向之線平行。該假的MOSFET可以是匹配對的一部分 ，也可以使用於其他目的，或是是不需使用。匹配對内的 每一個MOSFET任一側上所出現的假MOSFET能改良該匹 配對的匹配特性。 i口圖4所示之合;I ，若第二MOSFET 402和第三MOSFET 403 構成匹配對則第一 MOSFET 401和第三MOSFET 403作爲第 二 MOSFET 402之假的 MOSFET，以及第二 MOSFET 402和 第四MOSFET 404作爲第三MOSFET 403之假的MOSFET。 該第二MOSFET 402作爲第三MOSFET 403之假的MOSFET ，縱使它是MOSFETs匹配對的一部分亦然。 圖TF之概述 圖1 所示爲用於習知交叉耦合陣列中以匹配PMOSFETs 之習用電路佈局圖。 圖2 所示爲用以測量一習知交叉耦合陣列中之 PMOSFETs的匹配特性之電路示意圖。 圖3 所示爲一習知的交叉耦合陣列中PMOSFETs的非匹 配結果。 圖4 顯示用於爲本發明之類比式產品之陣列的MOSFET 裝置佈局陣列圖》 圖5 所示爲用於本發明之線式陣列之MOSFET裝置佈局 陣列，該陣列使用兩塊MOSFETs-以測試非匹配因素。 圖6 所示爲用於單一元件之MOSFET裝置佈局圖。 圖7 所示爲根據圖5之裝置佈〇車列之電路示意圖。 圖8 所示爲本發明之線式陣列的非匹配因素測量結果 張尺度適用中國國家操準（CNS ) A4規格（210X297公釐） ---------扯衣------1T------/ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（5 ) ，該測量係使用頻道寬度爲20微米和頻道長度0.8微米之 MOSFETs。 圖9 所示爲本發明之線式陣列的非匹配因素測量結果 ，該測量係使用頻道寬度爲20微米和頻道長度2.0微米之 MOSFETs ° 圖10所示爲使用本發明之線式陣列，以用於一類比電 路之電路佈局圖。 圖11所示爲圖10之類比電路之示意圖。 較佳實施例之敘述 現請參考圖4，5和6所示，該圖顯奇本發明之用於 MOSFET匹配之MOSFET電路佈局陣列實施例圖。圖4顯示 配置於一積體電路元件之一列中的第一 MOSFET 401，第 二 MOSFET 402，第三 MOSFET 403和第四 MOSFET 404，其 配置方式使得一表示由每個MOSfET之源極至洩極之電流 方向的線與表示另一電晶體的源極至洩極之電流方向的線 平行。在此實施例中，在MOSFET之任一側上沒有一假的 MOSFET ’並且爲匹配對的一部分。構成匹配對的 MOSFETs彼此相鄰。該假的MOSFETs可以是匹配對的一部 分，也可用於其他目的或是不用，在匹配對中的每個 MOSFET之任一侧設置假MOSFETs特別能改良匹配對的特 性0 · 如圖4所示之實施例。若第二MOSFET 402和第三 MOSFET 403構成匹配對，則襄一 MOSFET 401和第三 MOSFET 403作爲第二 MOSFET 402之假 MOSFETs，且第二 -8 - 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇χ297公釐） ---------批衣------、玎------Λ (請先閔讀背面之注意事項再填寫本頁) 311277 A 7 . B7 五、發明説明（6 ) (請先閱讀背面之注意事項再填寫本頁) MOSFET 402和第四MOSFET 404作爲第三MOSFET 403之假 MOSFET » 該第二 MOSFET 402作爲第三 MOSFET 403之一 假的MOSFET，縱使它是MOSFET匹配對之一亦然。 現參考圖5所示之積體電路元件内的MOSFETs的電路佈 局陣列，該陣列係用以預測MOSFET的匹配特性。在此實 施例配置中含有十二個MOSFETs，此陣列之第一列含有第 —MOSFET 201，第二 MOSFET 202，第三 MOSFET 203，第 四 MOSFET 204，第五 MOSFET 205 以及第六 MOSFET 206， 第二列則含有第七MOSFET 207，第八MOSFET 208，第九 MOSFET 209，第十 MOSFET 210，第十一 MOSFET 211 以及 第十二個MOSFET 212。此陣列以一單源極216連接所有 MOSFETs之源極接點。第一閘極215構成用於該第一，第 二，第三，第四，第五和第六MOSFETs之閘極。第二閘極 217構成用於該第七，第八，第九，第十，第十一和第十 二MOSFETs之間極。每一個MOSFET都有其個別的洩極225 ，並與洩極接點連接，每一 MOSFET並具有其個別的長形 通道擴散區。 經濟部中央榡準局員工消費合作社印製 長方形擴散區域20如圖6之所示，每個長方形擴散區20 有一寬22，一頂緣221，一底緣222，一内侧223和一外侧 緣224。在正列的第一列中之MOSFETs的内側緣223和外側 緣224係彼此平行，如同該正列-的第二列之内側緣223和 224—般。該正列的第一列中之]vfOSFETs的頂緣221是共線 性的，其底緣222是共線性的，i列的第二列中MOSFETs 的頂緣221共線性且其底緣222亦共線性，上述正列的第一 -9- 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作杜印製 A 7 . B7 _ 五、發明説明（7 ) 列中的MOSFETs之頂緣221，底緣222，該正列中第二列的 MOSFETs的頂緣221和其底緣222皆爲平行。 第一和第七個MOSFET的内側緣223是共線性的，此兩 MOSFETs的外側緣224也共線性，第二和第八MOSFET的内 側共線性，此兩MOSFETs的外側緣224共線性，第三和第 九的MOSFET内侧緣223共線性，且此第三和第九MOSFET 的外側緣224共線性，第四和第十MOSFET的内側緣223共 線性，其外側緣224共線性，第五和第十一 MOSFET的内側 緣223共線性，其外側緣224共線性，第六和第十二 MOSFET的内側緣223共線性，且其外側-緣224亦共線性。 頂緣22 1和底緣222垂直於該内側緣223和外側緣224。 圖6顯示橫跨該長方形通道擴散區20的閘極21之區域。 該通道22的寬度是由長方形通道擴散區20的寬度所決定 ，其長度由閘極21的寬度決定。· 圖7顯示圖5之電路佈局的示意圖。該第一 201，第二202 ，第三203，第四204，第五205和第六206 MOSFETs位於第 一列中，第七207，第八208，第九209，第十210，第十一 211和第十二212 MOSFETs設於第二列中。所有的 MOSFETs之源皆連接於一源極端216 MOSFET的上列的閘 極連接一第一閘極端215，且第二列中的MOSFETs之閘極 連接於第二閘極端217，每個MO-SFET的洩極連接則連接至 分開的終端225上。 爲成了 一 MOSFETs匹配對的一部分，一 MOSFET經具有 一個假的MOSFET，鄰近於其通道擴散區的内側緣，一假 -10- 本紙垠尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ： 扣衣 訂,,t (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印製 A7 . B7 五、發明説明（8) 的MOSFET鄰接其通道擴散區的外側緣’其鄰近於此匹配 對内的另一個MOSFET。再請參考圖5所示’第二和第三 MOSFETs可形成一匹配對如同第八和第九MOSFETs—般， 但第一和第二M〇SFETs卻不能構成一匹配對。該假的 MOSFET使得匹配對的每兩個M0SFETs周圍之環境幾乎完 全相同，因而.可改良匹配對的特性。 現參考圖8所示’該圖顯示根據圖5和7之電路佈圖而製 作的以12個N通道MOSFETs構成的非匹配結果，其通道寬 度20微米，通道長度爲〇·8微米。曲線表示在對71中之 MOSFETs間的臨界電壓之差的平均値，對72中之MOSFETs 臨界電壓之差的標準差，對73中之MOSFETs之間爲洩極電 流因素之差之百分比的平均値，對74内的MOSFETs之間爲 洩極電流因素之差之百分比 的標準差，對75中之 MOSFETs之間之洩極電流之差之亩分比的平均値以及對76 中之MOSFETs之間的洩極電流之差之百分比的標準差，上 述所有値均是MOSFET對的函數。如圖8所示，MOSFETs對 的非匹配結果符合在該對中的每個MOSFET之任一側的假 MOSFET的匹配對臨限條件；第二和第三MOSFETs，第三 和第四MOSFETs和第四和第五MOSFETs皆非常良好。在 MOSFETs對中，未鄰近一假MOSFET的MOSFETs的非匹配 結果，第一和第二MOSFETs，第-五和第六MOSFETs，第一 和第七MOSFETs以及第一和第十二MOSFETs則有較差的結 果。 參考圖9所示，該圖顯示根據圖5和7之電路配置的製作 -11 - 本紙張尺度適用中國國家標準（CMS ) A4規格（2【〇χ297公釐） ---------种衣------ΪΤ------..VI (請先閱讀背面之注意事項再填寫本頁) ^11277 A 7 . B7 五、發明説明（9 ) (請先閱讀背面之注意事項再填寫本頁) 的12個通道MOSFETs之非匹配結果，其通道寬度有20微米 ，通道長度有2.0微米，其中曲線表示對81中之MOSFETs 間之毫伏特的臨界電壓之差的平均値，對82中之MOSFETs 之間的臨界電壓之差的標準差，對83中之MOSFETs間爲1 洩極電流因素之差之百分比之平均値，對84中之MOSFETs 之間爲洩極電流因素之差之百分比的標準差，對85中之 MOSFETs之間洩極電流之差之百分比的平均値，以及對86 中之MOSFETs之間的洩極電流之差之百分比的標準差，上 述所有値均爲MOSFETs對的函數。如圖9所示，對中之每 個MOSFET任一側上具有一假的M0SFE-T之MOSFETs對的 非匹配結果符合一假MOSFET的匹配對臨限條件；第二和 第三MOSFETs，第三和第四MOSFETs以及第四和第五 MOSFETs非常良好·，其中對中之MOSFETs之一未鄰近一假 MOSFET的MOSFETs對之匹配結菜：第一和第二MOSFETs ，第五和第六MOSFETs，第一和第七MOSFETs以及第一和 第十二MOSFETs則有較差的結果。 經濟部中央標準局員工消費合作社印製 圖8和9所顯示之結果表示本發明的匹配對能在大範圍内 的通道寬與通常長比率中產生良好的匹配結果，使用假的 MOSFETs能因而於匹配對中使用諸如0.6微米之小的短通 道元件。這些佈局方法同時也僅使用較少的積體電路元件 區域。該圖8和9所示之結果亦表-示本發明的匹配對能比傳 統的形成匹配對的方法產生更佳的匹配結果。 現請參考圖10和11，圖10之電ϋ局可被用以形成圖11 之類比電路。如圖10所示，第一 301，第二302，第三303 -12- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） A 7 . _____B7 五、發明説明（10) ’第四304 ’第五305和第六306 MOSFETs係設置於積體電 路元件的單列中。第一匹配對由該第二302和第三303 MOSFETs所形成，且第二匹配對是由第四304和第五305 MOSFETs所形成。該第一 301 M0SFET作爲第二M0SFET的 假M0SFET ’第六306 M0SFET則作爲第五305 M0SFET之 假M0SFET。圖11中，匹配對被用於一類比電路中，第二 3〇2和第三3〇3 MOSFETs構成第一匹配對，且第四304和第 五305 MOSFETs構成第二匹配對。第四304和第五305 MOSFETs之間的互連3 10，第二302和第三303之間的互連 311，第三303和第五305 MOSFETs之間的互連312，以及第 二3〇2和第四304 MOSFETs之間的互連3 13如圖10和11所示 。此外，尚包含一額外的互連320，以縮短第四304 M0SFET的戌極與問極。 上文雖已描述本發明之較佳.實施例，但習於此藝之人士 應了解該實施例尚可作形式和細節上的修正，且不致脱離 本發明之精神及領域。 , I 批衣 訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -13- 本纸張尺度賴f觸家縣（CNS) (2lGX297公廣）

Claims (1)

1. 3 經濟部中央標準局員工消費合作社印製 1277 as Βδ C8 D8 六、申請專利範圍 1. 一種電路佈局，包含有： 多個金氧半導體場效電晶體，每一電晶體皆具有一長 方形的通道擴散區，由一上緣，一底緣，一内緣和一外 緣所包圍，其中該電晶體係配置於一列中，使得每一通 道擴散區的内緣與剩下的通道擴散區之内緣平行，每一 通道擴散區的外緣與該剩下的通道擴散區之外緣平行， 上述每一通道擴散區的内緣平行於該每一通道擴散區的 外緣，該通道擴散區的上緣平行於該通道擴散區的底緣 ，該通道擴散區的上緣垂直該内緣和每一通道擴散區的 外緣，每一通道擴散區的上緣設在同一條線上，且每一 通道擴散區的底緣設於同一條線上； 多個與該電晶體等數目之閘極，其中每個閘極皆跨設 於該通道擴散區上，使得閘極之邊緣平行於該通道擴散 區之上緣； ._ 一源極接點，設於該每一通道擴散區上； 一淺極接點，設於該每一通道擴散區上； 多個電晶體匹配對；和 電極連接，以使電晶體交互連接，使得每個構成該匹 配對之一的電晶體鄰接於構成該匹配對的電晶體之通道 擴散區的内緣，且使該電晶體之一鄰接於構成該匹配對 晶體之通道擴散區的外緣-。 2. 請專利範圍第1項之電路佈局，其中形成該電晶體 匹的每一電晶體與構成該ΐ晶體匹配對的另一電晶 體鄰接。 -14- 本纸張尺度適用中國國家標準（CNS ) A4現格（210X297公釐） —r Ί 旅 (請先閱讀背面之注意事項再填寫本頁) A8 B8 C8 D8

   :.申請專利範圍 f請專利範園第1項之電路佈局 晶體的數目爲6。 I申請專利範圍第1項之電路佈局議2, 請專利範圍第1項之電路佈局 區具有一通道寬和一通道長。 申請專利範圍第5項之電路佈局 微米。

   5. 其中該金氧半導體 其中該匹配對之數 其中該長方形通道 8.

   其中該通道寬度約 |申請專利範圍第5項之電路佈局，其中該通道長度約 微米。 (請先閎讀背面之注意事項再填寫本頁) -装- 經濟部中央標準局員工消費合作社印製 申請專利範圍第1項之電路佈局，其中每_長方形通 «牧區之上緣和底緣約在1和1 0 0微米之間。 申請專利範圍第1項之電路佈局，其中每一該長方形 散區之内緣和外緣約在0:2和5微米之間。 專利範圍第丨項之電路佈局，其中該相鄰的金氧 效電晶體之長方形通道擴散區之間距約在0 3和 4微米之間。 11. 一種用以匹配電晶體之方法，包含下列步驟· 提供多個金氧半導體場效電晶體，該電晶體各具有一 長方形通道擴散區，由一上緣，一底緣，一内緣和—外 緣所包圍，其中該電晶體係配-置於一列中，使得每一通 道擴散區的内緣與剩下的通道擴散區之内緣平行，每一 通道擴散區的外緣與該剩下的通道擴散區之外緣平行’ 上述每通道擴散區的内緣平行於該每一通道擴散區的 -15- 本紐尺度適用中國国^T^TI^T210X297公ΪΤ • - —1 . ,1 - I I 申請專利範圍 A8 Βδ C8 D8 經濟部中央標準局員工消費合作社印製 外緣，該通道擴散區的上緣平行於該通道擴散區的底緣 ，該通道擴散區的上緣垂直該内緣和每一通道擴散區的 外緣，每一通道擴散區的上緣設在同一條線上，且每一 通道擴散區的底緣設於同一條線上； j提供多個與該電晶體等數目之閘極，其中每個閘極皆 跨設於該通道擴散區上，使得問極之邊緣平行於該通道 擴散區之上緣； 一源極接點，設於該每一通道擴散區上； 一洩極接點，設於該每一通道擴散區上； 多個電晶體匹配對；和 - 電極連接，以使電晶體交互連接，使得每個構成該匹 配對之一的電晶體鄰接於構成該匹配對的電晶體之通道 區的内緣，且使該電晶體之一鄰接於構成該匹配對 爲體之通道擴散區的外緣。 請專利範圍第1 1項之電路佈局，其中該構成電晶 對之電晶體各鄰接於構成該匹配對電晶體的另一 晶體。 申請專利範圍第1 1項之電路佈局 電晶體的數目爲6。 請專利範圍第1 1項之電路佈局 目爲2。 - 申請專利範圍第1 1項之電路佈局

   14. 15.

   . 裝 訂 森 (請先閱讀背面之注意事項再填寫本頁) 其中該金氧半導 其中該匹配對的 其中該匹配對的 16. Μ： 請專利範圍第1 1項之電路佈局，其中該金氧半導 -16 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 311277 A8 B8 C8 D8

   經濟部中央榡準局員工消費合作社印製 申請專利範圍 t蠢效電晶體的數目爲4。 |申請專利範圍第η項之電路佈局 纏it擴散區皆具有一通道寬和—通道長其中孩每-長万 18. 請專利範圍第17項之電路^ ° 20微米。 ，其中該通道寬度 利範圍第17项之電路佈局，其中該通縣度 專利範圍第11項之電路佈局，其中該長方形通 散區心上緣和底緣約在1和100微米之間。 2專利範圍㈣項之電路佈局.，其中該長方形通 M d 内緣和外緣約在0.2和5微米之間。 專利範圍第11項之電路佈局’丨中鄰近之金氧 2導心效電晶體之長方形擴散區之間距約在03和 末之間。 - CNS ) A4· ( 210X297公釐）